arch/powerpc/include/asm/book3s/64/mmu.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef _ASM_POWERPC_BOOK3S_64_MMU_H_
   3 #define _ASM_POWERPC_BOOK3S_64_MMU_H_
   4
   5 #include <asm/page.h>
   6
   7 #ifndef __ASSEMBLY__
   8 /*
   9  * Page size definition
  10  *
  11  *    shift : is the "PAGE_SHIFT" value for that page size
  12  *    sllp  : is a bit mask with the value of SLB L || LP to be or'ed
  13  *            directly to a slbmte "vsid" value
  14  *    penc  : is the HPTE encoding mask for the "LP" field:
  15  *
  16  */
  17 struct mmu_psize_def {
  18         unsigned int    shift;  /* number of bits */
  19         int             penc[MMU_PAGE_COUNT];   /* HPTE encoding */
  20         unsigned int    tlbiel; /* tlbiel supported for that page size */
  21         unsigned long   avpnm;  /* bits to mask out in AVPN in the HPTE */
  22         union {
  23                 unsigned long   sllp;   /* SLB L||LP (exact mask to use in slbmte) */
  24                 unsigned long ap;       /* Ap encoding used by PowerISA 3.0 */
  25         };
  26 };
  27 extern struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  28
  29 /*
  30  * For BOOK3s 64 with 4k and 64K linux page size
  31  * we want to use pointers, because the page table
  32  * actually store pfn
  33  */
  34 typedef pte_t *pgtable_t;
  35
  36 #endif /* __ASSEMBLY__ */
  37
  38 /*
  39  * If we store section details in page->flags we can't increase the MAX_PHYSMEM_BITS
  40  * if we increase SECTIONS_WIDTH we will not store node details in page->flags and
  41  * page_to_nid does a page->section->node lookup
  42  * Hence only increase for VMEMMAP. Further depending on SPARSEMEM_EXTREME reduce
  43  * memory requirements with large number of sections.
  44  * 51 bits is the max physical real address on POWER9
  45  */
  46 #if defined(CONFIG_SPARSEMEM_VMEMMAP) && defined(CONFIG_SPARSEMEM_EXTREME) &&  \
  47         defined(CONFIG_PPC_64K_PAGES)
  48 #define MAX_PHYSMEM_BITS 51
  49 #else
  50 #define MAX_PHYSMEM_BITS 46
  51 #endif
  52
  53 /* 64-bit classic hash table MMU */
  54 #include <asm/book3s/64/mmu-hash.h>
  55
  56 #ifndef __ASSEMBLY__
  57 /*
  58  * ISA 3.0 partition and process table entry format
  59  */
  60 struct prtb_entry {
  61         __be64 prtb0;
  62         __be64 prtb1;
  63 };
  64 extern struct prtb_entry *process_tb;
  65
  66 struct patb_entry {
  67         __be64 patb0;
  68         __be64 patb1;
  69 };
  70 extern struct patb_entry *partition_tb;
  71
  72 /* Bits in patb0 field */
  73 #define PATB_HR         (1UL << 63)
  74 #define RPDB_MASK       0x0fffffffffffff00UL
  75 #define RPDB_SHIFT      (1UL << 8)
  76 #define RTS1_SHIFT      61              /* top 2 bits of radix tree size */
  77 #define RTS1_MASK       (3UL << RTS1_SHIFT)
  78 #define RTS2_SHIFT      5               /* bottom 3 bits of radix tree size */
  79 #define RTS2_MASK       (7UL << RTS2_SHIFT)
  80 #define RPDS_MASK       0x1f            /* root page dir. size field */
  81
  82 /* Bits in patb1 field */
  83 #define PATB_GR         (1UL << 63)     /* guest uses radix; must match HR */
  84 #define PRTS_MASK       0x1f            /* process table size field */
  85 #define PRTB_MASK       0x0ffffffffffff000UL
  86
  87 /* Number of supported PID bits */
  88 extern unsigned int mmu_pid_bits;
  89
  90 /* Base PID to allocate from */
  91 extern unsigned int mmu_base_pid;
  92
  93 #define PRTB_SIZE_SHIFT (mmu_pid_bits + 4)
  94 #define PRTB_ENTRIES    (1ul << mmu_pid_bits)
  95
  96 /*
  97  * Power9 currently only support 64K partition table size.
  98  */
  99 #define PATB_SIZE_SHIFT 16
 100
 101 typedef unsigned long mm_context_id_t;
 102 struct spinlock;
 103
 104 /* Maximum possible number of NPUs in a system. */
 105 #define NV_MAX_NPUS 8
 106
 107 /*
 108  * One bit per slice. We have lower slices which cover 256MB segments
 109  * upto 4G range. That gets us 16 low slices. For the rest we track slices
 110  * in 1TB size.
 111  */
 112 struct slice_mask {
 113         u64 low_slices;
 114         DECLARE_BITMAP(high_slices, SLICE_NUM_HIGH);
 115 };
 116
 117 typedef struct {
 118         union {
 119                 /*
 120                  * We use id as the PIDR content for radix. On hash we can use
 121                  * more than one id. The extended ids are used when we start
 122                  * having address above 512TB. We allocate one extended id
 123                  * for each 512TB. The new id is then used with the 49 bit
 124                  * EA to build a new VA. We always use ESID_BITS_1T_MASK bits
 125                  * from EA and new context ids to build the new VAs.
 126                  */
 127                 mm_context_id_t id;
 128                 mm_context_id_t extended_id[TASK_SIZE_USER64/TASK_CONTEXT_SIZE];
 129         };
 130         u16 user_psize;         /* page size index */
 131
 132         /* Number of bits in the mm_cpumask */
 133         atomic_t active_cpus;
 134
 135         /* Number of users of the external (Nest) MMU */
 136         atomic_t copros;
 137
 138         /* NPU NMMU context */
 139         struct npu_context *npu_context;
 140
 141 #ifdef CONFIG_PPC_MM_SLICES
 142          /* SLB page size encodings*/
 143         unsigned char low_slices_psize[BITS_PER_LONG / BITS_PER_BYTE];
 144         unsigned char high_slices_psize[SLICE_ARRAY_SIZE];
 145         unsigned long slb_addr_limit;
 146 # ifdef CONFIG_PPC_64K_PAGES
 147         struct slice_mask mask_64k;
 148 # endif
 149         struct slice_mask mask_4k;
 150 # ifdef CONFIG_HUGETLB_PAGE
 151         struct slice_mask mask_16m;
 152         struct slice_mask mask_16g;
 153 # endif
 154 #else
 155         u16 sllp;               /* SLB page size encoding */
 156 #endif
 157         unsigned long vdso_base;
 158 #ifdef CONFIG_PPC_SUBPAGE_PROT
 159         struct subpage_prot_table spt;
 160 #endif /* CONFIG_PPC_SUBPAGE_PROT */
 161         /*
 162          * pagetable fragment support
 163          */
 164         void *pte_frag;
 165         void *pmd_frag;
 166 #ifdef CONFIG_SPAPR_TCE_IOMMU
 167         struct list_head iommu_group_mem_list;
 168 #endif
 169
 170 #ifdef CONFIG_PPC_MEM_KEYS
 171         /*
 172          * Each bit represents one protection key.
 173          * bit set   -> key allocated
 174          * bit unset -> key available for allocation
 175          */
 176         u32 pkey_allocation_map;
 177         s16 execute_only_pkey; /* key holding execute-only protection */
 178 #endif
 179 } mm_context_t;
 180
 181 /*
 182  * The current system page and segment sizes
 183  */
 184 extern int mmu_linear_psize;
 185 extern int mmu_virtual_psize;
 186 extern int mmu_vmalloc_psize;
 187 extern int mmu_vmemmap_psize;
 188 extern int mmu_io_psize;
 189
 190 /* MMU initialization */
 191 void mmu_early_init_devtree(void);
 192 void hash__early_init_devtree(void);
 193 void radix__early_init_devtree(void);
 194 extern void radix_init_native(void);
 195 extern void hash__early_init_mmu(void);
 196 extern void radix__early_init_mmu(void);
 197 static inline void early_init_mmu(void)
 198 {
 199         if (radix_enabled())
 200                 return radix__early_init_mmu();
 201         return hash__early_init_mmu();
 202 }
 203 extern void hash__early_init_mmu_secondary(void);
 204 extern void radix__early_init_mmu_secondary(void);
 205 static inline void early_init_mmu_secondary(void)
 206 {
 207         if (radix_enabled())
 208                 return radix__early_init_mmu_secondary();
 209         return hash__early_init_mmu_secondary();
 210 }
 211
 212 extern void hash__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 213                                          phys_addr_t first_memblock_size);
 214 extern void radix__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 215                                          phys_addr_t first_memblock_size);
 216 static inline void setup_initial_memory_limit(phys_addr_t first_memblock_base,
 217                                               phys_addr_t first_memblock_size)
 218 {
 219         if (early_radix_enabled())
 220                 return radix__setup_initial_memory_limit(first_memblock_base,
 221                                                    first_memblock_size);
 222         return hash__setup_initial_memory_limit(first_memblock_base,
 223                                            first_memblock_size);
 224 }
 225
 226 extern int (*register_process_table)(unsigned long base, unsigned long page_size,
 227                                      unsigned long tbl_size);
 228
 229 #ifdef CONFIG_PPC_PSERIES
 230 extern void radix_init_pseries(void);
 231 #else
 232 static inline void radix_init_pseries(void) { };
 233 #endif
 234
 235 static inline int get_user_context(mm_context_t *ctx, unsigned long ea)
 236 {
 237         int index = ea >> MAX_EA_BITS_PER_CONTEXT;
 238
 239         if (likely(index < ARRAY_SIZE(ctx->extended_id)))
 240                 return ctx->extended_id[index];
 241
 242         /* should never happen */
 243         WARN_ON(1);
 244         return 0;
 245 }
 246
 247 static inline unsigned long get_user_vsid(mm_context_t *ctx,
 248                                           unsigned long ea, int ssize)
 249 {
 250         unsigned long context = get_user_context(ctx, ea);
 251
 252         return get_vsid(context, ea, ssize);
 253 }
 254
 255 #endif /* __ASSEMBLY__ */
 256 #endif /* _ASM_POWERPC_BOOK3S_64_MMU_H_ */