arch/arch-ppc.h

   1 #ifndef ARCH_PPC_H
   2 #define ARCH_PPH_H
   3
   4 #define FIO_ARCH        (arch_ppc)
   5
   6 #ifndef __NR_ioprio_set
   7 #define __NR_ioprio_set         273
   8 #define __NR_ioprio_get         274
   9 #endif
  10
  11 #ifndef __NR_fadvise64
  12 #define __NR_fadvise64          233
  13 #endif
  14
  15 #ifndef __NR_sys_splice
  16 #define __NR_sys_splice         283
  17 #define __NR_sys_tee            284
  18 #define __NR_sys_vmsplice       285
  19 #endif
  20
  21 #define nop     do { } while (0)
  22
  23 #ifdef __powerpc64__
  24 #define read_barrier()  __asm__ __volatile__ ("lwsync" : : : "memory")
  25 #else
  26 #define read_barrier()  __asm__ __volatile__ ("sync" : : : "memory")
  27 #endif
  28
  29 #define write_barrier() __asm__ __volatile__ ("sync" : : : "memory")
  30
  31 static inline int __ilog2(unsigned long bitmask)
  32 {
  33         int lz;
  34
  35         asm ("cntlzw %0,%1" : "=r" (lz) : "r" (bitmask));
  36         return 31 - lz;
  37 }
  38
  39 static inline int arch_ffz(unsigned long bitmask)
  40 {
  41         if ((bitmask = ~bitmask) == 0)
  42                 return 32;
  43         return  __ilog2(bitmask & -bitmask);
  44 }
  45
  46 static inline unsigned long long get_cpu_clock(void)
  47 {
  48         unsigned int tbl, tbu0, tbu1;
  49         unsigned long long ret;
  50
  51         do {
  52                 __asm__ __volatile__ ("mftbu %0" : "=r"(tbu0));
  53                 __asm__ __volatile__ ("mftb %0"  : "=r"(tbl) );
  54                 __asm__ __volatile__ ("mftbu %0" : "=r"(tbu1));
  55         } while (tbu0 != tbu1);
  56
  57         ret = (((unsigned long long)tbu0) << 32) | tbl;
  58         return ret;
  59 }
  60
  61 #define ARCH_HAVE_INIT
  62 extern int tsc_reliable;
  63 static inline int arch_init(char *envp[])
  64 {
  65         tsc_reliable = 1;
  66         return 0;
  67 }
  68
  69 #define ARCH_HAVE_FFZ
  70 #define ARCH_HAVE_CPU_CLOCK
  71
  72 #endif