arch/arch-ppc.h

   1 #ifndef ARCH_PPC_H
   2 #define ARCH_PPC_H
   3
   4 #include <unistd.h>
   5 #include <stdlib.h>
   6 #include <sys/types.h>
   7 #include <sys/wait.h>
   8
   9 #define FIO_ARCH        (arch_ppc)
  10
  11 #define nop     do { } while (0)
  12
  13 #ifdef __powerpc64__
  14 #define read_barrier()  __asm__ __volatile__ ("lwsync" : : : "memory")
  15 #else
  16 #define read_barrier()  __asm__ __volatile__ ("sync" : : : "memory")
  17 #endif
  18
  19 #define write_barrier() __asm__ __volatile__ ("sync" : : : "memory")
  20
  21 #ifdef __powerpc64__
  22 #define PPC_CNTLZL "cntlzd"
  23 #else
  24 #define PPC_CNTLZL "cntlzw"
  25 #endif
  26
  27 static inline int __ilog2(unsigned long bitmask)
  28 {
  29         int lz;
  30
  31         asm (PPC_CNTLZL " %0,%1" : "=r" (lz) : "r" (bitmask));
  32         return BITS_PER_LONG - 1 - lz;
  33 }
  34
  35 static inline int arch_ffz(unsigned long bitmask)
  36 {
  37         if ((bitmask = ~bitmask) == 0)
  38                 return BITS_PER_LONG;
  39         return  __ilog2(bitmask & -bitmask);
  40 }
  41
  42 static inline unsigned int mfspr(unsigned int reg)
  43 {
  44         unsigned int val;
  45
  46         asm volatile("mfspr %0,%1": "=r" (val) : "K" (reg));
  47         return val;
  48 }
  49
  50 #define SPRN_TBRL  0x10C /* Time Base Register Lower */
  51 #define SPRN_TBRU  0x10D /* Time Base Register Upper */
  52 #define SPRN_ATBL  0x20E /* Alternate Time Base Lower */
  53 #define SPRN_ATBU  0x20F /* Alternate Time Base Upper */
  54
  55 #ifdef __powerpc64__
  56 static inline unsigned long long get_cpu_clock(void)
  57 {
  58         unsigned long long rval;
  59
  60         asm volatile(
  61                 "90:    mfspr %0, %1;\n"
  62                 "       cmpwi %0,0;\n"
  63                 "       beq-  90b;\n"
  64         : "=r" (rval)
  65         : "i" (SPRN_TBRL)
  66         : "cr0");
  67
  68         return rval;
  69 }
  70 #else
  71 static inline unsigned long long get_cpu_clock(void)
  72 {
  73         unsigned int tbl, tbu0, tbu1;
  74         unsigned long long ret;
  75
  76         do {
  77                 if (arch_flags & ARCH_FLAG_1) {
  78                         tbu0 = mfspr(SPRN_ATBU);
  79                         tbl = mfspr(SPRN_ATBL);
  80                         tbu1 = mfspr(SPRN_ATBU);
  81                 } else {
  82                         tbu0 = mfspr(SPRN_TBRU);
  83                         tbl = mfspr(SPRN_TBRL);
  84                         tbu1 = mfspr(SPRN_TBRU);
  85                 }
  86         } while (tbu0 != tbu1);
  87
  88         ret = (((unsigned long long)tbu0) << 32) | tbl;
  89         return ret;
  90 }
  91 #endif
  92
  93 #if 0
  94 static void atb_child(void)
  95 {
  96         arch_flags |= ARCH_FLAG_1;
  97         get_cpu_clock();
  98         _exit(0);
  99 }
 100
 101 static void atb_clocktest(void)
 102 {
 103         pid_t pid;
 104
 105         pid = fork();
 106         if (!pid)
 107                 atb_child();
 108         else if (pid != -1) {
 109                 int status;
 110
 111                 pid = wait(&status);
 112                 if (pid == -1 || !WIFEXITED(status))
 113                         arch_flags &= ~ARCH_FLAG_1;
 114                 else
 115                         arch_flags |= ARCH_FLAG_1;
 116         }
 117 }
 118 #endif
 119
 120 #define ARCH_HAVE_INIT
 121 extern bool tsc_reliable;
 122
 123 static inline int arch_init(char *envp[])
 124 {
 125 #if 0
 126         tsc_reliable = true;
 127         atb_clocktest();
 128 #endif
 129         return 0;
 130 }
 131
 132 #define ARCH_HAVE_FFZ
 133
 134 /*
 135  * We don't have it on all platforms, lets comment this out until we
 136  * can handle it more intelligently.
 137  *
 138  * #define ARCH_HAVE_CPU_CLOCK
 139  */
 140
 141 /*
 142  * Let's have it defined for ppc64
 143  */
 144
 145 #ifdef __powerpc64__
 146 #define ARCH_HAVE_CPU_CLOCK
 147 #endif
 148
 149 #endif