drm/i915: Move MCR_REG define to i915_reg_defs.h
authorLucas De Marchi <lucas.demarchi@intel.com>
Fri, 24 Feb 2023 21:12:21 +0000 (13:12 -0800)
committerLucas De Marchi <lucas.demarchi@intel.com>
Sat, 25 Feb 2023 19:24:09 +0000 (11:24 -0800)
Define MCR_REG() in the same header where i915_mcr_reg_t is defined,
like i915_reg_t and _MMIO(). It's a more natural place for such a
definition so it's not mixed with the registers for the platforms.

Signed-off-by: Lucas De Marchi <lucas.demarchi@intel.com>
Reviewed-by: Matt Roper <matthew.d.roper@intel.com>
Link: https://patchwork.freedesktop.org/patch/msgid/20230224211221.1557268-1-lucas.demarchi@intel.com
drivers/gpu/drm/i915/gt/intel_gt_regs.h
drivers/gpu/drm/i915/i915_reg_defs.h

index 4f5c06d60bcddd7689aa4bac72de9957d891bd75..49a614b03fe8cbde407bffde3d4aa1ecd3c3a717 100644 (file)
@@ -9,8 +9,6 @@
 #include "i915_reg_defs.h"
 #include "display/intel_display_reg_defs.h"    /* VLV_DISPLAY_BASE */
 
-#define MCR_REG(offset)        ((const i915_mcr_reg_t){ .reg = (offset) })
-
 /*
  * The perf control registers are technically multicast registers, but the
  * driver never needs to read/write them directly; we only use them to build
index 983c5aa3045b32ae1ce43759e7c72cbe5820fd45..db26de6b57bc8d967f7c1a1645f683280527c195 100644 (file)
@@ -165,6 +165,8 @@ typedef struct {
        u32 reg;
 } i915_mcr_reg_t;
 
+#define MCR_REG(offset)        ((const i915_mcr_reg_t){ .reg = (offset) })
+
 #define INVALID_MMIO_REG _MMIO(0)
 
 /*