ret = PH(LVL, L3);
break;
case 4:
- if (cpu_has_feature(CPU_FTR_ARCH_31)) {
- ret = P(SNOOP, HIT);
-
- if (sub_idx == 1)
- ret |= PH(LVL, LOC_RAM) | LEVEL(RAM);
- else if (sub_idx == 2 || sub_idx == 3)
- ret |= P(LVL, HIT) | LEVEL(PMEM);
- else if (sub_idx == 4)
- ret |= PH(LVL, REM_RAM1) | REM | LEVEL(RAM) | P(HOPS, 2);
- else if (sub_idx == 5 || sub_idx == 7)
- ret |= P(LVL, HIT) | LEVEL(PMEM) | REM;
- else if (sub_idx == 6)
- ret |= PH(LVL, REM_RAM2) | REM | LEVEL(RAM) | P(HOPS, 3);
- } else {
- if (sub_idx <= 1)
- ret = PH(LVL, LOC_RAM);
- else if (sub_idx > 1 && sub_idx <= 2)
- ret = PH(LVL, REM_RAM1);
- else
- ret = PH(LVL, REM_RAM2);
- ret |= P(SNOOP, HIT);
- }
+ if (sub_idx <= 1)
+ ret = PH(LVL, LOC_RAM);
+ else if (sub_idx > 1 && sub_idx <= 2)
+ ret = PH(LVL, REM_RAM1);
+ else
+ ret = PH(LVL, REM_RAM2);
+ ret |= P(SNOOP, HIT);
break;
case 5:
if (cpu_has_feature(CPU_FTR_ARCH_31)) {
}
break;
case 6:
- if (cpu_has_feature(CPU_FTR_ARCH_31)) {
- if (sub_idx == 0)
- ret = PH(LVL, REM_CCE1) | LEVEL(ANY_CACHE) | REM |
- P(SNOOP, HIT) | P(HOPS, 2);
- else if (sub_idx == 1)
- ret = PH(LVL, REM_CCE1) | LEVEL(ANY_CACHE) | REM |
- P(SNOOP, HITM) | P(HOPS, 2);
- else if (sub_idx == 2)
- ret = PH(LVL, REM_CCE2) | LEVEL(ANY_CACHE) | REM |
- P(SNOOP, HIT) | P(HOPS, 3);
- else if (sub_idx == 3)
- ret = PH(LVL, REM_CCE2) | LEVEL(ANY_CACHE) | REM |
- P(SNOOP, HITM) | P(HOPS, 3);
- } else {
- ret = PH(LVL, REM_CCE2);
- if (sub_idx == 0 || sub_idx == 2)
- ret |= P(SNOOP, HIT);
- else if (sub_idx == 1 || sub_idx == 3)
- ret |= P(SNOOP, HITM);
- }
+ ret = PH(LVL, REM_CCE2);
+ if ((sub_idx == 0) || (sub_idx == 2))
+ ret |= P(SNOOP, HIT);
+ else if ((sub_idx == 1) || (sub_idx == 3))
+ ret |= P(SNOOP, HITM);
break;
case 7:
ret = PM(LVL, L1);