Merge branch 'pci/controller/xilinx-ecam'
authorBjorn Helgaas <bhelgaas@google.com>
Sat, 28 Oct 2023 18:31:02 +0000 (13:31 -0500)
committerBjorn Helgaas <bhelgaas@google.com>
Sat, 28 Oct 2023 18:31:02 +0000 (13:31 -0500)
commitfb3d102fc20b2f150fa9a0ba576cd44af79e3518
tree2ffdd4bd8a973409e76aa469a0691ba2c3cd39cd
parenta4179c60a993671b52b5ff32a783316c6a7a2f9a
parent2fccd11518f19571f3802f22d2aad6e72b254c3e
Merge branch 'pci/controller/xilinx-ecam'

- Drop xilinx-nwl updates of bridge bus number fields, since PCI core
  already does that (Thippeswamy Havalige)

- Update xilinx-nwl driver and ECAM size in devicetree example to allow up
  to 256 buses (Thippeswamy Havalige)

* pci/controller/xilinx-ecam:
  PCI: xilinx-nwl: Modify ECAM size to enable support for 256 buses
  PCI: xilinx-nwl: Rename the NWL_ECAM_VALUE_DEFAULT macro
  dt-bindings: PCI: xilinx-nwl: Modify ECAM size in the DT example
  PCI: xilinx-nwl: Remove redundant code that sets Type 1 header fields