KVM: PPC: Book3S HV: Add a per vcpu cache for recently page faulted MMIO entries
authorYongji Xie <xyjxie@linux.vnet.ibm.com>
Fri, 4 Nov 2016 05:55:12 +0000 (13:55 +0800)
committerPaul Mackerras <paulus@ozlabs.org>
Mon, 21 Nov 2016 04:17:55 +0000 (15:17 +1100)
commita56ee9f8f01c5a11ced541f00c67646336f402b6
tree38e7810e5b5c31073c28e28ab9e1a6dae077c941
parentf05859827d28bde311a92e0bb5c1b6a92c305442
KVM: PPC: Book3S HV: Add a per vcpu cache for recently page faulted MMIO entries

This keeps a per vcpu cache for recently page faulted MMIO entries.
On a page fault, if the entry exists in the cache, we can avoid some
time-consuming paths, for example, looking up HPT, locking HPTE twice
and searching mmio gfn from memslots, then directly call
kvmppc_hv_emulate_mmio().

In current implenment, we limit the size of cache to four. We think
it's enough to cover the high-frequency MMIO HPTEs in most case.
For example, considering the case of using virtio device, for virtio
legacy devices, one HPTE could handle notifications from up to
1024 (64K page / 64 byte Port IO register) devices, so one cache entry
is enough; for virtio modern devices, we always need one HPTE to handle
notification for each device because modern device would use a 8M MMIO
register to notify host instead of Port IO register, typically the
system's configuration should not exceed four virtio devices per
vcpu, four cache entry is also enough in this case. Of course, if needed,
we could also modify the macro to a module parameter in the future.

Signed-off-by: Yongji Xie <xyjxie@linux.vnet.ibm.com>
Signed-off-by: Paul Mackerras <paulus@ozlabs.org>
arch/powerpc/include/asm/kvm_host.h
arch/powerpc/kvm/book3s_64_mmu_hv.c
arch/powerpc/kvm/book3s_hv.c
arch/powerpc/kvm/book3s_hv_rm_mmu.c