soc/fsl/qe: round brg_freq to 1kHz granularity
authorValentin Longchamp <valentin.longchamp@keymile.com>
Fri, 17 Feb 2017 10:29:45 +0000 (11:29 +0100)
committerScott Wood <oss@buserror.net>
Sun, 30 Apr 2017 06:31:51 +0000 (01:31 -0500)
commit2ccf80b7566cc035d903dd0ac5d7ebd25c2c1060
treed6e142b7618268be43935a39e1168ab8fa2e1f28
parentb54ea82f01282253c85eb7e2fd2b6c96f7a027d8
soc/fsl/qe: round brg_freq to 1kHz granularity

Because of integer computation rounding in u-boot (that sets the QE
brg-frequency DTS prop), the clk value is 99999999 Hz even though it is
100 MHz.

When setting brg clks that are exact divisors of 100 MHz, this small
differnce plays a role and can result in lower clks to be output (for
instance 20 MHz - divide by 5 - results in 16.666 MHz - divide by 6).

This patch fixes that by "forcing" the brg_clk to the nearest kHz when
the difference is below 2 integer rounding errors (i.e. 4).

Signed-off-by: Valentin Longchamp <valentin.longchamp@keymile.com>
Signed-off-by: Scott Wood <oss@buserror.net>
drivers/soc/fsl/qe/qe.c