ARM: SMP enable of cache maintanence broadcast
authorRussell King <rmk+kernel@arm.linux.org.uk>
Tue, 29 Mar 2016 10:08:22 +0000 (11:08 +0100)
committerRussell King <rmk+kernel@arm.linux.org.uk>
Fri, 1 Apr 2016 22:27:47 +0000 (23:27 +0100)
commit0fc03d4c87611cefa4df10404a7e0df49b0a2132
tree5e33af3bf03f264863b65906680db6a2ca4e4b35
parentf55532a0c0b8bb6148f4e07853b876ef73bc69ca
ARM: SMP enable of cache maintanence broadcast

Masahiro Yamada reports that we can fail to set the FW bit in the
auxiliary control register, which enables broadcasting the cache
maintanence operations.  This occurs because we only check that the
SMP/nAMP bit is set, rather than checking whether all the bits we
want to be set are set.

Rearrange the code to ensure that all desired bits are set, and only
update the register if we discover some required bits are not set.

Tested-by: Masahiro Yamada <yamada.masahiro@socionext.com>
arch/arm/mm/proc-v7.S