drm/i915: Define bitmasks for ilk pfit window pos/size
authorVille Syrjälä <ville.syrjala@linux.intel.com>
Wed, 26 Apr 2023 13:50:13 +0000 (16:50 +0300)
committerVille Syrjälä <ville.syrjala@linux.intel.com>
Thu, 4 May 2023 13:00:05 +0000 (16:00 +0300)
commit4883c804fc794dbd9f9668e73b3d266a52ae6c0c
treedd65c52ce691bba44c6d889bbabdf0aaf35c2c05
parentf60500f31e99fe5e641071d2ed4a8164a8050701
drm/i915: Define bitmasks for ilk pfit window pos/size

Define and use the bitmasks for the x/y components
of the ilk+ panel filter window pos/size registers.

Note that we stick to the full 16 bit mask even though
the actual hardware limits are lower (and somewhat
platform dependent). BDW is actually limited to
13 bits horizontal and 12 bits vertical, with the high
bits being hardwired to zero. HSW should have the same
limits as BDW. And pre-HSW should be limited to 12bits
in both directions as that's already the limit of the
transcoder timing registers. Curiously on HSW and earlier
platforms all 16 bits can actually be set, but presumably
the hardware ignores the high bits.

v2: Switch back to full 16bit masks since that's what
    we use transcoder timign regs and PIPESRC as well

Cc: Jani Nikula <jani.nikula@intel.com>
Signed-off-by: Ville Syrjälä <ville.syrjala@linux.intel.com>
Link: https://patchwork.freedesktop.org/patch/msgid/20230426135019.7603-2-ville.syrjala@linux.intel.com
Reviewed-by: Jani Nikula <jani.nikula@intel.com>
drivers/gpu/drm/i915/display/intel_display.c
drivers/gpu/drm/i915/i915_reg.h