virt/kvm/arm/aarch32.c

   1 /*
   2  * (not much of an) Emulation layer for 32bit guests.
   3  *
   4  * Copyright (C) 2012,2013 - ARM Ltd
   5  * Author: Marc Zyngier <marc.zyngier@arm.com>
   6  *
   7  * based on arch/arm/kvm/emulate.c
   8  * Copyright (C) 2012 - Virtual Open Systems and Columbia University
   9  * Author: Christoffer Dall <c.dall@virtualopensystems.com>
  10  *
  11  * This program is free software: you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License version 2 as
  13  * published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  22  */
  23
  24 #include <linux/kvm_host.h>
  25 #include <asm/kvm_emulate.h>
  26
  27 #ifndef CONFIG_ARM64
  28 #define COMPAT_PSR_T_BIT        PSR_T_BIT
  29 #define COMPAT_PSR_IT_MASK      PSR_IT_MASK
  30 #endif
  31
  32 /*
  33  * stolen from arch/arm/kernel/opcodes.c
  34  *
  35  * condition code lookup table
  36  * index into the table is test code: EQ, NE, ... LT, GT, AL, NV
  37  *
  38  * bit position in short is condition code: NZCV
  39  */
  40 static const unsigned short cc_map[16] = {
  41         0xF0F0,                 /* EQ == Z set            */
  42         0x0F0F,                 /* NE                     */
  43         0xCCCC,                 /* CS == C set            */
  44         0x3333,                 /* CC                     */
  45         0xFF00,                 /* MI == N set            */
  46         0x00FF,                 /* PL                     */
  47         0xAAAA,                 /* VS == V set            */
  48         0x5555,                 /* VC                     */
  49         0x0C0C,                 /* HI == C set && Z clear */
  50         0xF3F3,                 /* LS == C clear || Z set */
  51         0xAA55,                 /* GE == (N==V)           */
  52         0x55AA,                 /* LT == (N!=V)           */
  53         0x0A05,                 /* GT == (!Z && (N==V))   */
  54         0xF5FA,                 /* LE == (Z || (N!=V))    */
  55         0xFFFF,                 /* AL always              */
  56         0                       /* NV                     */
  57 };
  58
  59 /*
  60  * Check if a trapped instruction should have been executed or not.
  61  */
  62 bool kvm_condition_valid32(const struct kvm_vcpu *vcpu)
  63 {
  64         unsigned long cpsr;
  65         u32 cpsr_cond;
  66         int cond;
  67
  68         /* Top two bits non-zero?  Unconditional. */
  69         if (kvm_vcpu_get_hsr(vcpu) >> 30)
  70                 return true;
  71
  72         /* Is condition field valid? */
  73         cond = kvm_vcpu_get_condition(vcpu);
  74         if (cond == 0xE)
  75                 return true;
  76
  77         cpsr = *vcpu_cpsr(vcpu);
  78
  79         if (cond < 0) {
  80                 /* This can happen in Thumb mode: examine IT state. */
  81                 unsigned long it;
  82
  83                 it = ((cpsr >> 8) & 0xFC) | ((cpsr >> 25) & 0x3);
  84
  85                 /* it == 0 => unconditional. */
  86                 if (it == 0)
  87                         return true;
  88
  89                 /* The cond for this insn works out as the top 4 bits. */
  90                 cond = (it >> 4);
  91         }
  92
  93         cpsr_cond = cpsr >> 28;
  94
  95         if (!((cc_map[cond] >> cpsr_cond) & 1))
  96                 return false;
  97
  98         return true;
  99 }
 100
 101 /**
 102  * adjust_itstate - adjust ITSTATE when emulating instructions in IT-block
 103  * @vcpu:       The VCPU pointer
 104  *
 105  * When exceptions occur while instructions are executed in Thumb IF-THEN
 106  * blocks, the ITSTATE field of the CPSR is not advanced (updated), so we have
 107  * to do this little bit of work manually. The fields map like this:
 108  *
 109  * IT[7:0] -> CPSR[26:25],CPSR[15:10]
 110  */
 111 static void kvm_adjust_itstate(struct kvm_vcpu *vcpu)
 112 {
 113         unsigned long itbits, cond;
 114         unsigned long cpsr = *vcpu_cpsr(vcpu);
 115         bool is_arm = !(cpsr & COMPAT_PSR_T_BIT);
 116
 117         if (is_arm || !(cpsr & COMPAT_PSR_IT_MASK))
 118                 return;
 119
 120         cond = (cpsr & 0xe000) >> 13;
 121         itbits = (cpsr & 0x1c00) >> (10 - 2);
 122         itbits |= (cpsr & (0x3 << 25)) >> 25;
 123
 124         /* Perform ITAdvance (see page A2-52 in ARM DDI 0406C) */
 125         if ((itbits & 0x7) == 0)
 126                 itbits = cond = 0;
 127         else
 128                 itbits = (itbits << 1) & 0x1f;
 129
 130         cpsr &= ~COMPAT_PSR_IT_MASK;
 131         cpsr |= cond << 13;
 132         cpsr |= (itbits & 0x1c) << (10 - 2);
 133         cpsr |= (itbits & 0x3) << 25;
 134         *vcpu_cpsr(vcpu) = cpsr;
 135 }
 136
 137 /**
 138  * kvm_skip_instr - skip a trapped instruction and proceed to the next
 139  * @vcpu: The vcpu pointer
 140  */
 141 void kvm_skip_instr32(struct kvm_vcpu *vcpu, bool is_wide_instr)
 142 {
 143         bool is_thumb;
 144
 145         is_thumb = !!(*vcpu_cpsr(vcpu) & COMPAT_PSR_T_BIT);
 146         if (is_thumb && !is_wide_instr)
 147                 *vcpu_pc(vcpu) += 2;
 148         else
 149                 *vcpu_pc(vcpu) += 4;
 150         kvm_adjust_itstate(vcpu);
 151 }