include/linux/qed/qed_if.h

   1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-3-Clause) */
   2 /* QLogic qed NIC Driver
   3  * Copyright (c) 2015-2017  QLogic Corporation
   4  * Copyright (c) 2019-2020 Marvell International Ltd.
   5  */
   6
   7 #ifndef _QED_IF_H
   8 #define _QED_IF_H
   9
  10 #include <linux/types.h>
  11 #include <linux/interrupt.h>
  12 #include <linux/netdevice.h>
  13 #include <linux/pci.h>
  14 #include <linux/skbuff.h>
  15 #include <asm/byteorder.h>
  16 #include <linux/io.h>
  17 #include <linux/compiler.h>
  18 #include <linux/kernel.h>
  19 #include <linux/list.h>
  20 #include <linux/slab.h>
  21 #include <linux/qed/common_hsi.h>
  22 #include <linux/qed/qed_chain.h>
  23 #include <linux/io-64-nonatomic-lo-hi.h>
  24
  25 enum dcbx_protocol_type {
  26         DCBX_PROTOCOL_ISCSI,
  27         DCBX_PROTOCOL_FCOE,
  28         DCBX_PROTOCOL_ROCE,
  29         DCBX_PROTOCOL_ROCE_V2,
  30         DCBX_PROTOCOL_ETH,
  31         DCBX_MAX_PROTOCOL_TYPE
  32 };
  33
  34 #define QED_ROCE_PROTOCOL_INDEX (3)
  35
  36 #define QED_LLDP_CHASSIS_ID_STAT_LEN 4
  37 #define QED_LLDP_PORT_ID_STAT_LEN 4
  38 #define QED_DCBX_MAX_APP_PROTOCOL 32
  39 #define QED_MAX_PFC_PRIORITIES 8
  40 #define QED_DCBX_DSCP_SIZE 64
  41
  42 struct qed_dcbx_lldp_remote {
  43         u32 peer_chassis_id[QED_LLDP_CHASSIS_ID_STAT_LEN];
  44         u32 peer_port_id[QED_LLDP_PORT_ID_STAT_LEN];
  45         bool enable_rx;
  46         bool enable_tx;
  47         u32 tx_interval;
  48         u32 max_credit;
  49 };
  50
  51 struct qed_dcbx_lldp_local {
  52         u32 local_chassis_id[QED_LLDP_CHASSIS_ID_STAT_LEN];
  53         u32 local_port_id[QED_LLDP_PORT_ID_STAT_LEN];
  54 };
  55
  56 struct qed_dcbx_app_prio {
  57         u8 roce;
  58         u8 roce_v2;
  59         u8 fcoe;
  60         u8 iscsi;
  61         u8 eth;
  62 };
  63
  64 struct qed_dbcx_pfc_params {
  65         bool willing;
  66         bool enabled;
  67         u8 prio[QED_MAX_PFC_PRIORITIES];
  68         u8 max_tc;
  69 };
  70
  71 enum qed_dcbx_sf_ieee_type {
  72         QED_DCBX_SF_IEEE_ETHTYPE,
  73         QED_DCBX_SF_IEEE_TCP_PORT,
  74         QED_DCBX_SF_IEEE_UDP_PORT,
  75         QED_DCBX_SF_IEEE_TCP_UDP_PORT
  76 };
  77
  78 struct qed_app_entry {
  79         bool ethtype;
  80         enum qed_dcbx_sf_ieee_type sf_ieee;
  81         bool enabled;
  82         u8 prio;
  83         u16 proto_id;
  84         enum dcbx_protocol_type proto_type;
  85 };
  86
  87 struct qed_dcbx_params {
  88         struct qed_app_entry app_entry[QED_DCBX_MAX_APP_PROTOCOL];
  89         u16 num_app_entries;
  90         bool app_willing;
  91         bool app_valid;
  92         bool app_error;
  93         bool ets_willing;
  94         bool ets_enabled;
  95         bool ets_cbs;
  96         bool valid;
  97         u8 ets_pri_tc_tbl[QED_MAX_PFC_PRIORITIES];
  98         u8 ets_tc_bw_tbl[QED_MAX_PFC_PRIORITIES];
  99         u8 ets_tc_tsa_tbl[QED_MAX_PFC_PRIORITIES];
 100         struct qed_dbcx_pfc_params pfc;
 101         u8 max_ets_tc;
 102 };
 103
 104 struct qed_dcbx_admin_params {
 105         struct qed_dcbx_params params;
 106         bool valid;
 107 };
 108
 109 struct qed_dcbx_remote_params {
 110         struct qed_dcbx_params params;
 111         bool valid;
 112 };
 113
 114 struct qed_dcbx_operational_params {
 115         struct qed_dcbx_app_prio app_prio;
 116         struct qed_dcbx_params params;
 117         bool valid;
 118         bool enabled;
 119         bool ieee;
 120         bool cee;
 121         bool local;
 122         u32 err;
 123 };
 124
 125 struct qed_dcbx_get {
 126         struct qed_dcbx_operational_params operational;
 127         struct qed_dcbx_lldp_remote lldp_remote;
 128         struct qed_dcbx_lldp_local lldp_local;
 129         struct qed_dcbx_remote_params remote;
 130         struct qed_dcbx_admin_params local;
 131 };
 132
 133 enum qed_nvm_images {
 134         QED_NVM_IMAGE_ISCSI_CFG,
 135         QED_NVM_IMAGE_FCOE_CFG,
 136         QED_NVM_IMAGE_MDUMP,
 137         QED_NVM_IMAGE_NVM_CFG1,
 138         QED_NVM_IMAGE_DEFAULT_CFG,
 139         QED_NVM_IMAGE_NVM_META,
 140 };
 141
 142 struct qed_link_eee_params {
 143         u32 tx_lpi_timer;
 144 #define QED_EEE_1G_ADV          BIT(0)
 145 #define QED_EEE_10G_ADV         BIT(1)
 146
 147         /* Capabilities are represented using QED_EEE_*_ADV values */
 148         u8 adv_caps;
 149         u8 lp_adv_caps;
 150         bool enable;
 151         bool tx_lpi_enable;
 152 };
 153
 154 enum qed_led_mode {
 155         QED_LED_MODE_OFF,
 156         QED_LED_MODE_ON,
 157         QED_LED_MODE_RESTORE
 158 };
 159
 160 struct qed_mfw_tlv_eth {
 161         u16 lso_maxoff_size;
 162         bool lso_maxoff_size_set;
 163         u16 lso_minseg_size;
 164         bool lso_minseg_size_set;
 165         u8 prom_mode;
 166         bool prom_mode_set;
 167         u16 tx_descr_size;
 168         bool tx_descr_size_set;
 169         u16 rx_descr_size;
 170         bool rx_descr_size_set;
 171         u16 netq_count;
 172         bool netq_count_set;
 173         u32 tcp4_offloads;
 174         bool tcp4_offloads_set;
 175         u32 tcp6_offloads;
 176         bool tcp6_offloads_set;
 177         u16 tx_descr_qdepth;
 178         bool tx_descr_qdepth_set;
 179         u16 rx_descr_qdepth;
 180         bool rx_descr_qdepth_set;
 181         u8 iov_offload;
 182 #define QED_MFW_TLV_IOV_OFFLOAD_NONE            (0)
 183 #define QED_MFW_TLV_IOV_OFFLOAD_MULTIQUEUE      (1)
 184 #define QED_MFW_TLV_IOV_OFFLOAD_VEB             (2)
 185 #define QED_MFW_TLV_IOV_OFFLOAD_VEPA            (3)
 186         bool iov_offload_set;
 187         u8 txqs_empty;
 188         bool txqs_empty_set;
 189         u8 rxqs_empty;
 190         bool rxqs_empty_set;
 191         u8 num_txqs_full;
 192         bool num_txqs_full_set;
 193         u8 num_rxqs_full;
 194         bool num_rxqs_full_set;
 195 };
 196
 197 #define QED_MFW_TLV_TIME_SIZE   14
 198 struct qed_mfw_tlv_time {
 199         bool b_set;
 200         u8 month;
 201         u8 day;
 202         u8 hour;
 203         u8 min;
 204         u16 msec;
 205         u16 usec;
 206 };
 207
 208 struct qed_mfw_tlv_fcoe {
 209         u8 scsi_timeout;
 210         bool scsi_timeout_set;
 211         u32 rt_tov;
 212         bool rt_tov_set;
 213         u32 ra_tov;
 214         bool ra_tov_set;
 215         u32 ed_tov;
 216         bool ed_tov_set;
 217         u32 cr_tov;
 218         bool cr_tov_set;
 219         u8 boot_type;
 220         bool boot_type_set;
 221         u8 npiv_state;
 222         bool npiv_state_set;
 223         u32 num_npiv_ids;
 224         bool num_npiv_ids_set;
 225         u8 switch_name[8];
 226         bool switch_name_set;
 227         u16 switch_portnum;
 228         bool switch_portnum_set;
 229         u8 switch_portid[3];
 230         bool switch_portid_set;
 231         u8 vendor_name[8];
 232         bool vendor_name_set;
 233         u8 switch_model[8];
 234         bool switch_model_set;
 235         u8 switch_fw_version[8];
 236         bool switch_fw_version_set;
 237         u8 qos_pri;
 238         bool qos_pri_set;
 239         u8 port_alias[3];
 240         bool port_alias_set;
 241         u8 port_state;
 242 #define QED_MFW_TLV_PORT_STATE_OFFLINE  (0)
 243 #define QED_MFW_TLV_PORT_STATE_LOOP             (1)
 244 #define QED_MFW_TLV_PORT_STATE_P2P              (2)
 245 #define QED_MFW_TLV_PORT_STATE_FABRIC           (3)
 246         bool port_state_set;
 247         u16 fip_tx_descr_size;
 248         bool fip_tx_descr_size_set;
 249         u16 fip_rx_descr_size;
 250         bool fip_rx_descr_size_set;
 251         u16 link_failures;
 252         bool link_failures_set;
 253         u8 fcoe_boot_progress;
 254         bool fcoe_boot_progress_set;
 255         u64 rx_bcast;
 256         bool rx_bcast_set;
 257         u64 tx_bcast;
 258         bool tx_bcast_set;
 259         u16 fcoe_txq_depth;
 260         bool fcoe_txq_depth_set;
 261         u16 fcoe_rxq_depth;
 262         bool fcoe_rxq_depth_set;
 263         u64 fcoe_rx_frames;
 264         bool fcoe_rx_frames_set;
 265         u64 fcoe_rx_bytes;
 266         bool fcoe_rx_bytes_set;
 267         u64 fcoe_tx_frames;
 268         bool fcoe_tx_frames_set;
 269         u64 fcoe_tx_bytes;
 270         bool fcoe_tx_bytes_set;
 271         u16 crc_count;
 272         bool crc_count_set;
 273         u32 crc_err_src_fcid[5];
 274         bool crc_err_src_fcid_set[5];
 275         struct qed_mfw_tlv_time crc_err[5];
 276         u16 losync_err;
 277         bool losync_err_set;
 278         u16 losig_err;
 279         bool losig_err_set;
 280         u16 primtive_err;
 281         bool primtive_err_set;
 282         u16 disparity_err;
 283         bool disparity_err_set;
 284         u16 code_violation_err;
 285         bool code_violation_err_set;
 286         u32 flogi_param[4];
 287         bool flogi_param_set[4];
 288         struct qed_mfw_tlv_time flogi_tstamp;
 289         u32 flogi_acc_param[4];
 290         bool flogi_acc_param_set[4];
 291         struct qed_mfw_tlv_time flogi_acc_tstamp;
 292         u32 flogi_rjt;
 293         bool flogi_rjt_set;
 294         struct qed_mfw_tlv_time flogi_rjt_tstamp;
 295         u32 fdiscs;
 296         bool fdiscs_set;
 297         u8 fdisc_acc;
 298         bool fdisc_acc_set;
 299         u8 fdisc_rjt;
 300         bool fdisc_rjt_set;
 301         u8 plogi;
 302         bool plogi_set;
 303         u8 plogi_acc;
 304         bool plogi_acc_set;
 305         u8 plogi_rjt;
 306         bool plogi_rjt_set;
 307         u32 plogi_dst_fcid[5];
 308         bool plogi_dst_fcid_set[5];
 309         struct qed_mfw_tlv_time plogi_tstamp[5];
 310         u32 plogi_acc_src_fcid[5];
 311         bool plogi_acc_src_fcid_set[5];
 312         struct qed_mfw_tlv_time plogi_acc_tstamp[5];
 313         u8 tx_plogos;
 314         bool tx_plogos_set;
 315         u8 plogo_acc;
 316         bool plogo_acc_set;
 317         u8 plogo_rjt;
 318         bool plogo_rjt_set;
 319         u32 plogo_src_fcid[5];
 320         bool plogo_src_fcid_set[5];
 321         struct qed_mfw_tlv_time plogo_tstamp[5];
 322         u8 rx_logos;
 323         bool rx_logos_set;
 324         u8 tx_accs;
 325         bool tx_accs_set;
 326         u8 tx_prlis;
 327         bool tx_prlis_set;
 328         u8 rx_accs;
 329         bool rx_accs_set;
 330         u8 tx_abts;
 331         bool tx_abts_set;
 332         u8 rx_abts_acc;
 333         bool rx_abts_acc_set;
 334         u8 rx_abts_rjt;
 335         bool rx_abts_rjt_set;
 336         u32 abts_dst_fcid[5];
 337         bool abts_dst_fcid_set[5];
 338         struct qed_mfw_tlv_time abts_tstamp[5];
 339         u8 rx_rscn;
 340         bool rx_rscn_set;
 341         u32 rx_rscn_nport[4];
 342         bool rx_rscn_nport_set[4];
 343         u8 tx_lun_rst;
 344         bool tx_lun_rst_set;
 345         u8 abort_task_sets;
 346         bool abort_task_sets_set;
 347         u8 tx_tprlos;
 348         bool tx_tprlos_set;
 349         u8 tx_nos;
 350         bool tx_nos_set;
 351         u8 rx_nos;
 352         bool rx_nos_set;
 353         u8 ols;
 354         bool ols_set;
 355         u8 lr;
 356         bool lr_set;
 357         u8 lrr;
 358         bool lrr_set;
 359         u8 tx_lip;
 360         bool tx_lip_set;
 361         u8 rx_lip;
 362         bool rx_lip_set;
 363         u8 eofa;
 364         bool eofa_set;
 365         u8 eofni;
 366         bool eofni_set;
 367         u8 scsi_chks;
 368         bool scsi_chks_set;
 369         u8 scsi_cond_met;
 370         bool scsi_cond_met_set;
 371         u8 scsi_busy;
 372         bool scsi_busy_set;
 373         u8 scsi_inter;
 374         bool scsi_inter_set;
 375         u8 scsi_inter_cond_met;
 376         bool scsi_inter_cond_met_set;
 377         u8 scsi_rsv_conflicts;
 378         bool scsi_rsv_conflicts_set;
 379         u8 scsi_tsk_full;
 380         bool scsi_tsk_full_set;
 381         u8 scsi_aca_active;
 382         bool scsi_aca_active_set;
 383         u8 scsi_tsk_abort;
 384         bool scsi_tsk_abort_set;
 385         u32 scsi_rx_chk[5];
 386         bool scsi_rx_chk_set[5];
 387         struct qed_mfw_tlv_time scsi_chk_tstamp[5];
 388 };
 389
 390 struct qed_mfw_tlv_iscsi {
 391         u8 target_llmnr;
 392         bool target_llmnr_set;
 393         u8 header_digest;
 394         bool header_digest_set;
 395         u8 data_digest;
 396         bool data_digest_set;
 397         u8 auth_method;
 398 #define QED_MFW_TLV_AUTH_METHOD_NONE            (1)
 399 #define QED_MFW_TLV_AUTH_METHOD_CHAP            (2)
 400 #define QED_MFW_TLV_AUTH_METHOD_MUTUAL_CHAP     (3)
 401         bool auth_method_set;
 402         u16 boot_taget_portal;
 403         bool boot_taget_portal_set;
 404         u16 frame_size;
 405         bool frame_size_set;
 406         u16 tx_desc_size;
 407         bool tx_desc_size_set;
 408         u16 rx_desc_size;
 409         bool rx_desc_size_set;
 410         u8 boot_progress;
 411         bool boot_progress_set;
 412         u16 tx_desc_qdepth;
 413         bool tx_desc_qdepth_set;
 414         u16 rx_desc_qdepth;
 415         bool rx_desc_qdepth_set;
 416         u64 rx_frames;
 417         bool rx_frames_set;
 418         u64 rx_bytes;
 419         bool rx_bytes_set;
 420         u64 tx_frames;
 421         bool tx_frames_set;
 422         u64 tx_bytes;
 423         bool tx_bytes_set;
 424 };
 425
 426 enum qed_db_rec_width {
 427         DB_REC_WIDTH_32B,
 428         DB_REC_WIDTH_64B,
 429 };
 430
 431 enum qed_db_rec_space {
 432         DB_REC_KERNEL,
 433         DB_REC_USER,
 434 };
 435
 436 #define DIRECT_REG_WR(reg_addr, val) writel((u32)val, \
 437                                             (void __iomem *)(reg_addr))
 438
 439 #define DIRECT_REG_RD(reg_addr) readl((void __iomem *)(reg_addr))
 440
 441 #define DIRECT_REG_WR64(reg_addr, val) writeq((u64)val, \
 442                                               (void __iomem *)(reg_addr))
 443
 444 #define QED_COALESCE_MAX 0x1FF
 445 #define QED_DEFAULT_RX_USECS 12
 446 #define QED_DEFAULT_TX_USECS 48
 447
 448 /* forward */
 449 struct qed_dev;
 450
 451 struct qed_eth_pf_params {
 452         /* The following parameters are used during HW-init
 453          * and these parameters need to be passed as arguments
 454          * to update_pf_params routine invoked before slowpath start
 455          */
 456         u16 num_cons;
 457
 458         /* per-VF number of CIDs */
 459         u8 num_vf_cons;
 460 #define ETH_PF_PARAMS_VF_CONS_DEFAULT   (32)
 461
 462         /* To enable arfs, previous to HW-init a positive number needs to be
 463          * set [as filters require allocated searcher ILT memory].
 464          * This will set the maximal number of configured steering-filters.
 465          */
 466         u32 num_arfs_filters;
 467 };
 468
 469 struct qed_fcoe_pf_params {
 470         /* The following parameters are used during protocol-init */
 471         u64 glbl_q_params_addr;
 472         u64 bdq_pbl_base_addr[2];
 473
 474         /* The following parameters are used during HW-init
 475          * and these parameters need to be passed as arguments
 476          * to update_pf_params routine invoked before slowpath start
 477          */
 478         u16 num_cons;
 479         u16 num_tasks;
 480
 481         /* The following parameters are used during protocol-init */
 482         u16 sq_num_pbl_pages;
 483
 484         u16 cq_num_entries;
 485         u16 cmdq_num_entries;
 486         u16 rq_buffer_log_size;
 487         u16 mtu;
 488         u16 dummy_icid;
 489         u16 bdq_xoff_threshold[2];
 490         u16 bdq_xon_threshold[2];
 491         u16 rq_buffer_size;
 492         u8 num_cqs;             /* num of global CQs */
 493         u8 log_page_size;
 494         u8 gl_rq_pi;
 495         u8 gl_cmd_pi;
 496         u8 debug_mode;
 497         u8 is_target;
 498         u8 bdq_pbl_num_entries[2];
 499 };
 500
 501 /* Most of the parameters below are described in the FW iSCSI / TCP HSI */
 502 struct qed_iscsi_pf_params {
 503         u64 glbl_q_params_addr;
 504         u64 bdq_pbl_base_addr[3];
 505         u16 cq_num_entries;
 506         u16 cmdq_num_entries;
 507         u32 two_msl_timer;
 508         u16 tx_sws_timer;
 509
 510         /* The following parameters are used during HW-init
 511          * and these parameters need to be passed as arguments
 512          * to update_pf_params routine invoked before slowpath start
 513          */
 514         u16 num_cons;
 515         u16 num_tasks;
 516
 517         /* The following parameters are used during protocol-init */
 518         u16 half_way_close_timeout;
 519         u16 bdq_xoff_threshold[3];
 520         u16 bdq_xon_threshold[3];
 521         u16 cmdq_xoff_threshold;
 522         u16 cmdq_xon_threshold;
 523         u16 rq_buffer_size;
 524
 525         u8 num_sq_pages_in_ring;
 526         u8 num_r2tq_pages_in_ring;
 527         u8 num_uhq_pages_in_ring;
 528         u8 num_queues;
 529         u8 log_page_size;
 530         u8 rqe_log_size;
 531         u8 max_fin_rt;
 532         u8 gl_rq_pi;
 533         u8 gl_cmd_pi;
 534         u8 debug_mode;
 535         u8 ll2_ooo_queue_id;
 536
 537         u8 is_target;
 538         u8 is_soc_en;
 539         u8 soc_num_of_blocks_log;
 540         u8 bdq_pbl_num_entries[3];
 541 };
 542
 543 struct qed_rdma_pf_params {
 544         /* Supplied to QED during resource allocation (may affect the ILT and
 545          * the doorbell BAR).
 546          */
 547         u32 min_dpis;           /* number of requested DPIs */
 548         u32 num_qps;            /* number of requested Queue Pairs */
 549         u32 num_srqs;           /* number of requested SRQ */
 550         u8 roce_edpm_mode;      /* see QED_ROCE_EDPM_MODE_ENABLE */
 551         u8 gl_pi;               /* protocol index */
 552
 553         /* Will allocate rate limiters to be used with QPs */
 554         u8 enable_dcqcn;
 555 };
 556
 557 struct qed_pf_params {
 558         struct qed_eth_pf_params eth_pf_params;
 559         struct qed_fcoe_pf_params fcoe_pf_params;
 560         struct qed_iscsi_pf_params iscsi_pf_params;
 561         struct qed_rdma_pf_params rdma_pf_params;
 562 };
 563
 564 enum qed_int_mode {
 565         QED_INT_MODE_INTA,
 566         QED_INT_MODE_MSIX,
 567         QED_INT_MODE_MSI,
 568         QED_INT_MODE_POLL,
 569 };
 570
 571 struct qed_sb_info {
 572         struct status_block_e4 *sb_virt;
 573         dma_addr_t sb_phys;
 574         u32 sb_ack; /* Last given ack */
 575         u16 igu_sb_id;
 576         void __iomem *igu_addr;
 577         u8 flags;
 578 #define QED_SB_INFO_INIT        0x1
 579 #define QED_SB_INFO_SETUP       0x2
 580
 581         struct qed_dev *cdev;
 582 };
 583
 584 enum qed_hw_err_type {
 585         QED_HW_ERR_FAN_FAIL,
 586         QED_HW_ERR_MFW_RESP_FAIL,
 587         QED_HW_ERR_HW_ATTN,
 588         QED_HW_ERR_DMAE_FAIL,
 589         QED_HW_ERR_RAMROD_FAIL,
 590         QED_HW_ERR_FW_ASSERT,
 591         QED_HW_ERR_LAST,
 592 };
 593
 594 enum qed_dev_type {
 595         QED_DEV_TYPE_BB,
 596         QED_DEV_TYPE_AH,
 597         QED_DEV_TYPE_E5,
 598 };
 599
 600 struct qed_dev_info {
 601         unsigned long   pci_mem_start;
 602         unsigned long   pci_mem_end;
 603         unsigned int    pci_irq;
 604         u8              num_hwfns;
 605
 606         u8              hw_mac[ETH_ALEN];
 607
 608         /* FW version */
 609         u16             fw_major;
 610         u16             fw_minor;
 611         u16             fw_rev;
 612         u16             fw_eng;
 613
 614         /* MFW version */
 615         u32             mfw_rev;
 616 #define QED_MFW_VERSION_0_MASK          0x000000FF
 617 #define QED_MFW_VERSION_0_OFFSET        0
 618 #define QED_MFW_VERSION_1_MASK          0x0000FF00
 619 #define QED_MFW_VERSION_1_OFFSET        8
 620 #define QED_MFW_VERSION_2_MASK          0x00FF0000
 621 #define QED_MFW_VERSION_2_OFFSET        16
 622 #define QED_MFW_VERSION_3_MASK          0xFF000000
 623 #define QED_MFW_VERSION_3_OFFSET        24
 624
 625         u32             flash_size;
 626         bool            b_inter_pf_switch;
 627         bool            tx_switching;
 628         bool            rdma_supported;
 629         u16             mtu;
 630
 631         bool wol_support;
 632         bool smart_an;
 633
 634         /* MBI version */
 635         u32 mbi_version;
 636 #define QED_MBI_VERSION_0_MASK          0x000000FF
 637 #define QED_MBI_VERSION_0_OFFSET        0
 638 #define QED_MBI_VERSION_1_MASK          0x0000FF00
 639 #define QED_MBI_VERSION_1_OFFSET        8
 640 #define QED_MBI_VERSION_2_MASK          0x00FF0000
 641 #define QED_MBI_VERSION_2_OFFSET        16
 642
 643         enum qed_dev_type dev_type;
 644
 645         /* Output parameters for qede */
 646         bool            vxlan_enable;
 647         bool            gre_enable;
 648         bool            geneve_enable;
 649
 650         u8              abs_pf_id;
 651 };
 652
 653 enum qed_sb_type {
 654         QED_SB_TYPE_L2_QUEUE,
 655         QED_SB_TYPE_CNQ,
 656         QED_SB_TYPE_STORAGE,
 657 };
 658
 659 enum qed_protocol {
 660         QED_PROTOCOL_ETH,
 661         QED_PROTOCOL_ISCSI,
 662         QED_PROTOCOL_FCOE,
 663 };
 664
 665 enum qed_fec_mode {
 666         QED_FEC_MODE_NONE                       = BIT(0),
 667         QED_FEC_MODE_FIRECODE                   = BIT(1),
 668         QED_FEC_MODE_RS                         = BIT(2),
 669         QED_FEC_MODE_AUTO                       = BIT(3),
 670         QED_FEC_MODE_UNSUPPORTED                = BIT(4),
 671 };
 672
 673 struct qed_link_params {
 674         bool                                    link_up;
 675
 676         u32                                     override_flags;
 677 #define QED_LINK_OVERRIDE_SPEED_AUTONEG         BIT(0)
 678 #define QED_LINK_OVERRIDE_SPEED_ADV_SPEEDS      BIT(1)
 679 #define QED_LINK_OVERRIDE_SPEED_FORCED_SPEED    BIT(2)
 680 #define QED_LINK_OVERRIDE_PAUSE_CONFIG          BIT(3)
 681 #define QED_LINK_OVERRIDE_LOOPBACK_MODE         BIT(4)
 682 #define QED_LINK_OVERRIDE_EEE_CONFIG            BIT(5)
 683 #define QED_LINK_OVERRIDE_FEC_CONFIG            BIT(6)
 684
 685         bool                                    autoneg;
 686         __ETHTOOL_DECLARE_LINK_MODE_MASK(adv_speeds);
 687         u32                                     forced_speed;
 688
 689         u32                                     pause_config;
 690 #define QED_LINK_PAUSE_AUTONEG_ENABLE           BIT(0)
 691 #define QED_LINK_PAUSE_RX_ENABLE                BIT(1)
 692 #define QED_LINK_PAUSE_TX_ENABLE                BIT(2)
 693
 694         u32                                     loopback_mode;
 695 #define QED_LINK_LOOPBACK_NONE                  BIT(0)
 696 #define QED_LINK_LOOPBACK_INT_PHY               BIT(1)
 697 #define QED_LINK_LOOPBACK_EXT_PHY               BIT(2)
 698 #define QED_LINK_LOOPBACK_EXT                   BIT(3)
 699 #define QED_LINK_LOOPBACK_MAC                   BIT(4)
 700 #define QED_LINK_LOOPBACK_CNIG_AH_ONLY_0123     BIT(5)
 701 #define QED_LINK_LOOPBACK_CNIG_AH_ONLY_2301     BIT(6)
 702 #define QED_LINK_LOOPBACK_PCS_AH_ONLY           BIT(7)
 703 #define QED_LINK_LOOPBACK_REVERSE_MAC_AH_ONLY   BIT(8)
 704 #define QED_LINK_LOOPBACK_INT_PHY_FEA_AH_ONLY   BIT(9)
 705
 706         struct qed_link_eee_params              eee;
 707         u32                                     fec;
 708 };
 709
 710 struct qed_link_output {
 711         bool                                    link_up;
 712
 713         __ETHTOOL_DECLARE_LINK_MODE_MASK(supported_caps);
 714         __ETHTOOL_DECLARE_LINK_MODE_MASK(advertised_caps);
 715         __ETHTOOL_DECLARE_LINK_MODE_MASK(lp_caps);
 716
 717         u32                                     speed;     /* In Mb/s */
 718         u8                                      duplex;    /* In DUPLEX defs */
 719         u8                                      port;      /* In PORT defs */
 720         bool                                    autoneg;
 721         u32                                     pause_config;
 722
 723         /* EEE - capability & param */
 724         bool                                    eee_supported;
 725         bool                                    eee_active;
 726         u8                                      sup_caps;
 727         struct qed_link_eee_params              eee;
 728
 729         u32                                     sup_fec;
 730         u32                                     active_fec;
 731 };
 732
 733 struct qed_probe_params {
 734         enum qed_protocol protocol;
 735         u32 dp_module;
 736         u8 dp_level;
 737         bool is_vf;
 738         bool recov_in_prog;
 739 };
 740
 741 #define QED_DRV_VER_STR_SIZE 12
 742 struct qed_slowpath_params {
 743         u32     int_mode;
 744         u8      drv_major;
 745         u8      drv_minor;
 746         u8      drv_rev;
 747         u8      drv_eng;
 748         u8      name[QED_DRV_VER_STR_SIZE];
 749 };
 750
 751 #define ILT_PAGE_SIZE_TCFC 0x8000 /* 32KB */
 752
 753 struct qed_int_info {
 754         struct msix_entry       *msix;
 755         u8                      msix_cnt;
 756
 757         /* This should be updated by the protocol driver */
 758         u8                      used_cnt;
 759 };
 760
 761 struct qed_generic_tlvs {
 762 #define QED_TLV_IP_CSUM         BIT(0)
 763 #define QED_TLV_LSO             BIT(1)
 764         u16 feat_flags;
 765 #define QED_TLV_MAC_COUNT       3
 766         u8 mac[QED_TLV_MAC_COUNT][ETH_ALEN];
 767 };
 768
 769 #define QED_I2C_DEV_ADDR_A0 0xA0
 770 #define QED_I2C_DEV_ADDR_A2 0xA2
 771
 772 #define QED_NVM_SIGNATURE 0x12435687
 773
 774 enum qed_nvm_flash_cmd {
 775         QED_NVM_FLASH_CMD_FILE_DATA = 0x2,
 776         QED_NVM_FLASH_CMD_FILE_START = 0x3,
 777         QED_NVM_FLASH_CMD_NVM_CHANGE = 0x4,
 778         QED_NVM_FLASH_CMD_NVM_CFG_ID = 0x5,
 779         QED_NVM_FLASH_CMD_NVM_MAX,
 780 };
 781
 782 struct qed_common_cb_ops {
 783         void (*arfs_filter_op)(void *dev, void *fltr, u8 fw_rc);
 784         void (*link_update)(void *dev, struct qed_link_output *link);
 785         void (*schedule_recovery_handler)(void *dev);
 786         void (*schedule_hw_err_handler)(void *dev,
 787                                         enum qed_hw_err_type err_type);
 788         void (*dcbx_aen)(void *dev, struct qed_dcbx_get *get, u32 mib_type);
 789         void (*get_generic_tlv_data)(void *dev, struct qed_generic_tlvs *data);
 790         void (*get_protocol_tlv_data)(void *dev, void *data);
 791         void (*bw_update)(void *dev);
 792 };
 793
 794 struct qed_selftest_ops {
 795 /**
 796  * @brief selftest_interrupt - Perform interrupt test
 797  *
 798  * @param cdev
 799  *
 800  * @return 0 on success, error otherwise.
 801  */
 802         int (*selftest_interrupt)(struct qed_dev *cdev);
 803
 804 /**
 805  * @brief selftest_memory - Perform memory test
 806  *
 807  * @param cdev
 808  *
 809  * @return 0 on success, error otherwise.
 810  */
 811         int (*selftest_memory)(struct qed_dev *cdev);
 812
 813 /**
 814  * @brief selftest_register - Perform register test
 815  *
 816  * @param cdev
 817  *
 818  * @return 0 on success, error otherwise.
 819  */
 820         int (*selftest_register)(struct qed_dev *cdev);
 821
 822 /**
 823  * @brief selftest_clock - Perform clock test
 824  *
 825  * @param cdev
 826  *
 827  * @return 0 on success, error otherwise.
 828  */
 829         int (*selftest_clock)(struct qed_dev *cdev);
 830
 831 /**
 832  * @brief selftest_nvram - Perform nvram test
 833  *
 834  * @param cdev
 835  *
 836  * @return 0 on success, error otherwise.
 837  */
 838         int (*selftest_nvram) (struct qed_dev *cdev);
 839 };
 840
 841 struct qed_common_ops {
 842         struct qed_selftest_ops *selftest;
 843
 844         struct qed_dev* (*probe)(struct pci_dev *dev,
 845                                  struct qed_probe_params *params);
 846
 847         void            (*remove)(struct qed_dev *cdev);
 848
 849         int             (*set_power_state)(struct qed_dev *cdev,
 850                                            pci_power_t state);
 851
 852         void (*set_name) (struct qed_dev *cdev, char name[]);
 853
 854         /* Client drivers need to make this call before slowpath_start.
 855          * PF params required for the call before slowpath_start is
 856          * documented within the qed_pf_params structure definition.
 857          */
 858         void            (*update_pf_params)(struct qed_dev *cdev,
 859                                             struct qed_pf_params *params);
 860         int             (*slowpath_start)(struct qed_dev *cdev,
 861                                           struct qed_slowpath_params *params);
 862
 863         int             (*slowpath_stop)(struct qed_dev *cdev);
 864
 865         /* Requests to use `cnt' interrupts for fastpath.
 866          * upon success, returns number of interrupts allocated for fastpath.
 867          */
 868         int             (*set_fp_int)(struct qed_dev *cdev,
 869                                       u16 cnt);
 870
 871         /* Fills `info' with pointers required for utilizing interrupts */
 872         int             (*get_fp_int)(struct qed_dev *cdev,
 873                                       struct qed_int_info *info);
 874
 875         u32             (*sb_init)(struct qed_dev *cdev,
 876                                    struct qed_sb_info *sb_info,
 877                                    void *sb_virt_addr,
 878                                    dma_addr_t sb_phy_addr,
 879                                    u16 sb_id,
 880                                    enum qed_sb_type type);
 881
 882         u32             (*sb_release)(struct qed_dev *cdev,
 883                                       struct qed_sb_info *sb_info,
 884                                       u16 sb_id,
 885                                       enum qed_sb_type type);
 886
 887         void            (*simd_handler_config)(struct qed_dev *cdev,
 888                                                void *token,
 889                                                int index,
 890                                                void (*handler)(void *));
 891
 892         void            (*simd_handler_clean)(struct qed_dev *cdev,
 893                                               int index);
 894         int (*dbg_grc)(struct qed_dev *cdev,
 895                        void *buffer, u32 *num_dumped_bytes);
 896
 897         int (*dbg_grc_size)(struct qed_dev *cdev);
 898
 899         int (*dbg_all_data) (struct qed_dev *cdev, void *buffer);
 900
 901         int (*dbg_all_data_size) (struct qed_dev *cdev);
 902
 903 /**
 904  * @brief can_link_change - can the instance change the link or not
 905  *
 906  * @param cdev
 907  *
 908  * @return true if link-change is allowed, false otherwise.
 909  */
 910         bool (*can_link_change)(struct qed_dev *cdev);
 911
 912 /**
 913  * @brief set_link - set links according to params
 914  *
 915  * @param cdev
 916  * @param params - values used to override the default link configuration
 917  *
 918  * @return 0 on success, error otherwise.
 919  */
 920         int             (*set_link)(struct qed_dev *cdev,
 921                                     struct qed_link_params *params);
 922
 923 /**
 924  * @brief get_link - returns the current link state.
 925  *
 926  * @param cdev
 927  * @param if_link - structure to be filled with current link configuration.
 928  */
 929         void            (*get_link)(struct qed_dev *cdev,
 930                                     struct qed_link_output *if_link);
 931
 932 /**
 933  * @brief - drains chip in case Tx completions fail to arrive due to pause.
 934  *
 935  * @param cdev
 936  */
 937         int             (*drain)(struct qed_dev *cdev);
 938
 939 /**
 940  * @brief update_msglvl - update module debug level
 941  *
 942  * @param cdev
 943  * @param dp_module
 944  * @param dp_level
 945  */
 946         void            (*update_msglvl)(struct qed_dev *cdev,
 947                                          u32 dp_module,
 948                                          u8 dp_level);
 949
 950         int             (*chain_alloc)(struct qed_dev *cdev,
 951                                        struct qed_chain *chain,
 952                                        struct qed_chain_init_params *params);
 953
 954         void            (*chain_free)(struct qed_dev *cdev,
 955                                       struct qed_chain *p_chain);
 956
 957 /**
 958  * @brief nvm_flash - Flash nvm data.
 959  *
 960  * @param cdev
 961  * @param name - file containing the data
 962  *
 963  * @return 0 on success, error otherwise.
 964  */
 965         int (*nvm_flash)(struct qed_dev *cdev, const char *name);
 966
 967 /**
 968  * @brief nvm_get_image - reads an entire image from nvram
 969  *
 970  * @param cdev
 971  * @param type - type of the request nvram image
 972  * @param buf - preallocated buffer to fill with the image
 973  * @param len - length of the allocated buffer
 974  *
 975  * @return 0 on success, error otherwise
 976  */
 977         int (*nvm_get_image)(struct qed_dev *cdev,
 978                              enum qed_nvm_images type, u8 *buf, u16 len);
 979
 980 /**
 981  * @brief set_coalesce - Configure Rx coalesce value in usec
 982  *
 983  * @param cdev
 984  * @param rx_coal - Rx coalesce value in usec
 985  * @param tx_coal - Tx coalesce value in usec
 986  * @param qid - Queue index
 987  * @param sb_id - Status Block Id
 988  *
 989  * @return 0 on success, error otherwise.
 990  */
 991         int (*set_coalesce)(struct qed_dev *cdev,
 992                             u16 rx_coal, u16 tx_coal, void *handle);
 993
 994 /**
 995  * @brief set_led - Configure LED mode
 996  *
 997  * @param cdev
 998  * @param mode - LED mode
 999  *
1000  * @return 0 on success, error otherwise.
1001  */
1002         int (*set_led)(struct qed_dev *cdev,
1003                        enum qed_led_mode mode);
1004
1005 /**
1006  * @brief attn_clr_enable - Prevent attentions from being reasserted
1007  *
1008  * @param cdev
1009  * @param clr_enable
1010  */
1011         void (*attn_clr_enable)(struct qed_dev *cdev, bool clr_enable);
1012
1013 /**
1014  * @brief db_recovery_add - add doorbell information to the doorbell
1015  * recovery mechanism.
1016  *
1017  * @param cdev
1018  * @param db_addr - doorbell address
1019  * @param db_data - address of where db_data is stored
1020  * @param db_is_32b - doorbell is 32b pr 64b
1021  * @param db_is_user - doorbell recovery addresses are user or kernel space
1022  */
1023         int (*db_recovery_add)(struct qed_dev *cdev,
1024                                void __iomem *db_addr,
1025                                void *db_data,
1026                                enum qed_db_rec_width db_width,
1027                                enum qed_db_rec_space db_space);
1028
1029 /**
1030  * @brief db_recovery_del - remove doorbell information from the doorbell
1031  * recovery mechanism. db_data serves as key (db_addr is not unique).
1032  *
1033  * @param cdev
1034  * @param db_addr - doorbell address
1035  * @param db_data - address where db_data is stored. Serves as key for the
1036  *                  entry to delete.
1037  */
1038         int (*db_recovery_del)(struct qed_dev *cdev,
1039                                void __iomem *db_addr, void *db_data);
1040
1041 /**
1042  * @brief recovery_process - Trigger a recovery process
1043  *
1044  * @param cdev
1045  *
1046  * @return 0 on success, error otherwise.
1047  */
1048         int (*recovery_process)(struct qed_dev *cdev);
1049
1050 /**
1051  * @brief recovery_prolog - Execute the prolog operations of a recovery process
1052  *
1053  * @param cdev
1054  *
1055  * @return 0 on success, error otherwise.
1056  */
1057         int (*recovery_prolog)(struct qed_dev *cdev);
1058
1059 /**
1060  * @brief update_drv_state - API to inform the change in the driver state.
1061  *
1062  * @param cdev
1063  * @param active
1064  *
1065  */
1066         int (*update_drv_state)(struct qed_dev *cdev, bool active);
1067
1068 /**
1069  * @brief update_mac - API to inform the change in the mac address
1070  *
1071  * @param cdev
1072  * @param mac
1073  *
1074  */
1075         int (*update_mac)(struct qed_dev *cdev, u8 *mac);
1076
1077 /**
1078  * @brief update_mtu - API to inform the change in the mtu
1079  *
1080  * @param cdev
1081  * @param mtu
1082  *
1083  */
1084         int (*update_mtu)(struct qed_dev *cdev, u16 mtu);
1085
1086 /**
1087  * @brief update_wol - update of changes in the WoL configuration
1088  *
1089  * @param cdev
1090  * @param enabled - true iff WoL should be enabled.
1091  */
1092         int (*update_wol) (struct qed_dev *cdev, bool enabled);
1093
1094 /**
1095  * @brief read_module_eeprom
1096  *
1097  * @param cdev
1098  * @param buf - buffer
1099  * @param dev_addr - PHY device memory region
1100  * @param offset - offset into eeprom contents to be read
1101  * @param len - buffer length, i.e., max bytes to be read
1102  */
1103         int (*read_module_eeprom)(struct qed_dev *cdev,
1104                                   char *buf, u8 dev_addr, u32 offset, u32 len);
1105
1106 /**
1107  * @brief get_affin_hwfn_idx
1108  *
1109  * @param cdev
1110  */
1111         u8 (*get_affin_hwfn_idx)(struct qed_dev *cdev);
1112
1113 /**
1114  * @brief read_nvm_cfg - Read NVM config attribute value.
1115  * @param cdev
1116  * @param buf - buffer
1117  * @param cmd - NVM CFG command id
1118  * @param entity_id - Entity id
1119  *
1120  */
1121         int (*read_nvm_cfg)(struct qed_dev *cdev, u8 **buf, u32 cmd,
1122                             u32 entity_id);
1123 /**
1124  * @brief read_nvm_cfg - Read NVM config attribute value.
1125  * @param cdev
1126  * @param cmd - NVM CFG command id
1127  *
1128  * @return config id length, 0 on error.
1129  */
1130         int (*read_nvm_cfg_len)(struct qed_dev *cdev, u32 cmd);
1131
1132 /**
1133  * @brief set_grc_config - Configure value for grc config id.
1134  * @param cdev
1135  * @param cfg_id - grc config id
1136  * @param val - grc config value
1137  *
1138  */
1139         int (*set_grc_config)(struct qed_dev *cdev, u32 cfg_id, u32 val);
1140 };
1141
1142 #define MASK_FIELD(_name, _value) \
1143         ((_value) &= (_name ## _MASK))
1144
1145 #define FIELD_VALUE(_name, _value) \
1146         ((_value & _name ## _MASK) << _name ## _SHIFT)
1147
1148 #define SET_FIELD(value, name, flag)                           \
1149         do {                                                   \
1150                 (value) &= ~(name ## _MASK << name ## _SHIFT); \
1151                 (value) |= (((u64)flag) << (name ## _SHIFT));  \
1152         } while (0)
1153
1154 #define GET_FIELD(value, name) \
1155         (((value) >> (name ## _SHIFT)) & name ## _MASK)
1156
1157 #define GET_MFW_FIELD(name, field) \
1158         (((name) & (field ## _MASK)) >> (field ## _OFFSET))
1159
1160 #define SET_MFW_FIELD(name, field, value)                                \
1161         do {                                                             \
1162                 (name) &= ~(field ## _MASK);                             \
1163                 (name) |= (((value) << (field ## _OFFSET)) & (field ## _MASK));\
1164         } while (0)
1165
1166 #define DB_ADDR_SHIFT(addr) ((addr) << DB_PWM_ADDR_OFFSET_SHIFT)
1167
1168 /* Debug print definitions */
1169 #define DP_ERR(cdev, fmt, ...)                                  \
1170         do {                                                    \
1171                 pr_err("[%s:%d(%s)]" fmt,                       \
1172                        __func__, __LINE__,                      \
1173                        DP_NAME(cdev) ? DP_NAME(cdev) : "",      \
1174                        ## __VA_ARGS__);                         \
1175         } while (0)
1176
1177 #define DP_NOTICE(cdev, fmt, ...)                                     \
1178         do {                                                          \
1179                 if (unlikely((cdev)->dp_level <= QED_LEVEL_NOTICE)) { \
1180                         pr_notice("[%s:%d(%s)]" fmt,                  \
1181                                   __func__, __LINE__,                 \
1182                                   DP_NAME(cdev) ? DP_NAME(cdev) : "", \
1183                                   ## __VA_ARGS__);                    \
1184                                                                       \
1185                 }                                                     \
1186         } while (0)
1187
1188 #define DP_INFO(cdev, fmt, ...)                                       \
1189         do {                                                          \
1190                 if (unlikely((cdev)->dp_level <= QED_LEVEL_INFO)) {   \
1191                         pr_notice("[%s:%d(%s)]" fmt,                  \
1192                                   __func__, __LINE__,                 \
1193                                   DP_NAME(cdev) ? DP_NAME(cdev) : "", \
1194                                   ## __VA_ARGS__);                    \
1195                 }                                                     \
1196         } while (0)
1197
1198 #define DP_VERBOSE(cdev, module, fmt, ...)                              \
1199         do {                                                            \
1200                 if (unlikely(((cdev)->dp_level <= QED_LEVEL_VERBOSE) && \
1201                              ((cdev)->dp_module & module))) {           \
1202                         pr_notice("[%s:%d(%s)]" fmt,                    \
1203                                   __func__, __LINE__,                   \
1204                                   DP_NAME(cdev) ? DP_NAME(cdev) : "",   \
1205                                   ## __VA_ARGS__);                      \
1206                 }                                                       \
1207         } while (0)
1208
1209 enum DP_LEVEL {
1210         QED_LEVEL_VERBOSE       = 0x0,
1211         QED_LEVEL_INFO          = 0x1,
1212         QED_LEVEL_NOTICE        = 0x2,
1213         QED_LEVEL_ERR           = 0x3,
1214 };
1215
1216 #define QED_LOG_LEVEL_SHIFT     (30)
1217 #define QED_LOG_VERBOSE_MASK    (0x3fffffff)
1218 #define QED_LOG_INFO_MASK       (0x40000000)
1219 #define QED_LOG_NOTICE_MASK     (0x80000000)
1220
1221 enum DP_MODULE {
1222         QED_MSG_SPQ     = 0x10000,
1223         QED_MSG_STATS   = 0x20000,
1224         QED_MSG_DCB     = 0x40000,
1225         QED_MSG_IOV     = 0x80000,
1226         QED_MSG_SP      = 0x100000,
1227         QED_MSG_STORAGE = 0x200000,
1228         QED_MSG_CXT     = 0x800000,
1229         QED_MSG_LL2     = 0x1000000,
1230         QED_MSG_ILT     = 0x2000000,
1231         QED_MSG_RDMA    = 0x4000000,
1232         QED_MSG_DEBUG   = 0x8000000,
1233         /* to be added...up to 0x8000000 */
1234 };
1235
1236 enum qed_mf_mode {
1237         QED_MF_DEFAULT,
1238         QED_MF_OVLAN,
1239         QED_MF_NPAR,
1240 };
1241
1242 struct qed_eth_stats_common {
1243         u64     no_buff_discards;
1244         u64     packet_too_big_discard;
1245         u64     ttl0_discard;
1246         u64     rx_ucast_bytes;
1247         u64     rx_mcast_bytes;
1248         u64     rx_bcast_bytes;
1249         u64     rx_ucast_pkts;
1250         u64     rx_mcast_pkts;
1251         u64     rx_bcast_pkts;
1252         u64     mftag_filter_discards;
1253         u64     mac_filter_discards;
1254         u64     gft_filter_drop;
1255         u64     tx_ucast_bytes;
1256         u64     tx_mcast_bytes;
1257         u64     tx_bcast_bytes;
1258         u64     tx_ucast_pkts;
1259         u64     tx_mcast_pkts;
1260         u64     tx_bcast_pkts;
1261         u64     tx_err_drop_pkts;
1262         u64     tpa_coalesced_pkts;
1263         u64     tpa_coalesced_events;
1264         u64     tpa_aborts_num;
1265         u64     tpa_not_coalesced_pkts;
1266         u64     tpa_coalesced_bytes;
1267
1268         /* port */
1269         u64     rx_64_byte_packets;
1270         u64     rx_65_to_127_byte_packets;
1271         u64     rx_128_to_255_byte_packets;
1272         u64     rx_256_to_511_byte_packets;
1273         u64     rx_512_to_1023_byte_packets;
1274         u64     rx_1024_to_1518_byte_packets;
1275         u64     rx_crc_errors;
1276         u64     rx_mac_crtl_frames;
1277         u64     rx_pause_frames;
1278         u64     rx_pfc_frames;
1279         u64     rx_align_errors;
1280         u64     rx_carrier_errors;
1281         u64     rx_oversize_packets;
1282         u64     rx_jabbers;
1283         u64     rx_undersize_packets;
1284         u64     rx_fragments;
1285         u64     tx_64_byte_packets;
1286         u64     tx_65_to_127_byte_packets;
1287         u64     tx_128_to_255_byte_packets;
1288         u64     tx_256_to_511_byte_packets;
1289         u64     tx_512_to_1023_byte_packets;
1290         u64     tx_1024_to_1518_byte_packets;
1291         u64     tx_pause_frames;
1292         u64     tx_pfc_frames;
1293         u64     brb_truncates;
1294         u64     brb_discards;
1295         u64     rx_mac_bytes;
1296         u64     rx_mac_uc_packets;
1297         u64     rx_mac_mc_packets;
1298         u64     rx_mac_bc_packets;
1299         u64     rx_mac_frames_ok;
1300         u64     tx_mac_bytes;
1301         u64     tx_mac_uc_packets;
1302         u64     tx_mac_mc_packets;
1303         u64     tx_mac_bc_packets;
1304         u64     tx_mac_ctrl_frames;
1305         u64     link_change_count;
1306 };
1307
1308 struct qed_eth_stats_bb {
1309         u64 rx_1519_to_1522_byte_packets;
1310         u64 rx_1519_to_2047_byte_packets;
1311         u64 rx_2048_to_4095_byte_packets;
1312         u64 rx_4096_to_9216_byte_packets;
1313         u64 rx_9217_to_16383_byte_packets;
1314         u64 tx_1519_to_2047_byte_packets;
1315         u64 tx_2048_to_4095_byte_packets;
1316         u64 tx_4096_to_9216_byte_packets;
1317         u64 tx_9217_to_16383_byte_packets;
1318         u64 tx_lpi_entry_count;
1319         u64 tx_total_collisions;
1320 };
1321
1322 struct qed_eth_stats_ah {
1323         u64 rx_1519_to_max_byte_packets;
1324         u64 tx_1519_to_max_byte_packets;
1325 };
1326
1327 struct qed_eth_stats {
1328         struct qed_eth_stats_common common;
1329
1330         union {
1331                 struct qed_eth_stats_bb bb;
1332                 struct qed_eth_stats_ah ah;
1333         };
1334 };
1335
1336 #define QED_SB_IDX              0x0002
1337
1338 #define RX_PI           0
1339 #define TX_PI(tc)       (RX_PI + 1 + tc)
1340
1341 struct qed_sb_cnt_info {
1342         /* Original, current, and free SBs for PF */
1343         int orig;
1344         int cnt;
1345         int free_cnt;
1346
1347         /* Original, current and free SBS for child VFs */
1348         int iov_orig;
1349         int iov_cnt;
1350         int free_cnt_iov;
1351 };
1352
1353 static inline u16 qed_sb_update_sb_idx(struct qed_sb_info *sb_info)
1354 {
1355         u32 prod = 0;
1356         u16 rc = 0;
1357
1358         prod = le32_to_cpu(sb_info->sb_virt->prod_index) &
1359                STATUS_BLOCK_E4_PROD_INDEX_MASK;
1360         if (sb_info->sb_ack != prod) {
1361                 sb_info->sb_ack = prod;
1362                 rc |= QED_SB_IDX;
1363         }
1364
1365         /* Let SB update */
1366         return rc;
1367 }
1368
1369 /**
1370  *
1371  * @brief This function creates an update command for interrupts that is
1372  *        written to the IGU.
1373  *
1374  * @param sb_info       - This is the structure allocated and
1375  *                 initialized per status block. Assumption is
1376  *                 that it was initialized using qed_sb_init
1377  * @param int_cmd       - Enable/Disable/Nop
1378  * @param upd_flg       - whether igu consumer should be
1379  *                 updated.
1380  *
1381  * @return inline void
1382  */
1383 static inline void qed_sb_ack(struct qed_sb_info *sb_info,
1384                               enum igu_int_cmd int_cmd,
1385                               u8 upd_flg)
1386 {
1387         u32 igu_ack;
1388
1389         igu_ack = ((sb_info->sb_ack << IGU_PROD_CONS_UPDATE_SB_INDEX_SHIFT) |
1390                    (upd_flg << IGU_PROD_CONS_UPDATE_UPDATE_FLAG_SHIFT) |
1391                    (int_cmd << IGU_PROD_CONS_UPDATE_ENABLE_INT_SHIFT) |
1392                    (IGU_SEG_ACCESS_REG <<
1393                     IGU_PROD_CONS_UPDATE_SEGMENT_ACCESS_SHIFT));
1394
1395         DIRECT_REG_WR(sb_info->igu_addr, igu_ack);
1396
1397         /* Both segments (interrupts & acks) are written to same place address;
1398          * Need to guarantee all commands will be received (in-order) by HW.
1399          */
1400         barrier();
1401 }
1402
1403 static inline void __internal_ram_wr(void *p_hwfn,
1404                                      void __iomem *addr,
1405                                      int size,
1406                                      u32 *data)
1407
1408 {
1409         unsigned int i;
1410
1411         for (i = 0; i < size / sizeof(*data); i++)
1412                 DIRECT_REG_WR(&((u32 __iomem *)addr)[i], data[i]);
1413 }
1414
1415 static inline void internal_ram_wr(void __iomem *addr,
1416                                    int size,
1417                                    u32 *data)
1418 {
1419         __internal_ram_wr(NULL, addr, size, data);
1420 }
1421
1422 enum qed_rss_caps {
1423         QED_RSS_IPV4            = 0x1,
1424         QED_RSS_IPV6            = 0x2,
1425         QED_RSS_IPV4_TCP        = 0x4,
1426         QED_RSS_IPV6_TCP        = 0x8,
1427         QED_RSS_IPV4_UDP        = 0x10,
1428         QED_RSS_IPV6_UDP        = 0x20,
1429 };
1430
1431 #define QED_RSS_IND_TABLE_SIZE 128
1432 #define QED_RSS_KEY_SIZE 10 /* size in 32b chunks */
1433 #endif