include/linux/mlx5/driver.h

   1 /*
   2  * Copyright (c) 2013, Mellanox Technologies inc.  All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_DRIVER_H
  34 #define MLX5_DRIVER_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/completion.h>
  38 #include <linux/pci.h>
  39 #include <linux/spinlock_types.h>
  40 #include <linux/semaphore.h>
  41 #include <linux/slab.h>
  42 #include <linux/vmalloc.h>
  43 #include <linux/radix-tree.h>
  44
  45 #include <linux/mlx5/device.h>
  46 #include <linux/mlx5/doorbell.h>
  47 #include <linux/mlx5/mlx5_ifc.h>
  48
  49 enum {
  50         MLX5_BOARD_ID_LEN = 64,
  51         MLX5_MAX_NAME_LEN = 16,
  52 };
  53
  54 enum {
  55         /* one minute for the sake of bringup. Generally, commands must always
  56          * complete and we may need to increase this timeout value
  57          */
  58         MLX5_CMD_TIMEOUT_MSEC   = 7200 * 1000,
  59         MLX5_CMD_WQ_MAX_NAME    = 32,
  60 };
  61
  62 enum {
  63         CMD_OWNER_SW            = 0x0,
  64         CMD_OWNER_HW            = 0x1,
  65         CMD_STATUS_SUCCESS      = 0,
  66 };
  67
  68 enum mlx5_sqp_t {
  69         MLX5_SQP_SMI            = 0,
  70         MLX5_SQP_GSI            = 1,
  71         MLX5_SQP_IEEE_1588      = 2,
  72         MLX5_SQP_SNIFFER        = 3,
  73         MLX5_SQP_SYNC_UMR       = 4,
  74 };
  75
  76 enum {
  77         MLX5_MAX_PORTS  = 2,
  78 };
  79
  80 enum {
  81         MLX5_EQ_VEC_PAGES        = 0,
  82         MLX5_EQ_VEC_CMD          = 1,
  83         MLX5_EQ_VEC_ASYNC        = 2,
  84         MLX5_EQ_VEC_COMP_BASE,
  85 };
  86
  87 enum {
  88         MLX5_MAX_EQ_NAME        = 32
  89 };
  90
  91 enum {
  92         MLX5_ATOMIC_MODE_IB_COMP        = 1 << 16,
  93         MLX5_ATOMIC_MODE_CX             = 2 << 16,
  94         MLX5_ATOMIC_MODE_8B             = 3 << 16,
  95         MLX5_ATOMIC_MODE_16B            = 4 << 16,
  96         MLX5_ATOMIC_MODE_32B            = 5 << 16,
  97         MLX5_ATOMIC_MODE_64B            = 6 << 16,
  98         MLX5_ATOMIC_MODE_128B           = 7 << 16,
  99         MLX5_ATOMIC_MODE_256B           = 8 << 16,
 100 };
 101
 102 enum {
 103         MLX5_REG_PCAP            = 0x5001,
 104         MLX5_REG_PMTU            = 0x5003,
 105         MLX5_REG_PTYS            = 0x5004,
 106         MLX5_REG_PAOS            = 0x5006,
 107         MLX5_REG_PMAOS           = 0x5012,
 108         MLX5_REG_PUDE            = 0x5009,
 109         MLX5_REG_PMPE            = 0x5010,
 110         MLX5_REG_PELC            = 0x500e,
 111         MLX5_REG_PMLP            = 0, /* TBD */
 112         MLX5_REG_NODE_DESC       = 0x6001,
 113         MLX5_REG_HOST_ENDIANNESS = 0x7004,
 114 };
 115
 116 enum dbg_rsc_type {
 117         MLX5_DBG_RSC_QP,
 118         MLX5_DBG_RSC_EQ,
 119         MLX5_DBG_RSC_CQ,
 120 };
 121
 122 struct mlx5_field_desc {
 123         struct dentry          *dent;
 124         int                     i;
 125 };
 126
 127 struct mlx5_rsc_debug {
 128         struct mlx5_core_dev   *dev;
 129         void                   *object;
 130         enum dbg_rsc_type       type;
 131         struct dentry          *root;
 132         struct mlx5_field_desc  fields[0];
 133 };
 134
 135 enum mlx5_dev_event {
 136         MLX5_DEV_EVENT_SYS_ERROR,
 137         MLX5_DEV_EVENT_PORT_UP,
 138         MLX5_DEV_EVENT_PORT_DOWN,
 139         MLX5_DEV_EVENT_PORT_INITIALIZED,
 140         MLX5_DEV_EVENT_LID_CHANGE,
 141         MLX5_DEV_EVENT_PKEY_CHANGE,
 142         MLX5_DEV_EVENT_GUID_CHANGE,
 143         MLX5_DEV_EVENT_CLIENT_REREG,
 144 };
 145
 146 struct mlx5_uuar_info {
 147         struct mlx5_uar        *uars;
 148         int                     num_uars;
 149         int                     num_low_latency_uuars;
 150         unsigned long          *bitmap;
 151         unsigned int           *count;
 152         struct mlx5_bf         *bfs;
 153
 154         /*
 155          * protect uuar allocation data structs
 156          */
 157         struct mutex            lock;
 158         u32                     ver;
 159 };
 160
 161 struct mlx5_bf {
 162         void __iomem           *reg;
 163         void __iomem           *regreg;
 164         int                     buf_size;
 165         struct mlx5_uar        *uar;
 166         unsigned long           offset;
 167         int                     need_lock;
 168         /* protect blue flame buffer selection when needed
 169          */
 170         spinlock_t              lock;
 171
 172         /* serialize 64 bit writes when done as two 32 bit accesses
 173          */
 174         spinlock_t              lock32;
 175         int                     uuarn;
 176 };
 177
 178 struct mlx5_cmd_first {
 179         __be32          data[4];
 180 };
 181
 182 struct mlx5_cmd_msg {
 183         struct list_head                list;
 184         struct cache_ent               *cache;
 185         u32                             len;
 186         struct mlx5_cmd_first           first;
 187         struct mlx5_cmd_mailbox        *next;
 188 };
 189
 190 struct mlx5_cmd_debug {
 191         struct dentry          *dbg_root;
 192         struct dentry          *dbg_in;
 193         struct dentry          *dbg_out;
 194         struct dentry          *dbg_outlen;
 195         struct dentry          *dbg_status;
 196         struct dentry          *dbg_run;
 197         void                   *in_msg;
 198         void                   *out_msg;
 199         u8                      status;
 200         u16                     inlen;
 201         u16                     outlen;
 202 };
 203
 204 struct cache_ent {
 205         /* protect block chain allocations
 206          */
 207         spinlock_t              lock;
 208         struct list_head        head;
 209 };
 210
 211 struct cmd_msg_cache {
 212         struct cache_ent        large;
 213         struct cache_ent        med;
 214
 215 };
 216
 217 struct mlx5_cmd_stats {
 218         u64             sum;
 219         u64             n;
 220         struct dentry  *root;
 221         struct dentry  *avg;
 222         struct dentry  *count;
 223         /* protect command average calculations */
 224         spinlock_t      lock;
 225 };
 226
 227 struct mlx5_cmd {
 228         void           *cmd_buf;
 229         dma_addr_t      dma;
 230         u16             cmdif_rev;
 231         u8              log_sz;
 232         u8              log_stride;
 233         int             max_reg_cmds;
 234         int             events;
 235         u32 __iomem    *vector;
 236
 237         /* protect command queue allocations
 238          */
 239         spinlock_t      alloc_lock;
 240
 241         /* protect token allocations
 242          */
 243         spinlock_t      token_lock;
 244         u8              token;
 245         unsigned long   bitmask;
 246         char            wq_name[MLX5_CMD_WQ_MAX_NAME];
 247         struct workqueue_struct *wq;
 248         struct semaphore sem;
 249         struct semaphore pages_sem;
 250         int     mode;
 251         struct mlx5_cmd_work_ent *ent_arr[MLX5_MAX_COMMANDS];
 252         struct pci_pool *pool;
 253         struct mlx5_cmd_debug dbg;
 254         struct cmd_msg_cache cache;
 255         int checksum_disabled;
 256         struct mlx5_cmd_stats stats[MLX5_CMD_OP_MAX];
 257 };
 258
 259 struct mlx5_port_caps {
 260         int     gid_table_len;
 261         int     pkey_table_len;
 262 };
 263
 264 struct mlx5_general_caps {
 265         u8      log_max_eq;
 266         u8      log_max_cq;
 267         u8      log_max_qp;
 268         u8      log_max_mkey;
 269         u8      log_max_pd;
 270         u8      log_max_srq;
 271         u8      log_max_strq;
 272         u8      log_max_mrw_sz;
 273         u8      log_max_bsf_list_size;
 274         u8      log_max_klm_list_size;
 275         u32     max_cqes;
 276         int     max_wqes;
 277         u32     max_eqes;
 278         u32     max_indirection;
 279         int     max_sq_desc_sz;
 280         int     max_rq_desc_sz;
 281         int     max_dc_sq_desc_sz;
 282         u64     flags;
 283         u16     stat_rate_support;
 284         int     log_max_msg;
 285         int     num_ports;
 286         u8      log_max_ra_res_qp;
 287         u8      log_max_ra_req_qp;
 288         int     max_srq_wqes;
 289         int     bf_reg_size;
 290         int     bf_regs_per_page;
 291         struct mlx5_port_caps   port[MLX5_MAX_PORTS];
 292         u8                      ext_port_cap[MLX5_MAX_PORTS];
 293         int     max_vf;
 294         u32     reserved_lkey;
 295         u8      local_ca_ack_delay;
 296         u8      log_max_mcg;
 297         u32     max_qp_mcg;
 298         int     min_page_sz;
 299         int     pd_cap;
 300         u32     max_qp_counters;
 301         u32     pkey_table_size;
 302         u8      log_max_ra_req_dc;
 303         u8      log_max_ra_res_dc;
 304         u32     uar_sz;
 305         u8      min_log_pg_sz;
 306         u8      log_max_xrcd;
 307         u16     log_uar_page_sz;
 308 };
 309
 310 struct mlx5_caps {
 311         struct mlx5_general_caps gen;
 312 };
 313
 314 struct mlx5_cmd_mailbox {
 315         void           *buf;
 316         dma_addr_t      dma;
 317         struct mlx5_cmd_mailbox *next;
 318 };
 319
 320 struct mlx5_buf_list {
 321         void                   *buf;
 322         dma_addr_t              map;
 323 };
 324
 325 struct mlx5_buf {
 326         struct mlx5_buf_list    direct;
 327         struct mlx5_buf_list   *page_list;
 328         int                     nbufs;
 329         int                     npages;
 330         int                     size;
 331         u8                      page_shift;
 332 };
 333
 334 struct mlx5_eq {
 335         struct mlx5_core_dev   *dev;
 336         __be32 __iomem         *doorbell;
 337         u32                     cons_index;
 338         struct mlx5_buf         buf;
 339         int                     size;
 340         u8                      irqn;
 341         u8                      eqn;
 342         int                     nent;
 343         u64                     mask;
 344         char                    name[MLX5_MAX_EQ_NAME];
 345         struct list_head        list;
 346         int                     index;
 347         struct mlx5_rsc_debug   *dbg;
 348 };
 349
 350 struct mlx5_core_psv {
 351         u32     psv_idx;
 352         struct psv_layout {
 353                 u32     pd;
 354                 u16     syndrome;
 355                 u16     reserved;
 356                 u16     bg;
 357                 u16     app_tag;
 358                 u32     ref_tag;
 359         } psv;
 360 };
 361
 362 struct mlx5_core_sig_ctx {
 363         struct mlx5_core_psv    psv_memory;
 364         struct mlx5_core_psv    psv_wire;
 365         struct ib_sig_err       err_item;
 366         bool                    sig_status_checked;
 367         bool                    sig_err_exists;
 368         u32                     sigerr_count;
 369 };
 370
 371 struct mlx5_core_mr {
 372         u64                     iova;
 373         u64                     size;
 374         u32                     key;
 375         u32                     pd;
 376 };
 377
 378 struct mlx5_core_srq {
 379         u32             srqn;
 380         int             max;
 381         int             max_gs;
 382         int             max_avail_gather;
 383         int             wqe_shift;
 384         void (*event)   (struct mlx5_core_srq *, enum mlx5_event);
 385
 386         atomic_t                refcount;
 387         struct completion       free;
 388 };
 389
 390 struct mlx5_eq_table {
 391         void __iomem           *update_ci;
 392         void __iomem           *update_arm_ci;
 393         struct list_head       *comp_eq_head;
 394         struct mlx5_eq          pages_eq;
 395         struct mlx5_eq          async_eq;
 396         struct mlx5_eq          cmd_eq;
 397         struct msix_entry       *msix_arr;
 398         int                     num_comp_vectors;
 399         /* protect EQs list
 400          */
 401         spinlock_t              lock;
 402 };
 403
 404 struct mlx5_uar {
 405         u32                     index;
 406         struct list_head        bf_list;
 407         unsigned                free_bf_bmap;
 408         void __iomem           *wc_map;
 409         void __iomem           *map;
 410 };
 411
 412
 413 struct mlx5_core_health {
 414         struct health_buffer __iomem   *health;
 415         __be32 __iomem                 *health_counter;
 416         struct timer_list               timer;
 417         struct list_head                list;
 418         u32                             prev;
 419         int                             miss_counter;
 420 };
 421
 422 struct mlx5_cq_table {
 423         /* protect radix tree
 424          */
 425         spinlock_t              lock;
 426         struct radix_tree_root  tree;
 427 };
 428
 429 struct mlx5_qp_table {
 430         /* protect radix tree
 431          */
 432         spinlock_t              lock;
 433         struct radix_tree_root  tree;
 434 };
 435
 436 struct mlx5_srq_table {
 437         /* protect radix tree
 438          */
 439         spinlock_t              lock;
 440         struct radix_tree_root  tree;
 441 };
 442
 443 struct mlx5_mr_table {
 444         /* protect radix tree
 445          */
 446         rwlock_t                lock;
 447         struct radix_tree_root  tree;
 448 };
 449
 450 struct mlx5_priv {
 451         char                    name[MLX5_MAX_NAME_LEN];
 452         struct mlx5_eq_table    eq_table;
 453         struct mlx5_uuar_info   uuari;
 454         MLX5_DECLARE_DOORBELL_LOCK(cq_uar_lock);
 455
 456         /* pages stuff */
 457         struct workqueue_struct *pg_wq;
 458         struct rb_root          page_root;
 459         int                     fw_pages;
 460         int                     reg_pages;
 461         struct list_head        free_list;
 462
 463         struct mlx5_core_health health;
 464
 465         struct mlx5_srq_table   srq_table;
 466
 467         /* start: qp staff */
 468         struct mlx5_qp_table    qp_table;
 469         struct dentry          *qp_debugfs;
 470         struct dentry          *eq_debugfs;
 471         struct dentry          *cq_debugfs;
 472         struct dentry          *cmdif_debugfs;
 473         /* end: qp staff */
 474
 475         /* start: cq staff */
 476         struct mlx5_cq_table    cq_table;
 477         /* end: cq staff */
 478
 479         /* start: mr staff */
 480         struct mlx5_mr_table    mr_table;
 481         /* end: mr staff */
 482
 483         /* start: alloc staff */
 484         struct mutex            pgdir_mutex;
 485         struct list_head        pgdir_list;
 486         /* end: alloc staff */
 487         struct dentry          *dbg_root;
 488
 489         /* protect mkey key part */
 490         spinlock_t              mkey_lock;
 491         u8                      mkey_key;
 492
 493         struct list_head        dev_list;
 494         struct list_head        ctx_list;
 495         spinlock_t              ctx_lock;
 496 };
 497
 498 struct mlx5_core_dev {
 499         struct pci_dev         *pdev;
 500         u8                      rev_id;
 501         char                    board_id[MLX5_BOARD_ID_LEN];
 502         struct mlx5_cmd         cmd;
 503         struct mlx5_caps        caps;
 504         phys_addr_t             iseg_base;
 505         struct mlx5_init_seg __iomem *iseg;
 506         void                    (*event) (struct mlx5_core_dev *dev,
 507                                           enum mlx5_dev_event event,
 508                                           unsigned long param);
 509         struct mlx5_priv        priv;
 510         struct mlx5_profile     *profile;
 511         atomic_t                num_qps;
 512 };
 513
 514 struct mlx5_db {
 515         __be32                  *db;
 516         union {
 517                 struct mlx5_db_pgdir            *pgdir;
 518                 struct mlx5_ib_user_db_page     *user_page;
 519         }                       u;
 520         dma_addr_t              dma;
 521         int                     index;
 522 };
 523
 524 enum {
 525         MLX5_DB_PER_PAGE = PAGE_SIZE / L1_CACHE_BYTES,
 526 };
 527
 528 enum {
 529         MLX5_COMP_EQ_SIZE = 1024,
 530 };
 531
 532 struct mlx5_db_pgdir {
 533         struct list_head        list;
 534         DECLARE_BITMAP(bitmap, MLX5_DB_PER_PAGE);
 535         __be32                 *db_page;
 536         dma_addr_t              db_dma;
 537 };
 538
 539 typedef void (*mlx5_cmd_cbk_t)(int status, void *context);
 540
 541 struct mlx5_cmd_work_ent {
 542         struct mlx5_cmd_msg    *in;
 543         struct mlx5_cmd_msg    *out;
 544         void                   *uout;
 545         int                     uout_size;
 546         mlx5_cmd_cbk_t          callback;
 547         void                   *context;
 548         int                     idx;
 549         struct completion       done;
 550         struct mlx5_cmd        *cmd;
 551         struct work_struct      work;
 552         struct mlx5_cmd_layout *lay;
 553         int                     ret;
 554         int                     page_queue;
 555         u8                      status;
 556         u8                      token;
 557         u64                     ts1;
 558         u64                     ts2;
 559         u16                     op;
 560 };
 561
 562 struct mlx5_pas {
 563         u64     pa;
 564         u8      log_sz;
 565 };
 566
 567 static inline void *mlx5_buf_offset(struct mlx5_buf *buf, int offset)
 568 {
 569         if (likely(BITS_PER_LONG == 64 || buf->nbufs == 1))
 570                 return buf->direct.buf + offset;
 571         else
 572                 return buf->page_list[offset >> PAGE_SHIFT].buf +
 573                         (offset & (PAGE_SIZE - 1));
 574 }
 575
 576 extern struct workqueue_struct *mlx5_core_wq;
 577
 578 #define STRUCT_FIELD(header, field) \
 579         .struct_offset_bytes = offsetof(struct ib_unpacked_ ## header, field),      \
 580         .struct_size_bytes   = sizeof((struct ib_unpacked_ ## header *)0)->field
 581
 582 struct ib_field {
 583         size_t struct_offset_bytes;
 584         size_t struct_size_bytes;
 585         int    offset_bits;
 586         int    size_bits;
 587 };
 588
 589 static inline struct mlx5_core_dev *pci2mlx5_core_dev(struct pci_dev *pdev)
 590 {
 591         return pci_get_drvdata(pdev);
 592 }
 593
 594 extern struct dentry *mlx5_debugfs_root;
 595
 596 static inline u16 fw_rev_maj(struct mlx5_core_dev *dev)
 597 {
 598         return ioread32be(&dev->iseg->fw_rev) & 0xffff;
 599 }
 600
 601 static inline u16 fw_rev_min(struct mlx5_core_dev *dev)
 602 {
 603         return ioread32be(&dev->iseg->fw_rev) >> 16;
 604 }
 605
 606 static inline u16 fw_rev_sub(struct mlx5_core_dev *dev)
 607 {
 608         return ioread32be(&dev->iseg->cmdif_rev_fw_sub) & 0xffff;
 609 }
 610
 611 static inline u16 cmdif_rev(struct mlx5_core_dev *dev)
 612 {
 613         return ioread32be(&dev->iseg->cmdif_rev_fw_sub) >> 16;
 614 }
 615
 616 static inline void *mlx5_vzalloc(unsigned long size)
 617 {
 618         void *rtn;
 619
 620         rtn = kzalloc(size, GFP_KERNEL | __GFP_NOWARN);
 621         if (!rtn)
 622                 rtn = vzalloc(size);
 623         return rtn;
 624 }
 625
 626 static inline void mlx5_vfree(const void *addr)
 627 {
 628         if (addr && is_vmalloc_addr(addr))
 629                 vfree(addr);
 630         else
 631                 kfree(addr);
 632 }
 633
 634 static inline u32 mlx5_base_mkey(const u32 key)
 635 {
 636         return key & 0xffffff00u;
 637 }
 638
 639 int mlx5_cmd_init(struct mlx5_core_dev *dev);
 640 void mlx5_cmd_cleanup(struct mlx5_core_dev *dev);
 641 void mlx5_cmd_use_events(struct mlx5_core_dev *dev);
 642 void mlx5_cmd_use_polling(struct mlx5_core_dev *dev);
 643 int mlx5_cmd_status_to_err(struct mlx5_outbox_hdr *hdr);
 644 int mlx5_cmd_status_to_err_v2(void *ptr);
 645 int mlx5_core_get_caps(struct mlx5_core_dev *dev, struct mlx5_caps *caps,
 646                        u16 opmod);
 647 int mlx5_cmd_exec(struct mlx5_core_dev *dev, void *in, int in_size, void *out,
 648                   int out_size);
 649 int mlx5_cmd_exec_cb(struct mlx5_core_dev *dev, void *in, int in_size,
 650                      void *out, int out_size, mlx5_cmd_cbk_t callback,
 651                      void *context);
 652 int mlx5_cmd_alloc_uar(struct mlx5_core_dev *dev, u32 *uarn);
 653 int mlx5_cmd_free_uar(struct mlx5_core_dev *dev, u32 uarn);
 654 int mlx5_alloc_uuars(struct mlx5_core_dev *dev, struct mlx5_uuar_info *uuari);
 655 int mlx5_free_uuars(struct mlx5_core_dev *dev, struct mlx5_uuar_info *uuari);
 656 void mlx5_health_cleanup(void);
 657 void  __init mlx5_health_init(void);
 658 void mlx5_start_health_poll(struct mlx5_core_dev *dev);
 659 void mlx5_stop_health_poll(struct mlx5_core_dev *dev);
 660 int mlx5_buf_alloc(struct mlx5_core_dev *dev, int size, int max_direct,
 661                    struct mlx5_buf *buf);
 662 void mlx5_buf_free(struct mlx5_core_dev *dev, struct mlx5_buf *buf);
 663 struct mlx5_cmd_mailbox *mlx5_alloc_cmd_mailbox_chain(struct mlx5_core_dev *dev,
 664                                                       gfp_t flags, int npages);
 665 void mlx5_free_cmd_mailbox_chain(struct mlx5_core_dev *dev,
 666                                  struct mlx5_cmd_mailbox *head);
 667 int mlx5_core_create_srq(struct mlx5_core_dev *dev, struct mlx5_core_srq *srq,
 668                          struct mlx5_create_srq_mbox_in *in, int inlen);
 669 int mlx5_core_destroy_srq(struct mlx5_core_dev *dev, struct mlx5_core_srq *srq);
 670 int mlx5_core_query_srq(struct mlx5_core_dev *dev, struct mlx5_core_srq *srq,
 671                         struct mlx5_query_srq_mbox_out *out);
 672 int mlx5_core_arm_srq(struct mlx5_core_dev *dev, struct mlx5_core_srq *srq,
 673                       u16 lwm, int is_srq);
 674 void mlx5_init_mr_table(struct mlx5_core_dev *dev);
 675 void mlx5_cleanup_mr_table(struct mlx5_core_dev *dev);
 676 int mlx5_core_create_mkey(struct mlx5_core_dev *dev, struct mlx5_core_mr *mr,
 677                           struct mlx5_create_mkey_mbox_in *in, int inlen,
 678                           mlx5_cmd_cbk_t callback, void *context,
 679                           struct mlx5_create_mkey_mbox_out *out);
 680 int mlx5_core_destroy_mkey(struct mlx5_core_dev *dev, struct mlx5_core_mr *mr);
 681 int mlx5_core_query_mkey(struct mlx5_core_dev *dev, struct mlx5_core_mr *mr,
 682                          struct mlx5_query_mkey_mbox_out *out, int outlen);
 683 int mlx5_core_dump_fill_mkey(struct mlx5_core_dev *dev, struct mlx5_core_mr *mr,
 684                              u32 *mkey);
 685 int mlx5_core_alloc_pd(struct mlx5_core_dev *dev, u32 *pdn);
 686 int mlx5_core_dealloc_pd(struct mlx5_core_dev *dev, u32 pdn);
 687 int mlx5_core_mad_ifc(struct mlx5_core_dev *dev, void *inb, void *outb,
 688                       u16 opmod, u8 port);
 689 void mlx5_pagealloc_init(struct mlx5_core_dev *dev);
 690 void mlx5_pagealloc_cleanup(struct mlx5_core_dev *dev);
 691 int mlx5_pagealloc_start(struct mlx5_core_dev *dev);
 692 void mlx5_pagealloc_stop(struct mlx5_core_dev *dev);
 693 void mlx5_core_req_pages_handler(struct mlx5_core_dev *dev, u16 func_id,
 694                                  s32 npages);
 695 int mlx5_satisfy_startup_pages(struct mlx5_core_dev *dev, int boot);
 696 int mlx5_reclaim_startup_pages(struct mlx5_core_dev *dev);
 697 void mlx5_register_debugfs(void);
 698 void mlx5_unregister_debugfs(void);
 699 int mlx5_eq_init(struct mlx5_core_dev *dev);
 700 void mlx5_eq_cleanup(struct mlx5_core_dev *dev);
 701 void mlx5_fill_page_array(struct mlx5_buf *buf, __be64 *pas);
 702 void mlx5_cq_completion(struct mlx5_core_dev *dev, u32 cqn);
 703 void mlx5_qp_event(struct mlx5_core_dev *dev, u32 qpn, int event_type);
 704 void mlx5_srq_event(struct mlx5_core_dev *dev, u32 srqn, int event_type);
 705 struct mlx5_core_srq *mlx5_core_get_srq(struct mlx5_core_dev *dev, u32 srqn);
 706 void mlx5_cmd_comp_handler(struct mlx5_core_dev *dev, unsigned long vector);
 707 void mlx5_cq_event(struct mlx5_core_dev *dev, u32 cqn, int event_type);
 708 int mlx5_create_map_eq(struct mlx5_core_dev *dev, struct mlx5_eq *eq, u8 vecidx,
 709                        int nent, u64 mask, const char *name, struct mlx5_uar *uar);
 710 int mlx5_destroy_unmap_eq(struct mlx5_core_dev *dev, struct mlx5_eq *eq);
 711 int mlx5_start_eqs(struct mlx5_core_dev *dev);
 712 int mlx5_stop_eqs(struct mlx5_core_dev *dev);
 713 int mlx5_core_attach_mcg(struct mlx5_core_dev *dev, union ib_gid *mgid, u32 qpn);
 714 int mlx5_core_detach_mcg(struct mlx5_core_dev *dev, union ib_gid *mgid, u32 qpn);
 715
 716 int mlx5_qp_debugfs_init(struct mlx5_core_dev *dev);
 717 void mlx5_qp_debugfs_cleanup(struct mlx5_core_dev *dev);
 718 int mlx5_core_access_reg(struct mlx5_core_dev *dev, void *data_in,
 719                          int size_in, void *data_out, int size_out,
 720                          u16 reg_num, int arg, int write);
 721 int mlx5_set_port_caps(struct mlx5_core_dev *dev, u8 port_num, u32 caps);
 722
 723 int mlx5_debug_eq_add(struct mlx5_core_dev *dev, struct mlx5_eq *eq);
 724 void mlx5_debug_eq_remove(struct mlx5_core_dev *dev, struct mlx5_eq *eq);
 725 int mlx5_core_eq_query(struct mlx5_core_dev *dev, struct mlx5_eq *eq,
 726                        struct mlx5_query_eq_mbox_out *out, int outlen);
 727 int mlx5_eq_debugfs_init(struct mlx5_core_dev *dev);
 728 void mlx5_eq_debugfs_cleanup(struct mlx5_core_dev *dev);
 729 int mlx5_cq_debugfs_init(struct mlx5_core_dev *dev);
 730 void mlx5_cq_debugfs_cleanup(struct mlx5_core_dev *dev);
 731 int mlx5_db_alloc(struct mlx5_core_dev *dev, struct mlx5_db *db);
 732 void mlx5_db_free(struct mlx5_core_dev *dev, struct mlx5_db *db);
 733
 734 const char *mlx5_command_str(int command);
 735 int mlx5_cmdif_debugfs_init(struct mlx5_core_dev *dev);
 736 void mlx5_cmdif_debugfs_cleanup(struct mlx5_core_dev *dev);
 737 int mlx5_core_create_psv(struct mlx5_core_dev *dev, u32 pdn,
 738                          int npsvs, u32 *sig_index);
 739 int mlx5_core_destroy_psv(struct mlx5_core_dev *dev, int psv_num);
 740
 741 static inline u32 mlx5_mkey_to_idx(u32 mkey)
 742 {
 743         return mkey >> 8;
 744 }
 745
 746 static inline u32 mlx5_idx_to_mkey(u32 mkey_idx)
 747 {
 748         return mkey_idx << 8;
 749 }
 750
 751 static inline u8 mlx5_mkey_variant(u32 mkey)
 752 {
 753         return mkey & 0xff;
 754 }
 755
 756 enum {
 757         MLX5_PROF_MASK_QP_SIZE          = (u64)1 << 0,
 758         MLX5_PROF_MASK_MR_CACHE         = (u64)1 << 1,
 759 };
 760
 761 enum {
 762         MAX_MR_CACHE_ENTRIES    = 16,
 763 };
 764
 765 struct mlx5_interface {
 766         void *                  (*add)(struct mlx5_core_dev *dev);
 767         void                    (*remove)(struct mlx5_core_dev *dev, void *context);
 768         void                    (*event)(struct mlx5_core_dev *dev, void *context,
 769                                          enum mlx5_dev_event event, unsigned long param);
 770         struct list_head        list;
 771 };
 772
 773 int mlx5_register_interface(struct mlx5_interface *intf);
 774 void mlx5_unregister_interface(struct mlx5_interface *intf);
 775
 776 struct mlx5_profile {
 777         u64     mask;
 778         u8      log_max_qp;
 779         struct {
 780                 int     size;
 781                 int     limit;
 782         } mr_cache[MAX_MR_CACHE_ENTRIES];
 783 };
 784
 785 #endif /* MLX5_DRIVER_H */