drivers/pci/quirks.c

   1 /*
   2  *  This file contains work-arounds for many known PCI hardware
   3  *  bugs.  Devices present only on certain architectures (host
   4  *  bridges et cetera) should be handled in arch-specific code.
   5  *
   6  *  Note: any quirks for hotpluggable devices must _NOT_ be declared __init.
   7  *
   8  *  Copyright (c) 1999 Martin Mares <mj@ucw.cz>
   9  *
  10  *  Init/reset quirks for USB host controllers should be in the
  11  *  USB quirks file, where their drivers can access reuse it.
  12  *
  13  *  The bridge optimization stuff has been removed. If you really
  14  *  have a silly BIOS which is unable to set your host bridge right,
  15  *  use the PowerTweak utility (see http://powertweak.sourceforge.net).
  16  */
  17
  18 #include <linux/config.h>
  19 #include <linux/types.h>
  20 #include <linux/kernel.h>
  21 #include <linux/pci.h>
  22 #include <linux/init.h>
  23 #include <linux/delay.h>
  24 #include <linux/acpi.h>
  25 #include "pci.h"
  26
  27 /* Deal with broken BIOS'es that neglect to enable passive release,
  28    which can cause problems in combination with the 82441FX/PPro MTRRs */
  29 static void __devinit quirk_passive_release(struct pci_dev *dev)
  30 {
  31         struct pci_dev *d = NULL;
  32         unsigned char dlc;
  33
  34         /* We have to make sure a particular bit is set in the PIIX3
  35            ISA bridge, so we have to go out and find it. */
  36         while ((d = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371SB_0, d))) {
  37                 pci_read_config_byte(d, 0x82, &dlc);
  38                 if (!(dlc & 1<<1)) {
  39                         printk(KERN_ERR "PCI: PIIX3: Enabling Passive Release on %s\n", pci_name(d));
  40                         dlc |= 1<<1;
  41                         pci_write_config_byte(d, 0x82, dlc);
  42                 }
  43         }
  44 }
  45 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_passive_release );
  46
  47 /*  The VIA VP2/VP3/MVP3 seem to have some 'features'. There may be a workaround
  48     but VIA don't answer queries. If you happen to have good contacts at VIA
  49     ask them for me please -- Alan
  50
  51     This appears to be BIOS not version dependent. So presumably there is a
  52     chipset level fix */
  53 int isa_dma_bridge_buggy;               /* Exported */
  54
  55 static void __devinit quirk_isa_dma_hangs(struct pci_dev *dev)
  56 {
  57         if (!isa_dma_bridge_buggy) {
  58                 isa_dma_bridge_buggy=1;
  59                 printk(KERN_INFO "Activating ISA DMA hang workarounds.\n");
  60         }
  61 }
  62         /*
  63          * Its not totally clear which chipsets are the problematic ones
  64          * We know 82C586 and 82C596 variants are affected.
  65          */
  66 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C586_0,     quirk_isa_dma_hangs );
  67 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C596,       quirk_isa_dma_hangs );
  68 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82371SB_0,  quirk_isa_dma_hangs );
  69 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1533,         quirk_isa_dma_hangs );
  70 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_1,       quirk_isa_dma_hangs );
  71 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_2,       quirk_isa_dma_hangs );
  72 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_3,       quirk_isa_dma_hangs );
  73
  74 int pci_pci_problems;
  75
  76 /*
  77  *      Chipsets where PCI->PCI transfers vanish or hang
  78  */
  79 static void __devinit quirk_nopcipci(struct pci_dev *dev)
  80 {
  81         if ((pci_pci_problems & PCIPCI_FAIL)==0) {
  82                 printk(KERN_INFO "Disabling direct PCI/PCI transfers.\n");
  83                 pci_pci_problems |= PCIPCI_FAIL;
  84         }
  85 }
  86 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_5597,          quirk_nopcipci );
  87 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_496,           quirk_nopcipci );
  88
  89 /*
  90  *      Triton requires workarounds to be used by the drivers
  91  */
  92 static void __devinit quirk_triton(struct pci_dev *dev)
  93 {
  94         if ((pci_pci_problems&PCIPCI_TRITON)==0) {
  95                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
  96                 pci_pci_problems |= PCIPCI_TRITON;
  97         }
  98 }
  99 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437,      quirk_triton );
 100 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437VX,    quirk_triton );
 101 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439,      quirk_triton );
 102 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439TX,    quirk_triton );
 103
 104 /*
 105  *      VIA Apollo KT133 needs PCI latency patch
 106  *      Made according to a windows driver based patch by George E. Breese
 107  *      see PCI Latency Adjust on http://www.viahardware.com/download/viatweak.shtm
 108  *      Also see http://www.au-ja.org/review-kt133a-1-en.phtml for
 109  *      the info on which Mr Breese based his work.
 110  *
 111  *      Updated based on further information from the site and also on
 112  *      information provided by VIA
 113  */
 114 static void __devinit quirk_vialatency(struct pci_dev *dev)
 115 {
 116         struct pci_dev *p;
 117         u8 rev;
 118         u8 busarb;
 119         /* Ok we have a potential problem chipset here. Now see if we have
 120            a buggy southbridge */
 121
 122         p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686, NULL);
 123         if (p!=NULL) {
 124                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 125                 /* 0x40 - 0x4f == 686B, 0x10 - 0x2f == 686A; thanks Dan Hollis */
 126                 /* Check for buggy part revisions */
 127                 if (rev < 0x40 || rev > 0x42)
 128                         goto exit;
 129         } else {
 130                 p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_8231, NULL);
 131                 if (p==NULL)    /* No problem parts */
 132                         goto exit;
 133                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 134                 /* Check for buggy part revisions */
 135                 if (rev < 0x10 || rev > 0x12)
 136                         goto exit;
 137         }
 138
 139         /*
 140          *      Ok we have the problem. Now set the PCI master grant to
 141          *      occur every master grant. The apparent bug is that under high
 142          *      PCI load (quite common in Linux of course) you can get data
 143          *      loss when the CPU is held off the bus for 3 bus master requests
 144          *      This happens to include the IDE controllers....
 145          *
 146          *      VIA only apply this fix when an SB Live! is present but under
 147          *      both Linux and Windows this isnt enough, and we have seen
 148          *      corruption without SB Live! but with things like 3 UDMA IDE
 149          *      controllers. So we ignore that bit of the VIA recommendation..
 150          */
 151
 152         pci_read_config_byte(dev, 0x76, &busarb);
 153         /* Set bit 4 and bi 5 of byte 76 to 0x01
 154            "Master priority rotation on every PCI master grant */
 155         busarb &= ~(1<<5);
 156         busarb |= (1<<4);
 157         pci_write_config_byte(dev, 0x76, busarb);
 158         printk(KERN_INFO "Applying VIA southbridge workaround.\n");
 159 exit:
 160         pci_dev_put(p);
 161 }
 162 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8363_0,       quirk_vialatency );
 163 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8371_1,       quirk_vialatency );
 164 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8361,         quirk_vialatency );
 165
 166 /*
 167  *      VIA Apollo VP3 needs ETBF on BT848/878
 168  */
 169 static void __devinit quirk_viaetbf(struct pci_dev *dev)
 170 {
 171         if ((pci_pci_problems&PCIPCI_VIAETBF)==0) {
 172                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 173                 pci_pci_problems |= PCIPCI_VIAETBF;
 174         }
 175 }
 176 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C597_0,     quirk_viaetbf );
 177
 178 static void __devinit quirk_vsfx(struct pci_dev *dev)
 179 {
 180         if ((pci_pci_problems&PCIPCI_VSFX)==0) {
 181                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 182                 pci_pci_problems |= PCIPCI_VSFX;
 183         }
 184 }
 185 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C576,       quirk_vsfx );
 186
 187 /*
 188  *      Ali Magik requires workarounds to be used by the drivers
 189  *      that DMA to AGP space. Latency must be set to 0xA and triton
 190  *      workaround applied too
 191  *      [Info kindly provided by ALi]
 192  */
 193 static void __init quirk_alimagik(struct pci_dev *dev)
 194 {
 195         if ((pci_pci_problems&PCIPCI_ALIMAGIK)==0) {
 196                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 197                 pci_pci_problems |= PCIPCI_ALIMAGIK|PCIPCI_TRITON;
 198         }
 199 }
 200 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1647,         quirk_alimagik );
 201 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1651,         quirk_alimagik );
 202
 203 /*
 204  *      Natoma has some interesting boundary conditions with Zoran stuff
 205  *      at least
 206  */
 207 static void __devinit quirk_natoma(struct pci_dev *dev)
 208 {
 209         if ((pci_pci_problems&PCIPCI_NATOMA)==0) {
 210                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 211                 pci_pci_problems |= PCIPCI_NATOMA;
 212         }
 213 }
 214 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_natoma );
 215 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_0,  quirk_natoma );
 216 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_1,  quirk_natoma );
 217 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_0,  quirk_natoma );
 218 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_1,  quirk_natoma );
 219 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_2,  quirk_natoma );
 220
 221 /*
 222  *  This chip can cause PCI parity errors if config register 0xA0 is read
 223  *  while DMAs are occurring.
 224  */
 225 static void __devinit quirk_citrine(struct pci_dev *dev)
 226 {
 227         dev->cfg_size = 0xA0;
 228 }
 229 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_IBM,     PCI_DEVICE_ID_IBM_CITRINE,      quirk_citrine );
 230
 231 /*
 232  *  S3 868 and 968 chips report region size equal to 32M, but they decode 64M.
 233  *  If it's needed, re-allocate the region.
 234  */
 235 static void __devinit quirk_s3_64M(struct pci_dev *dev)
 236 {
 237         struct resource *r = &dev->resource[0];
 238
 239         if ((r->start & 0x3ffffff) || r->end != r->start + 0x3ffffff) {
 240                 r->start = 0;
 241                 r->end = 0x3ffffff;
 242         }
 243 }
 244 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_868,           quirk_s3_64M );
 245 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_968,           quirk_s3_64M );
 246
 247 static void __devinit quirk_io_region(struct pci_dev *dev, unsigned region,
 248         unsigned size, int nr, const char *name)
 249 {
 250         region &= ~(size-1);
 251         if (region) {
 252                 struct pci_bus_region bus_region;
 253                 struct resource *res = dev->resource + nr;
 254
 255                 res->name = pci_name(dev);
 256                 res->start = region;
 257                 res->end = region + size - 1;
 258                 res->flags = IORESOURCE_IO;
 259
 260                 /* Convert from PCI bus to resource space.  */
 261                 bus_region.start = res->start;
 262                 bus_region.end = res->end;
 263                 pcibios_bus_to_resource(dev, res, &bus_region);
 264
 265                 pci_claim_resource(dev, nr);
 266                 printk("PCI quirk: region %04x-%04x claimed by %s\n", region, region + size - 1, name);
 267         }
 268 }
 269
 270 /*
 271  *      ATI Northbridge setups MCE the processor if you even
 272  *      read somewhere between 0x3b0->0x3bb or read 0x3d3
 273  */
 274 static void __devinit quirk_ati_exploding_mce(struct pci_dev *dev)
 275 {
 276         printk(KERN_INFO "ATI Northbridge, reserving I/O ports 0x3b0 to 0x3bb.\n");
 277         /* Mae rhaid i ni beidio ag edrych ar y lleoliadiau I/O hyn */
 278         request_region(0x3b0, 0x0C, "RadeonIGP");
 279         request_region(0x3d3, 0x01, "RadeonIGP");
 280 }
 281 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_ATI,      PCI_DEVICE_ID_ATI_RS100,   quirk_ati_exploding_mce );
 282
 283 /*
 284  * Let's make the southbridge information explicit instead
 285  * of having to worry about people probing the ACPI areas,
 286  * for example.. (Yes, it happens, and if you read the wrong
 287  * ACPI register it will put the machine to sleep with no
 288  * way of waking it up again. Bummer).
 289  *
 290  * ALI M7101: Two IO regions pointed to by words at
 291  *      0xE0 (64 bytes of ACPI registers)
 292  *      0xE2 (32 bytes of SMB registers)
 293  */
 294 static void __devinit quirk_ali7101_acpi(struct pci_dev *dev)
 295 {
 296         u16 region;
 297
 298         pci_read_config_word(dev, 0xE0, &region);
 299         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "ali7101 ACPI");
 300         pci_read_config_word(dev, 0xE2, &region);
 301         quirk_io_region(dev, region, 32, PCI_BRIDGE_RESOURCES+1, "ali7101 SMB");
 302 }
 303 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL,      PCI_DEVICE_ID_AL_M7101,         quirk_ali7101_acpi );
 304
 305 static void piix4_io_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 306 {
 307         u32 devres;
 308         u32 mask, size, base;
 309
 310         pci_read_config_dword(dev, port, &devres);
 311         if ((devres & enable) != enable)
 312                 return;
 313         mask = (devres >> 16) & 15;
 314         base = devres & 0xffff;
 315         size = 16;
 316         for (;;) {
 317                 unsigned bit = size >> 1;
 318                 if ((bit & mask) == bit)
 319                         break;
 320                 size = bit;
 321         }
 322         /*
 323          * For now we only print it out. Eventually we'll want to
 324          * reserve it (at least if it's in the 0x1000+ range), but
 325          * let's get enough confirmation reports first.
 326          */
 327         base &= -size;
 328         printk("%s PIO at %04x-%04x\n", name, base, base + size - 1);
 329 }
 330
 331 static void piix4_mem_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 332 {
 333         u32 devres;
 334         u32 mask, size, base;
 335
 336         pci_read_config_dword(dev, port, &devres);
 337         if ((devres & enable) != enable)
 338                 return;
 339         base = devres & 0xffff0000;
 340         mask = (devres & 0x3f) << 16;
 341         size = 128 << 16;
 342         for (;;) {
 343                 unsigned bit = size >> 1;
 344                 if ((bit & mask) == bit)
 345                         break;
 346                 size = bit;
 347         }
 348         /*
 349          * For now we only print it out. Eventually we'll want to
 350          * reserve it, but let's get enough confirmation reports first.
 351          */
 352         base &= -size;
 353         printk("%s MMIO at %04x-%04x\n", name, base, base + size - 1);
 354 }
 355
 356 /*
 357  * PIIX4 ACPI: Two IO regions pointed to by longwords at
 358  *      0x40 (64 bytes of ACPI registers)
 359  *      0x90 (16 bytes of SMB registers)
 360  * and a few strange programmable PIIX4 device resources.
 361  */
 362 static void __devinit quirk_piix4_acpi(struct pci_dev *dev)
 363 {
 364         u32 region, res_a;
 365
 366         pci_read_config_dword(dev, 0x40, &region);
 367         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "PIIX4 ACPI");
 368         pci_read_config_dword(dev, 0x90, &region);
 369         quirk_io_region(dev, region, 16, PCI_BRIDGE_RESOURCES+1, "PIIX4 SMB");
 370
 371         /* Device resource A has enables for some of the other ones */
 372         pci_read_config_dword(dev, 0x5c, &res_a);
 373
 374         piix4_io_quirk(dev, "PIIX4 devres B", 0x60, 3 << 21);
 375         piix4_io_quirk(dev, "PIIX4 devres C", 0x64, 3 << 21);
 376
 377         /* Device resource D is just bitfields for static resources */
 378
 379         /* Device 12 enabled? */
 380         if (res_a & (1 << 29)) {
 381                 piix4_io_quirk(dev, "PIIX4 devres E", 0x68, 1 << 20);
 382                 piix4_mem_quirk(dev, "PIIX4 devres F", 0x6c, 1 << 7);
 383         }
 384         /* Device 13 enabled? */
 385         if (res_a & (1 << 30)) {
 386                 piix4_io_quirk(dev, "PIIX4 devres G", 0x70, 1 << 20);
 387                 piix4_mem_quirk(dev, "PIIX4 devres H", 0x74, 1 << 7);
 388         }
 389         piix4_io_quirk(dev, "PIIX4 devres I", 0x78, 1 << 20);
 390         piix4_io_quirk(dev, "PIIX4 devres J", 0x7c, 1 << 20);
 391 }
 392 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371AB_3,  quirk_piix4_acpi );
 393
 394 /*
 395  * ICH4, ICH4-M, ICH5, ICH5-M ACPI: Three IO regions pointed to by longwords at
 396  *      0x40 (128 bytes of ACPI, GPIO & TCO registers)
 397  *      0x58 (64 bytes of GPIO I/O space)
 398  */
 399 static void __devinit quirk_ich4_lpc_acpi(struct pci_dev *dev)
 400 {
 401         u32 region;
 402
 403         pci_read_config_dword(dev, 0x40, &region);
 404         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH4 ACPI/GPIO/TCO");
 405
 406         pci_read_config_dword(dev, 0x58, &region);
 407         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH4 GPIO");
 408 }
 409 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AA_0,         quirk_ich4_lpc_acpi );
 410 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AB_0,         quirk_ich4_lpc_acpi );
 411 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_0,         quirk_ich4_lpc_acpi );
 412 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_10,        quirk_ich4_lpc_acpi );
 413 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_0,         quirk_ich4_lpc_acpi );
 414 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_12,        quirk_ich4_lpc_acpi );
 415 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_0,         quirk_ich4_lpc_acpi );
 416 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_12,        quirk_ich4_lpc_acpi );
 417 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801EB_0,         quirk_ich4_lpc_acpi );
 418 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_ESB_1,             quirk_ich4_lpc_acpi );
 419
 420 static void __devinit quirk_ich6_lpc_acpi(struct pci_dev *dev)
 421 {
 422         u32 region;
 423
 424         pci_read_config_dword(dev, 0x40, &region);
 425         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH6 ACPI/GPIO/TCO");
 426
 427         pci_read_config_dword(dev, 0x48, &region);
 428         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH6 GPIO");
 429 }
 430 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1, quirk_ich6_lpc_acpi );
 431
 432 /*
 433  * VIA ACPI: One IO region pointed to by longword at
 434  *      0x48 or 0x20 (256 bytes of ACPI registers)
 435  */
 436 static void __devinit quirk_vt82c586_acpi(struct pci_dev *dev)
 437 {
 438         u8 rev;
 439         u32 region;
 440
 441         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
 442         if (rev & 0x10) {
 443                 pci_read_config_dword(dev, 0x48, &region);
 444                 region &= PCI_BASE_ADDRESS_IO_MASK;
 445                 quirk_io_region(dev, region, 256, PCI_BRIDGE_RESOURCES, "vt82c586 ACPI");
 446         }
 447 }
 448 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_vt82c586_acpi );
 449
 450 /*
 451  * VIA VT82C686 ACPI: Three IO region pointed to by (long)words at
 452  *      0x48 (256 bytes of ACPI registers)
 453  *      0x70 (128 bytes of hardware monitoring register)
 454  *      0x90 (16 bytes of SMB registers)
 455  */
 456 static void __devinit quirk_vt82c686_acpi(struct pci_dev *dev)
 457 {
 458         u16 hm;
 459         u32 smb;
 460
 461         quirk_vt82c586_acpi(dev);
 462
 463         pci_read_config_word(dev, 0x70, &hm);
 464         hm &= PCI_BASE_ADDRESS_IO_MASK;
 465         quirk_io_region(dev, hm, 128, PCI_BRIDGE_RESOURCES + 1, "vt82c686 HW-mon");
 466
 467         pci_read_config_dword(dev, 0x90, &smb);
 468         smb &= PCI_BASE_ADDRESS_IO_MASK;
 469         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 2, "vt82c686 SMB");
 470 }
 471 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_vt82c686_acpi );
 472
 473 /*
 474  * VIA VT8235 ISA Bridge: Two IO regions pointed to by words at
 475  *      0x88 (128 bytes of power management registers)
 476  *      0xd0 (16 bytes of SMB registers)
 477  */
 478 static void __devinit quirk_vt8235_acpi(struct pci_dev *dev)
 479 {
 480         u16 pm, smb;
 481
 482         pci_read_config_word(dev, 0x88, &pm);
 483         pm &= PCI_BASE_ADDRESS_IO_MASK;
 484         quirk_io_region(dev, pm, 128, PCI_BRIDGE_RESOURCES, "vt8235 PM");
 485
 486         pci_read_config_word(dev, 0xd0, &smb);
 487         smb &= PCI_BASE_ADDRESS_IO_MASK;
 488         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 1, "vt8235 SMB");
 489 }
 490 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_8235, quirk_vt8235_acpi);
 491
 492
 493 #ifdef CONFIG_X86_IO_APIC
 494
 495 #include <asm/io_apic.h>
 496
 497 /*
 498  * VIA 686A/B: If an IO-APIC is active, we need to route all on-chip
 499  * devices to the external APIC.
 500  *
 501  * TODO: When we have device-specific interrupt routers,
 502  * this code will go away from quirks.
 503  */
 504 static void __devinit quirk_via_ioapic(struct pci_dev *dev)
 505 {
 506         u8 tmp;
 507
 508         if (nr_ioapics < 1)
 509                 tmp = 0;    /* nothing routed to external APIC */
 510         else
 511                 tmp = 0x1f; /* all known bits (4-0) routed to external APIC */
 512
 513         printk(KERN_INFO "PCI: %sbling Via external APIC routing\n",
 514                tmp == 0 ? "Disa" : "Ena");
 515
 516         /* Offset 0x58: External APIC IRQ output control */
 517         pci_write_config_byte (dev, 0x58, tmp);
 518 }
 519 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C686,       quirk_via_ioapic );
 520
 521 /*
 522  * VIA 8237: Some BIOSs don't set the 'Bypass APIC De-Assert Message' Bit.
 523  * This leads to doubled level interrupt rates.
 524  * Set this bit to get rid of cycle wastage.
 525  * Otherwise uncritical.
 526  */
 527 static void __devinit quirk_via_vt8237_bypass_apic_deassert(struct pci_dev *dev)
 528 {
 529         u8 misc_control2;
 530 #define BYPASS_APIC_DEASSERT 8
 531
 532         pci_read_config_byte(dev, 0x5B, &misc_control2);
 533         if (!(misc_control2 & BYPASS_APIC_DEASSERT)) {
 534                 printk(KERN_INFO "PCI: Bypassing VIA 8237 APIC De-Assert Message\n");
 535                 pci_write_config_byte(dev, 0x5B, misc_control2|BYPASS_APIC_DEASSERT);
 536         }
 537 }
 538 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8237,         quirk_via_vt8237_bypass_apic_deassert);
 539
 540 /*
 541  * The AMD io apic can hang the box when an apic irq is masked.
 542  * We check all revs >= B0 (yet not in the pre production!) as the bug
 543  * is currently marked NoFix
 544  *
 545  * We have multiple reports of hangs with this chipset that went away with
 546  * noapic specified. For the moment we assume its the errata. We may be wrong
 547  * of course. However the advice is demonstrably good even if so..
 548  */
 549 static void __devinit quirk_amd_ioapic(struct pci_dev *dev)
 550 {
 551         u8 rev;
 552
 553         pci_read_config_byte(dev, PCI_REVISION_ID, &rev);
 554         if (rev >= 0x02) {
 555                 printk(KERN_WARNING "I/O APIC: AMD Errata #22 may be present. In the event of instability try\n");
 556                 printk(KERN_WARNING "        : booting with the \"noapic\" option.\n");
 557         }
 558 }
 559 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_VIPER_7410,   quirk_amd_ioapic );
 560
 561 static void __init quirk_ioapic_rmw(struct pci_dev *dev)
 562 {
 563         if (dev->devfn == 0 && dev->bus->number == 0)
 564                 sis_apic_bug = 1;
 565 }
 566 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_ANY_ID,                     quirk_ioapic_rmw );
 567
 568 int pci_msi_quirk;
 569
 570 #define AMD8131_revA0        0x01
 571 #define AMD8131_revB0        0x11
 572 #define AMD8131_MISC         0x40
 573 #define AMD8131_NIOAMODE_BIT 0
 574 static void __init quirk_amd_8131_ioapic(struct pci_dev *dev)
 575 {
 576         unsigned char revid, tmp;
 577
 578         if (dev->subordinate) {
 579                 printk(KERN_WARNING "PCI: MSI quirk detected. "
 580                        "PCI_BUS_FLAGS_NO_MSI set for subordinate bus.\n");
 581                 dev->subordinate->bus_flags |= PCI_BUS_FLAGS_NO_MSI;
 582         }
 583
 584         if (nr_ioapics == 0)
 585                 return;
 586
 587         pci_read_config_byte(dev, PCI_REVISION_ID, &revid);
 588         if (revid == AMD8131_revA0 || revid == AMD8131_revB0) {
 589                 printk(KERN_INFO "Fixing up AMD8131 IOAPIC mode\n");
 590                 pci_read_config_byte( dev, AMD8131_MISC, &tmp);
 591                 tmp &= ~(1 << AMD8131_NIOAMODE_BIT);
 592                 pci_write_config_byte( dev, AMD8131_MISC, tmp);
 593         }
 594 }
 595 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_8131_BRIDGE, quirk_amd_8131_ioapic);
 596
 597 static void __init quirk_svw_msi(struct pci_dev *dev)
 598 {
 599         pci_msi_quirk = 1;
 600         printk(KERN_WARNING "PCI: MSI quirk detected. pci_msi_quirk set.\n");
 601 }
 602 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_GCNB_LE, quirk_svw_msi );
 603 #endif /* CONFIG_X86_IO_APIC */
 604
 605
 606 /*
 607  * FIXME: it is questionable that quirk_via_acpi
 608  * is needed.  It shows up as an ISA bridge, and does not
 609  * support the PCI_INTERRUPT_LINE register at all.  Therefore
 610  * it seems like setting the pci_dev's 'irq' to the
 611  * value of the ACPI SCI interrupt is only done for convenience.
 612  *      -jgarzik
 613  */
 614 static void __devinit quirk_via_acpi(struct pci_dev *d)
 615 {
 616         /*
 617          * VIA ACPI device: SCI IRQ line in PCI config byte 0x42
 618          */
 619         u8 irq;
 620         pci_read_config_byte(d, 0x42, &irq);
 621         irq &= 0xf;
 622         if (irq && (irq != 2))
 623                 d->irq = irq;
 624 }
 625 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_via_acpi );
 626 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_via_acpi );
 627
 628 /*
 629  * Via 686A/B:  The PCI_INTERRUPT_LINE register for the on-chip
 630  * devices, USB0/1, AC97, MC97, and ACPI, has an unusual feature:
 631  * when written, it makes an internal connection to the PIC.
 632  * For these devices, this register is defined to be 4 bits wide.
 633  * Normally this is fine.  However for IO-APIC motherboards, or
 634  * non-x86 architectures (yes Via exists on PPC among other places),
 635  * we must mask the PCI_INTERRUPT_LINE value versus 0xf to get
 636  * interrupts delivered properly.
 637  *
 638  * Some of the on-chip devices are actually '586 devices' so they are
 639  * listed here.
 640  */
 641 static void quirk_via_irq(struct pci_dev *dev)
 642 {
 643         u8 irq, new_irq;
 644
 645         new_irq = dev->irq & 0xf;
 646         pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq);
 647         if (new_irq != irq) {
 648                 printk(KERN_INFO "PCI: VIA IRQ fixup for %s, from %d to %d\n",
 649                         pci_name(dev), irq, new_irq);
 650                 udelay(15);     /* unknown if delay really needed */
 651                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, new_irq);
 652         }
 653 }
 654 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C586_0, quirk_via_irq);
 655 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C586_1, quirk_via_irq);
 656 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C586_2, quirk_via_irq);
 657 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C586_3, quirk_via_irq);
 658 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686, quirk_via_irq);
 659 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686_4, quirk_via_irq);
 660 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686_5, quirk_via_irq);
 661
 662 /*
 663  * VIA VT82C598 has its device ID settable and many BIOSes
 664  * set it to the ID of VT82C597 for backward compatibility.
 665  * We need to switch it off to be able to recognize the real
 666  * type of the chip.
 667  */
 668 static void __devinit quirk_vt82c598_id(struct pci_dev *dev)
 669 {
 670         pci_write_config_byte(dev, 0xfc, 0);
 671         pci_read_config_word(dev, PCI_DEVICE_ID, &dev->device);
 672 }
 673 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C597_0,     quirk_vt82c598_id );
 674
 675 /*
 676  * CardBus controllers have a legacy base address that enables them
 677  * to respond as i82365 pcmcia controllers.  We don't want them to
 678  * do this even if the Linux CardBus driver is not loaded, because
 679  * the Linux i82365 driver does not (and should not) handle CardBus.
 680  */
 681 static void __devinit quirk_cardbus_legacy(struct pci_dev *dev)
 682 {
 683         if ((PCI_CLASS_BRIDGE_CARDBUS << 8) ^ dev->class)
 684                 return;
 685         pci_write_config_dword(dev, PCI_CB_LEGACY_MODE_BASE, 0);
 686 }
 687 DECLARE_PCI_FIXUP_FINAL(PCI_ANY_ID, PCI_ANY_ID, quirk_cardbus_legacy);
 688
 689 /*
 690  * Following the PCI ordering rules is optional on the AMD762. I'm not
 691  * sure what the designers were smoking but let's not inhale...
 692  *
 693  * To be fair to AMD, it follows the spec by default, its BIOS people
 694  * who turn it off!
 695  */
 696 static void __devinit quirk_amd_ordering(struct pci_dev *dev)
 697 {
 698         u32 pcic;
 699         pci_read_config_dword(dev, 0x4C, &pcic);
 700         if ((pcic&6)!=6) {
 701                 pcic |= 6;
 702                 printk(KERN_WARNING "BIOS failed to enable PCI standards compliance, fixing this error.\n");
 703                 pci_write_config_dword(dev, 0x4C, pcic);
 704                 pci_read_config_dword(dev, 0x84, &pcic);
 705                 pcic |= (1<<23);        /* Required in this mode */
 706                 pci_write_config_dword(dev, 0x84, pcic);
 707         }
 708 }
 709 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_FE_GATE_700C, quirk_amd_ordering );
 710
 711 /*
 712  *      DreamWorks provided workaround for Dunord I-3000 problem
 713  *
 714  *      This card decodes and responds to addresses not apparently
 715  *      assigned to it. We force a larger allocation to ensure that
 716  *      nothing gets put too close to it.
 717  */
 718 static void __devinit quirk_dunord ( struct pci_dev * dev )
 719 {
 720         struct resource *r = &dev->resource [1];
 721         r->start = 0;
 722         r->end = 0xffffff;
 723 }
 724 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_DUNORD,  PCI_DEVICE_ID_DUNORD_I3000,     quirk_dunord );
 725
 726 /*
 727  * i82380FB mobile docking controller: its PCI-to-PCI bridge
 728  * is subtractive decoding (transparent), and does indicate this
 729  * in the ProgIf. Unfortunately, the ProgIf value is wrong - 0x80
 730  * instead of 0x01.
 731  */
 732 static void __devinit quirk_transparent_bridge(struct pci_dev *dev)
 733 {
 734         dev->transparent = 1;
 735 }
 736 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82380FB,    quirk_transparent_bridge );
 737 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TOSHIBA, 0x605,  quirk_transparent_bridge );
 738
 739 /*
 740  * Common misconfiguration of the MediaGX/Geode PCI master that will
 741  * reduce PCI bandwidth from 70MB/s to 25MB/s.  See the GXM/GXLV/GX1
 742  * datasheets found at http://www.national.com/ds/GX for info on what
 743  * these bits do.  <christer@weinigel.se>
 744  */
 745 static void __init quirk_mediagx_master(struct pci_dev *dev)
 746 {
 747         u8 reg;
 748         pci_read_config_byte(dev, 0x41, &reg);
 749         if (reg & 2) {
 750                 reg &= ~2;
 751                 printk(KERN_INFO "PCI: Fixup for MediaGX/Geode Slave Disconnect Boundary (0x41=0x%02x)\n", reg);
 752                 pci_write_config_byte(dev, 0x41, reg);
 753         }
 754 }
 755 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_CYRIX,    PCI_DEVICE_ID_CYRIX_PCI_MASTER, quirk_mediagx_master );
 756
 757 /*
 758  * As per PCI spec, ignore base address registers 0-3 of the IDE controllers
 759  * running in Compatible mode (bits 0 and 2 in the ProgIf for primary and
 760  * secondary channels respectively). If the device reports Compatible mode
 761  * but does use BAR0-3 for address decoding, we assume that firmware has
 762  * programmed these BARs with standard values (0x1f0,0x3f4 and 0x170,0x374).
 763  * Exceptions (if they exist) must be handled in chip/architecture specific
 764  * fixups.
 765  *
 766  * Note: for non x86 people. You may need an arch specific quirk to handle
 767  * moving IDE devices to native mode as well. Some plug in card devices power
 768  * up in compatible mode and assume the BIOS will adjust them.
 769  *
 770  * Q: should we load the 0x1f0,0x3f4 into the registers or zap them as
 771  * we do now ? We don't want is pci_enable_device to come along
 772  * and assign new resources. Both approaches work for that.
 773  */
 774 static void __devinit quirk_ide_bases(struct pci_dev *dev)
 775 {
 776        struct resource *res;
 777        int first_bar = 2, last_bar = 0;
 778
 779        if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE)
 780                return;
 781
 782        res = &dev->resource[0];
 783
 784        /* primary channel: ProgIf bit 0, BAR0, BAR1 */
 785        if (!(dev->class & 1) && (res[0].flags || res[1].flags)) {
 786                res[0].start = res[0].end = res[0].flags = 0;
 787                res[1].start = res[1].end = res[1].flags = 0;
 788                first_bar = 0;
 789                last_bar = 1;
 790        }
 791
 792        /* secondary channel: ProgIf bit 2, BAR2, BAR3 */
 793        if (!(dev->class & 4) && (res[2].flags || res[3].flags)) {
 794                res[2].start = res[2].end = res[2].flags = 0;
 795                res[3].start = res[3].end = res[3].flags = 0;
 796                last_bar = 3;
 797        }
 798
 799        if (!last_bar)
 800                return;
 801
 802        printk(KERN_INFO "PCI: Ignoring BAR%d-%d of IDE controller %s\n",
 803               first_bar, last_bar, pci_name(dev));
 804 }
 805 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, quirk_ide_bases);
 806
 807 /*
 808  *      Ensure C0 rev restreaming is off. This is normally done by
 809  *      the BIOS but in the odd case it is not the results are corruption
 810  *      hence the presence of a Linux check
 811  */
 812 static void __init quirk_disable_pxb(struct pci_dev *pdev)
 813 {
 814         u16 config;
 815         u8 rev;
 816
 817         pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 818         if (rev != 0x04)                /* Only C0 requires this */
 819                 return;
 820         pci_read_config_word(pdev, 0x40, &config);
 821         if (config & (1<<6)) {
 822                 config &= ~(1<<6);
 823                 pci_write_config_word(pdev, 0x40, config);
 824                 printk(KERN_INFO "PCI: C0 revision 450NX. Disabling PCI restreaming.\n");
 825         }
 826 }
 827 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82454NX,    quirk_disable_pxb );
 828
 829
 830 /*
 831  *      Serverworks CSB5 IDE does not fully support native mode
 832  */
 833 static void __devinit quirk_svwks_csb5ide(struct pci_dev *pdev)
 834 {
 835         u8 prog;
 836         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 837         if (prog & 5) {
 838                 prog &= ~5;
 839                 pdev->class &= ~5;
 840                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 841                 /* need to re-assign BARs for compat mode */
 842                 quirk_ide_bases(pdev);
 843         }
 844 }
 845 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB5IDE, quirk_svwks_csb5ide );
 846
 847 /*
 848  *      Intel 82801CAM ICH3-M datasheet says IDE modes must be the same
 849  */
 850 static void __init quirk_ide_samemode(struct pci_dev *pdev)
 851 {
 852         u8 prog;
 853
 854         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 855
 856         if (((prog & 1) && !(prog & 4)) || ((prog & 4) && !(prog & 1))) {
 857                 printk(KERN_INFO "PCI: IDE mode mismatch; forcing legacy mode\n");
 858                 prog &= ~5;
 859                 pdev->class &= ~5;
 860                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 861                 /* need to re-assign BARs for compat mode */
 862                 quirk_ide_bases(pdev);
 863         }
 864 }
 865 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_10, quirk_ide_samemode);
 866
 867 /* This was originally an Alpha specific thing, but it really fits here.
 868  * The i82375 PCI/EISA bridge appears as non-classified. Fix that.
 869  */
 870 static void __init quirk_eisa_bridge(struct pci_dev *dev)
 871 {
 872         dev->class = PCI_CLASS_BRIDGE_EISA << 8;
 873 }
 874 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82375,      quirk_eisa_bridge );
 875
 876 /*
 877  * On the MSI-K8T-Neo2Fir Board, the internal Soundcard is disabled
 878  * when a PCI-Soundcard is added. The BIOS only gives Options
 879  * "Disabled" and "AUTO". This Quirk Sets the corresponding
 880  * Register-Value to enable the Soundcard.
 881  */
 882 static void __init k8t_sound_hostbridge(struct pci_dev *dev)
 883 {
 884         unsigned char val;
 885
 886         printk(KERN_INFO "PCI: Quirk-MSI-K8T Soundcard On\n");
 887         pci_read_config_byte(dev, 0x50, &val);
 888         if (val == 0x88 || val == 0xc8) {
 889                 pci_write_config_byte(dev, 0x50, val & (~0x40));
 890
 891                 /* Verify the Change for Status output */
 892                 pci_read_config_byte(dev, 0x50, &val);
 893                 if (val & 0x40)
 894                         printk(KERN_INFO "PCI: MSI-K8T soundcard still off\n");
 895                 else
 896                         printk(KERN_INFO "PCI: MSI-K8T soundcard on\n");
 897         } else {
 898                 printk(KERN_INFO "PCI: Unexpected Value in PCI-Register: "
 899                                         "no Change!\n");
 900         }
 901
 902 }
 903 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_8237, k8t_sound_hostbridge);
 904
 905 #ifndef CONFIG_ACPI_SLEEP
 906 /*
 907  * On ASUS P4B boards, the SMBus PCI Device within the ICH2/4 southbridge
 908  * is not activated. The myth is that Asus said that they do not want the
 909  * users to be irritated by just another PCI Device in the Win98 device
 910  * manager. (see the file prog/hotplug/README.p4b in the lm_sensors
 911  * package 2.7.0 for details)
 912  *
 913  * The SMBus PCI Device can be activated by setting a bit in the ICH LPC
 914  * bridge. Unfortunately, this device has no subvendor/subdevice ID. So it
 915  * becomes necessary to do this tweak in two steps -- I've chosen the Host
 916  * bridge as trigger.
 917  *
 918  * Actually, leaving it unhidden and not redoing the quirk over suspend2ram
 919  * will cause thermal management to break down, and causing machine to
 920  * overheat.
 921  */
 922 static int __initdata asus_hides_smbus;
 923
 924 static void __init asus_hides_smbus_hostbridge(struct pci_dev *dev)
 925 {
 926         if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_ASUSTEK)) {
 927                 if (dev->device == PCI_DEVICE_ID_INTEL_82845_HB)
 928                         switch(dev->subsystem_device) {
 929                         case 0x8025: /* P4B-LX */
 930                         case 0x8070: /* P4B */
 931                         case 0x8088: /* P4B533 */
 932                         case 0x1626: /* L3C notebook */
 933                                 asus_hides_smbus = 1;
 934                         }
 935                 if (dev->device == PCI_DEVICE_ID_INTEL_82845G_HB)
 936                         switch(dev->subsystem_device) {
 937                         case 0x80b1: /* P4GE-V */
 938                         case 0x80b2: /* P4PE */
 939                         case 0x8093: /* P4B533-V */
 940                                 asus_hides_smbus = 1;
 941                         }
 942                 if (dev->device == PCI_DEVICE_ID_INTEL_82850_HB)
 943                         switch(dev->subsystem_device) {
 944                         case 0x8030: /* P4T533 */
 945                                 asus_hides_smbus = 1;
 946                         }
 947                 if (dev->device == PCI_DEVICE_ID_INTEL_7205_0)
 948                         switch (dev->subsystem_device) {
 949                         case 0x8070: /* P4G8X Deluxe */
 950                                 asus_hides_smbus = 1;
 951                         }
 952                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 953                         switch (dev->subsystem_device) {
 954                         case 0x1751: /* M2N notebook */
 955                         case 0x1821: /* M5N notebook */
 956                                 asus_hides_smbus = 1;
 957                         }
 958                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 959                         switch (dev->subsystem_device) {
 960                         case 0x184b: /* W1N notebook */
 961                         case 0x186a: /* M6Ne notebook */
 962                                 asus_hides_smbus = 1;
 963                         }
 964                 if (dev->device == PCI_DEVICE_ID_INTEL_82915GM_HB) {
 965                         switch (dev->subsystem_device) {
 966                         case 0x1882: /* M6V notebook */
 967                         case 0x1977: /* A6VA notebook */
 968                                 asus_hides_smbus = 1;
 969                         }
 970                 }
 971         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_HP)) {
 972                 if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
 973                         switch(dev->subsystem_device) {
 974                         case 0x088C: /* HP Compaq nc8000 */
 975                         case 0x0890: /* HP Compaq nc6000 */
 976                                 asus_hides_smbus = 1;
 977                         }
 978                 if (dev->device == PCI_DEVICE_ID_INTEL_82865_HB)
 979                         switch (dev->subsystem_device) {
 980                         case 0x12bc: /* HP D330L */
 981                         case 0x12bd: /* HP D530 */
 982                                 asus_hides_smbus = 1;
 983                         }
 984                 if (dev->device == PCI_DEVICE_ID_INTEL_82915GM_HB) {
 985                         switch (dev->subsystem_device) {
 986                         case 0x099c: /* HP Compaq nx6110 */
 987                                 asus_hides_smbus = 1;
 988                         }
 989                 }
 990         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_TOSHIBA)) {
 991                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 992                         switch(dev->subsystem_device) {
 993                         case 0x0001: /* Toshiba Satellite A40 */
 994                                 asus_hides_smbus = 1;
 995                         }
 996                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 997                         switch(dev->subsystem_device) {
 998                         case 0x0001: /* Toshiba Tecra M2 */
 999                                 asus_hides_smbus = 1;
1000                         }
1001        } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_SAMSUNG)) {
1002                if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
1003                        switch(dev->subsystem_device) {
1004                        case 0xC00C: /* Samsung P35 notebook */
1005                                asus_hides_smbus = 1;
1006                        }
1007         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ)) {
1008                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
1009                         switch(dev->subsystem_device) {
1010                         case 0x0058: /* Compaq Evo N620c */
1011                                 asus_hides_smbus = 1;
1012                         }
1013         }
1014 }
1015 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845_HB,   asus_hides_smbus_hostbridge );
1016 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845G_HB,  asus_hides_smbus_hostbridge );
1017 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82850_HB,   asus_hides_smbus_hostbridge );
1018 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82865_HB,   asus_hides_smbus_hostbridge );
1019 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_7205_0,     asus_hides_smbus_hostbridge );
1020 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855PM_HB, asus_hides_smbus_hostbridge );
1021 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855GM_HB, asus_hides_smbus_hostbridge );
1022 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82915GM_HB, asus_hides_smbus_hostbridge );
1023
1024 static void __init asus_hides_smbus_lpc(struct pci_dev *dev)
1025 {
1026         u16 val;
1027
1028         if (likely(!asus_hides_smbus))
1029                 return;
1030
1031         pci_read_config_word(dev, 0xF2, &val);
1032         if (val & 0x8) {
1033                 pci_write_config_word(dev, 0xF2, val & (~0x8));
1034                 pci_read_config_word(dev, 0xF2, &val);
1035                 if (val & 0x8)
1036                         printk(KERN_INFO "PCI: i801 SMBus device continues to play 'hide and seek'! 0x%x\n", val);
1037                 else
1038                         printk(KERN_INFO "PCI: Enabled i801 SMBus device\n");
1039         }
1040 }
1041 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_0,  asus_hides_smbus_lpc );
1042 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801BA_0,  asus_hides_smbus_lpc );
1043 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801CA_12, asus_hides_smbus_lpc );
1044 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_12, asus_hides_smbus_lpc );
1045 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801EB_0,  asus_hides_smbus_lpc );
1046 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1,     asus_hides_smbus_lpc );
1047
1048 static void __init asus_hides_smbus_lpc_ich6(struct pci_dev *dev)
1049 {
1050         u32 val, rcba;
1051         void __iomem *base;
1052
1053         if (likely(!asus_hides_smbus))
1054                 return;
1055         pci_read_config_dword(dev, 0xF0, &rcba);
1056         base = ioremap_nocache(rcba & 0xFFFFC000, 0x4000); /* use bits 31:14, 16 kB aligned */
1057         if (base == NULL) return;
1058         val=readl(base + 0x3418); /* read the Function Disable register, dword mode only */
1059         writel(val & 0xFFFFFFF7, base + 0x3418); /* enable the SMBus device */
1060         iounmap(base);
1061         printk(KERN_INFO "PCI: Enabled ICH6/i801 SMBus device\n");
1062 }
1063 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1,     asus_hides_smbus_lpc_ich6 );
1064
1065 #endif
1066
1067 /*
1068  * SiS 96x south bridge: BIOS typically hides SMBus device...
1069  */
1070 static void __init quirk_sis_96x_smbus(struct pci_dev *dev)
1071 {
1072         u8 val = 0;
1073         printk(KERN_INFO "Enabling SiS 96x SMBus.\n");
1074         pci_read_config_byte(dev, 0x77, &val);
1075         pci_write_config_byte(dev, 0x77, val & ~0x10);
1076         pci_read_config_byte(dev, 0x77, &val);
1077 }
1078
1079 /*
1080  * ... This is further complicated by the fact that some SiS96x south
1081  * bridges pretend to be 85C503/5513 instead.  In that case see if we
1082  * spotted a compatible north bridge to make sure.
1083  * (pci_find_device doesn't work yet)
1084  *
1085  * We can also enable the sis96x bit in the discovery register..
1086  */
1087 static int __devinitdata sis_96x_compatible = 0;
1088
1089 #define SIS_DETECT_REGISTER 0x40
1090
1091 static void __init quirk_sis_503(struct pci_dev *dev)
1092 {
1093         u8 reg;
1094         u16 devid;
1095
1096         pci_read_config_byte(dev, SIS_DETECT_REGISTER, &reg);
1097         pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg | (1 << 6));
1098         pci_read_config_word(dev, PCI_DEVICE_ID, &devid);
1099         if (((devid & 0xfff0) != 0x0960) && (devid != 0x0018)) {
1100                 pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg);
1101                 return;
1102         }
1103
1104         /* Make people aware that we changed the config.. */
1105         printk(KERN_WARNING "Uncovering SIS%x that hid as a SIS503 (compatible=%d)\n", devid, sis_96x_compatible);
1106
1107         /*
1108          * Ok, it now shows up as a 96x.. The 96x quirks are after
1109          * the 503 quirk in the quirk table, so they'll automatically
1110          * run and enable things like the SMBus device
1111          */
1112         dev->device = devid;
1113 }
1114
1115 static void __init quirk_sis_96x_compatible(struct pci_dev *dev)
1116 {
1117         sis_96x_compatible = 1;
1118 }
1119 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_645,           quirk_sis_96x_compatible );
1120 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_646,           quirk_sis_96x_compatible );
1121 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_648,           quirk_sis_96x_compatible );
1122 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_650,           quirk_sis_96x_compatible );
1123 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_651,           quirk_sis_96x_compatible );
1124 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_735,           quirk_sis_96x_compatible );
1125
1126 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_503,           quirk_sis_503 );
1127 /*
1128  * On ASUS A8V and A8V Deluxe boards, the onboard AC97 audio controller
1129  * and MC97 modem controller are disabled when a second PCI soundcard is
1130  * present. This patch, tweaking the VT8237 ISA bridge, enables them.
1131  * -- bjd
1132  */
1133 static void __init asus_hides_ac97_lpc(struct pci_dev *dev)
1134 {
1135         u8 val;
1136         int asus_hides_ac97 = 0;
1137
1138         if (likely(dev->subsystem_vendor == PCI_VENDOR_ID_ASUSTEK)) {
1139                 if (dev->device == PCI_DEVICE_ID_VIA_8237)
1140                         asus_hides_ac97 = 1;
1141         }
1142
1143         if (!asus_hides_ac97)
1144                 return;
1145
1146         pci_read_config_byte(dev, 0x50, &val);
1147         if (val & 0xc0) {
1148                 pci_write_config_byte(dev, 0x50, val & (~0xc0));
1149                 pci_read_config_byte(dev, 0x50, &val);
1150                 if (val & 0xc0)
1151                         printk(KERN_INFO "PCI: onboard AC97/MC97 devices continue to play 'hide and seek'! 0x%x\n", val);
1152                 else
1153                         printk(KERN_INFO "PCI: enabled onboard AC97/MC97 devices\n");
1154         }
1155 }
1156 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_8237, asus_hides_ac97_lpc );
1157
1158
1159 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_961,           quirk_sis_96x_smbus );
1160 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_962,           quirk_sis_96x_smbus );
1161 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_963,           quirk_sis_96x_smbus );
1162 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_LPC,           quirk_sis_96x_smbus );
1163
1164 #ifdef CONFIG_X86_IO_APIC
1165 static void __init quirk_alder_ioapic(struct pci_dev *pdev)
1166 {
1167         int i;
1168
1169         if ((pdev->class >> 8) != 0xff00)
1170                 return;
1171
1172         /* the first BAR is the location of the IO APIC...we must
1173          * not touch this (and it's already covered by the fixmap), so
1174          * forcibly insert it into the resource tree */
1175         if (pci_resource_start(pdev, 0) && pci_resource_len(pdev, 0))
1176                 insert_resource(&iomem_resource, &pdev->resource[0]);
1177
1178         /* The next five BARs all seem to be rubbish, so just clean
1179          * them out */
1180         for (i=1; i < 6; i++) {
1181                 memset(&pdev->resource[i], 0, sizeof(pdev->resource[i]));
1182         }
1183
1184 }
1185 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_EESSC,      quirk_alder_ioapic );
1186 #endif
1187
1188 enum ide_combined_type { COMBINED = 0, IDE = 1, LIBATA = 2 };
1189 /* Defaults to combined */
1190 static enum ide_combined_type combined_mode;
1191
1192 static int __init combined_setup(char *str)
1193 {
1194         if (!strncmp(str, "ide", 3))
1195                 combined_mode = IDE;
1196         else if (!strncmp(str, "libata", 6))
1197                 combined_mode = LIBATA;
1198         else /* "combined" or anything else defaults to old behavior */
1199                 combined_mode = COMBINED;
1200
1201         return 1;
1202 }
1203 __setup("combined_mode=", combined_setup);
1204
1205 #ifdef CONFIG_SCSI_SATA_INTEL_COMBINED
1206 static void __devinit quirk_intel_ide_combined(struct pci_dev *pdev)
1207 {
1208         u8 prog, comb, tmp;
1209         int ich = 0;
1210
1211         /*
1212          * Narrow down to Intel SATA PCI devices.
1213          */
1214         switch (pdev->device) {
1215         /* PCI ids taken from drivers/scsi/ata_piix.c */
1216         case 0x24d1:
1217         case 0x24df:
1218         case 0x25a3:
1219         case 0x25b0:
1220                 ich = 5;
1221                 break;
1222         case 0x2651:
1223         case 0x2652:
1224         case 0x2653:
1225         case 0x2680:    /* ESB2 */
1226                 ich = 6;
1227                 break;
1228         case 0x27c0:
1229         case 0x27c4:
1230                 ich = 7;
1231                 break;
1232         case 0x2828:    /* ICH8M */
1233                 ich = 8;
1234                 break;
1235         default:
1236                 /* we do not handle this PCI device */
1237                 return;
1238         }
1239
1240         /*
1241          * Read combined mode register.
1242          */
1243         pci_read_config_byte(pdev, 0x90, &tmp); /* combined mode reg */
1244
1245         if (ich == 5) {
1246                 tmp &= 0x6;  /* interesting bits 2:1, PATA primary/secondary */
1247                 if (tmp == 0x4)         /* bits 10x */
1248                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1249                 else if (tmp == 0x6)    /* bits 11x */
1250                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1251                 else
1252                         return;                 /* not in combined mode */
1253         } else {
1254                 WARN_ON((ich != 6) && (ich != 7) && (ich != 8));
1255                 tmp &= 0x3;  /* interesting bits 1:0 */
1256                 if (tmp & (1 << 0))
1257                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1258                 else if (tmp & (1 << 1))
1259                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1260                 else
1261                         return;                 /* not in combined mode */
1262         }
1263
1264         /*
1265          * Read programming interface register.
1266          * (Tells us if it's legacy or native mode)
1267          */
1268         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
1269
1270         /* if SATA port is in native mode, we're ok. */
1271         if (prog & comb)
1272                 return;
1273
1274         /* Don't reserve any so the IDE driver can get them (but only if
1275          * combined_mode=ide).
1276          */
1277         if (combined_mode == IDE)
1278                 return;
1279
1280         /* Grab them both for libata if combined_mode=libata. */
1281         if (combined_mode == LIBATA) {
1282                 request_region(0x1f0, 8, "libata");     /* port 0 */
1283                 request_region(0x170, 8, "libata");     /* port 1 */
1284                 return;
1285         }
1286
1287         /* SATA port is in legacy mode.  Reserve port so that
1288          * IDE driver does not attempt to use it.  If request_region
1289          * fails, it will be obvious at boot time, so we don't bother
1290          * checking return values.
1291          */
1292         if (comb == (1 << 0))
1293                 request_region(0x1f0, 8, "libata");     /* port 0 */
1294         else
1295                 request_region(0x170, 8, "libata");     /* port 1 */
1296 }
1297 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_ANY_ID,       quirk_intel_ide_combined );
1298 #endif /* CONFIG_SCSI_SATA_INTEL_COMBINED */
1299
1300
1301 int pcie_mch_quirk;
1302
1303 static void __devinit quirk_pcie_mch(struct pci_dev *pdev)
1304 {
1305         pcie_mch_quirk = 1;
1306 }
1307 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7520_MCH,  quirk_pcie_mch );
1308 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7320_MCH,  quirk_pcie_mch );
1309 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7525_MCH,  quirk_pcie_mch );
1310
1311
1312 /*
1313  * It's possible for the MSI to get corrupted if shpc and acpi
1314  * are used together on certain PXH-based systems.
1315  */
1316 static void __devinit quirk_pcie_pxh(struct pci_dev *dev)
1317 {
1318         disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
1319                                         PCI_CAP_ID_MSI);
1320         dev->no_msi = 1;
1321
1322         printk(KERN_WARNING "PCI: PXH quirk detected, "
1323                 "disabling MSI for SHPC device\n");
1324 }
1325 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_0,     quirk_pcie_pxh);
1326 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_1,     quirk_pcie_pxh);
1327 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_0,      quirk_pcie_pxh);
1328 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_1,      quirk_pcie_pxh);
1329 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHV,       quirk_pcie_pxh);
1330
1331
1332 /*
1333  * Fixup the cardbus bridges on the IBM Dock II docking station
1334  */
1335 static void __devinit quirk_ibm_dock2_cardbus(struct pci_dev *dev)
1336 {
1337         u32 val;
1338
1339         /*
1340          * tie the 2 interrupt pins to INTA, and configure the
1341          * multifunction routing register to handle this.
1342          */
1343         if ((dev->subsystem_vendor == PCI_VENDOR_ID_IBM) &&
1344                 (dev->subsystem_device == 0x0148)) {
1345                 printk(KERN_INFO "PCI: Found IBM Dock II Cardbus Bridge "
1346                         "applying quirk\n");
1347                 pci_read_config_dword(dev, 0x8c, &val);
1348                 val = ((val & 0xffffff00) | 0x1002);
1349                 pci_write_config_dword(dev, 0x8c, val);
1350                 pci_read_config_dword(dev, 0x80, &val);
1351                 val = ((val & 0x00ffff00) | 0x2864c077);
1352                 pci_write_config_dword(dev, 0x80, val);
1353         }
1354 }
1355
1356 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TI, PCI_DEVICE_ID_TI_1420,
1357                                 quirk_ibm_dock2_cardbus);
1358
1359 static void __devinit quirk_netmos(struct pci_dev *dev)
1360 {
1361         unsigned int num_parallel = (dev->subsystem_device & 0xf0) >> 4;
1362         unsigned int num_serial = dev->subsystem_device & 0xf;
1363
1364         /*
1365          * These Netmos parts are multiport serial devices with optional
1366          * parallel ports.  Even when parallel ports are present, they
1367          * are identified as class SERIAL, which means the serial driver
1368          * will claim them.  To prevent this, mark them as class OTHER.
1369          * These combo devices should be claimed by parport_serial.
1370          *
1371          * The subdevice ID is of the form 0x00PS, where <P> is the number
1372          * of parallel ports and <S> is the number of serial ports.
1373          */
1374         switch (dev->device) {
1375         case PCI_DEVICE_ID_NETMOS_9735:
1376         case PCI_DEVICE_ID_NETMOS_9745:
1377         case PCI_DEVICE_ID_NETMOS_9835:
1378         case PCI_DEVICE_ID_NETMOS_9845:
1379         case PCI_DEVICE_ID_NETMOS_9855:
1380                 if ((dev->class >> 8) == PCI_CLASS_COMMUNICATION_SERIAL &&
1381                     num_parallel) {
1382                         printk(KERN_INFO "PCI: Netmos %04x (%u parallel, "
1383                                 "%u serial); changing class SERIAL to OTHER "
1384                                 "(use parport_serial)\n",
1385                                 dev->device, num_parallel, num_serial);
1386                         dev->class = (PCI_CLASS_COMMUNICATION_OTHER << 8) |
1387                             (dev->class & 0xff);
1388                 }
1389         }
1390 }
1391 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_NETMOS, PCI_ANY_ID, quirk_netmos);
1392
1393
1394 static void __devinit fixup_rev1_53c810(struct pci_dev* dev)
1395 {
1396         /* rev 1 ncr53c810 chips don't set the class at all which means
1397          * they don't get their resources remapped. Fix that here.
1398          */
1399
1400         if (dev->class == PCI_CLASS_NOT_DEFINED) {
1401                 printk(KERN_INFO "NCR 53c810 rev 1 detected, setting PCI class.\n");
1402                 dev->class = PCI_CLASS_STORAGE_SCSI;
1403         }
1404 }
1405 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_NCR, PCI_DEVICE_ID_NCR_53C810, fixup_rev1_53c810);
1406
1407
1408 static void pci_do_fixups(struct pci_dev *dev, struct pci_fixup *f, struct pci_fixup *end)
1409 {
1410         while (f < end) {
1411                 if ((f->vendor == dev->vendor || f->vendor == (u16) PCI_ANY_ID) &&
1412                     (f->device == dev->device || f->device == (u16) PCI_ANY_ID)) {
1413                         pr_debug("PCI: Calling quirk %p for %s\n", f->hook, pci_name(dev));
1414                         f->hook(dev);
1415                 }
1416                 f++;
1417         }
1418 }
1419
1420 extern struct pci_fixup __start_pci_fixups_early[];
1421 extern struct pci_fixup __end_pci_fixups_early[];
1422 extern struct pci_fixup __start_pci_fixups_header[];
1423 extern struct pci_fixup __end_pci_fixups_header[];
1424 extern struct pci_fixup __start_pci_fixups_final[];
1425 extern struct pci_fixup __end_pci_fixups_final[];
1426 extern struct pci_fixup __start_pci_fixups_enable[];
1427 extern struct pci_fixup __end_pci_fixups_enable[];
1428
1429
1430 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev)
1431 {
1432         struct pci_fixup *start, *end;
1433
1434         switch(pass) {
1435         case pci_fixup_early:
1436                 start = __start_pci_fixups_early;
1437                 end = __end_pci_fixups_early;
1438                 break;
1439
1440         case pci_fixup_header:
1441                 start = __start_pci_fixups_header;
1442                 end = __end_pci_fixups_header;
1443                 break;
1444
1445         case pci_fixup_final:
1446                 start = __start_pci_fixups_final;
1447                 end = __end_pci_fixups_final;
1448                 break;
1449
1450         case pci_fixup_enable:
1451                 start = __start_pci_fixups_enable;
1452                 end = __end_pci_fixups_enable;
1453                 break;
1454
1455         default:
1456                 /* stupid compiler warning, you would think with an enum... */
1457                 return;
1458         }
1459         pci_do_fixups(dev, start, end);
1460 }
1461
1462 /* Enable 1k I/O space granularity on the Intel P64H2 */
1463 static void __devinit quirk_p64h2_1k_io(struct pci_dev *dev)
1464 {
1465         u16 en1k;
1466         u8 io_base_lo, io_limit_lo;
1467         unsigned long base, limit;
1468         struct resource *res = dev->resource + PCI_BRIDGE_RESOURCES;
1469
1470         pci_read_config_word(dev, 0x40, &en1k);
1471
1472         if (en1k & 0x200) {
1473                 printk(KERN_INFO "PCI: Enable I/O Space to 1 KB Granularity\n");
1474
1475                 pci_read_config_byte(dev, PCI_IO_BASE, &io_base_lo);
1476                 pci_read_config_byte(dev, PCI_IO_LIMIT, &io_limit_lo);
1477                 base = (io_base_lo & (PCI_IO_RANGE_MASK | 0x0c)) << 8;
1478                 limit = (io_limit_lo & (PCI_IO_RANGE_MASK | 0x0c)) << 8;
1479
1480                 if (base <= limit) {
1481                         res->start = base;
1482                         res->end = limit + 0x3ff;
1483                 }
1484         }
1485 }
1486 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   0x1460,         quirk_p64h2_1k_io);
1487
1488 EXPORT_SYMBOL(pcie_mch_quirk);
1489 #ifdef CONFIG_HOTPLUG
1490 EXPORT_SYMBOL(pci_fixup_device);
1491 #endif