drivers/net/ethernet/mscc/ocelot.c

   1 // SPDX-License-Identifier: (GPL-2.0 OR MIT)
   2 /*
   3  * Microsemi Ocelot Switch driver
   4  *
   5  * Copyright (c) 2017 Microsemi Corporation
   6  */
   7 #include <linux/dsa/ocelot.h>
   8 #include <linux/if_bridge.h>
   9 #include <linux/ptp_classify.h>
  10 #include <soc/mscc/ocelot_vcap.h>
  11 #include "ocelot.h"
  12 #include "ocelot_vcap.h"
  13
  14 #define TABLE_UPDATE_SLEEP_US 10
  15 #define TABLE_UPDATE_TIMEOUT_US 100000
  16
  17 struct ocelot_mact_entry {
  18         u8 mac[ETH_ALEN];
  19         u16 vid;
  20         enum macaccess_entry_type type;
  21 };
  22
  23 /* Caller must hold &ocelot->mact_lock */
  24 static inline u32 ocelot_mact_read_macaccess(struct ocelot *ocelot)
  25 {
  26         return ocelot_read(ocelot, ANA_TABLES_MACACCESS);
  27 }
  28
  29 /* Caller must hold &ocelot->mact_lock */
  30 static inline int ocelot_mact_wait_for_completion(struct ocelot *ocelot)
  31 {
  32         u32 val;
  33
  34         return readx_poll_timeout(ocelot_mact_read_macaccess,
  35                 ocelot, val,
  36                 (val & ANA_TABLES_MACACCESS_MAC_TABLE_CMD_M) ==
  37                 MACACCESS_CMD_IDLE,
  38                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
  39 }
  40
  41 /* Caller must hold &ocelot->mact_lock */
  42 static void ocelot_mact_select(struct ocelot *ocelot,
  43                                const unsigned char mac[ETH_ALEN],
  44                                unsigned int vid)
  45 {
  46         u32 macl = 0, mach = 0;
  47
  48         /* Set the MAC address to handle and the vlan associated in a format
  49          * understood by the hardware.
  50          */
  51         mach |= vid    << 16;
  52         mach |= mac[0] << 8;
  53         mach |= mac[1] << 0;
  54         macl |= mac[2] << 24;
  55         macl |= mac[3] << 16;
  56         macl |= mac[4] << 8;
  57         macl |= mac[5] << 0;
  58
  59         ocelot_write(ocelot, macl, ANA_TABLES_MACLDATA);
  60         ocelot_write(ocelot, mach, ANA_TABLES_MACHDATA);
  61
  62 }
  63
  64 static int __ocelot_mact_learn(struct ocelot *ocelot, int port,
  65                                const unsigned char mac[ETH_ALEN],
  66                                unsigned int vid, enum macaccess_entry_type type)
  67 {
  68         u32 cmd = ANA_TABLES_MACACCESS_VALID |
  69                 ANA_TABLES_MACACCESS_DEST_IDX(port) |
  70                 ANA_TABLES_MACACCESS_ENTRYTYPE(type) |
  71                 ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_LEARN);
  72         unsigned int mc_ports;
  73         int err;
  74
  75         /* Set MAC_CPU_COPY if the CPU port is used by a multicast entry */
  76         if (type == ENTRYTYPE_MACv4)
  77                 mc_ports = (mac[1] << 8) | mac[2];
  78         else if (type == ENTRYTYPE_MACv6)
  79                 mc_ports = (mac[0] << 8) | mac[1];
  80         else
  81                 mc_ports = 0;
  82
  83         if (mc_ports & BIT(ocelot->num_phys_ports))
  84                 cmd |= ANA_TABLES_MACACCESS_MAC_CPU_COPY;
  85
  86         ocelot_mact_select(ocelot, mac, vid);
  87
  88         /* Issue a write command */
  89         ocelot_write(ocelot, cmd, ANA_TABLES_MACACCESS);
  90
  91         err = ocelot_mact_wait_for_completion(ocelot);
  92
  93         return err;
  94 }
  95
  96 int ocelot_mact_learn(struct ocelot *ocelot, int port,
  97                       const unsigned char mac[ETH_ALEN],
  98                       unsigned int vid, enum macaccess_entry_type type)
  99 {
 100         int ret;
 101
 102         mutex_lock(&ocelot->mact_lock);
 103         ret = __ocelot_mact_learn(ocelot, port, mac, vid, type);
 104         mutex_unlock(&ocelot->mact_lock);
 105
 106         return ret;
 107 }
 108 EXPORT_SYMBOL(ocelot_mact_learn);
 109
 110 int ocelot_mact_forget(struct ocelot *ocelot,
 111                        const unsigned char mac[ETH_ALEN], unsigned int vid)
 112 {
 113         int err;
 114
 115         mutex_lock(&ocelot->mact_lock);
 116
 117         ocelot_mact_select(ocelot, mac, vid);
 118
 119         /* Issue a forget command */
 120         ocelot_write(ocelot,
 121                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_FORGET),
 122                      ANA_TABLES_MACACCESS);
 123
 124         err = ocelot_mact_wait_for_completion(ocelot);
 125
 126         mutex_unlock(&ocelot->mact_lock);
 127
 128         return err;
 129 }
 130 EXPORT_SYMBOL(ocelot_mact_forget);
 131
 132 int ocelot_mact_lookup(struct ocelot *ocelot, int *dst_idx,
 133                        const unsigned char mac[ETH_ALEN],
 134                        unsigned int vid, enum macaccess_entry_type *type)
 135 {
 136         int val;
 137
 138         mutex_lock(&ocelot->mact_lock);
 139
 140         ocelot_mact_select(ocelot, mac, vid);
 141
 142         /* Issue a read command with MACACCESS_VALID=1. */
 143         ocelot_write(ocelot, ANA_TABLES_MACACCESS_VALID |
 144                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_READ),
 145                      ANA_TABLES_MACACCESS);
 146
 147         if (ocelot_mact_wait_for_completion(ocelot)) {
 148                 mutex_unlock(&ocelot->mact_lock);
 149                 return -ETIMEDOUT;
 150         }
 151
 152         /* Read back the entry flags */
 153         val = ocelot_read(ocelot, ANA_TABLES_MACACCESS);
 154
 155         mutex_unlock(&ocelot->mact_lock);
 156
 157         if (!(val & ANA_TABLES_MACACCESS_VALID))
 158                 return -ENOENT;
 159
 160         *dst_idx = ANA_TABLES_MACACCESS_DEST_IDX_X(val);
 161         *type = ANA_TABLES_MACACCESS_ENTRYTYPE_X(val);
 162
 163         return 0;
 164 }
 165 EXPORT_SYMBOL(ocelot_mact_lookup);
 166
 167 int ocelot_mact_learn_streamdata(struct ocelot *ocelot, int dst_idx,
 168                                  const unsigned char mac[ETH_ALEN],
 169                                  unsigned int vid,
 170                                  enum macaccess_entry_type type,
 171                                  int sfid, int ssid)
 172 {
 173         int ret;
 174
 175         mutex_lock(&ocelot->mact_lock);
 176
 177         ocelot_write(ocelot,
 178                      (sfid < 0 ? 0 : ANA_TABLES_STREAMDATA_SFID_VALID) |
 179                      ANA_TABLES_STREAMDATA_SFID(sfid) |
 180                      (ssid < 0 ? 0 : ANA_TABLES_STREAMDATA_SSID_VALID) |
 181                      ANA_TABLES_STREAMDATA_SSID(ssid),
 182                      ANA_TABLES_STREAMDATA);
 183
 184         ret = __ocelot_mact_learn(ocelot, dst_idx, mac, vid, type);
 185
 186         mutex_unlock(&ocelot->mact_lock);
 187
 188         return ret;
 189 }
 190 EXPORT_SYMBOL(ocelot_mact_learn_streamdata);
 191
 192 static void ocelot_mact_init(struct ocelot *ocelot)
 193 {
 194         /* Configure the learning mode entries attributes:
 195          * - Do not copy the frame to the CPU extraction queues.
 196          * - Use the vlan and mac_cpoy for dmac lookup.
 197          */
 198         ocelot_rmw(ocelot, 0,
 199                    ANA_AGENCTRL_LEARN_CPU_COPY | ANA_AGENCTRL_IGNORE_DMAC_FLAGS
 200                    | ANA_AGENCTRL_LEARN_FWD_KILL
 201                    | ANA_AGENCTRL_LEARN_IGNORE_VLAN,
 202                    ANA_AGENCTRL);
 203
 204         /* Clear the MAC table. We are not concurrent with anyone, so
 205          * holding &ocelot->mact_lock is pointless.
 206          */
 207         ocelot_write(ocelot, MACACCESS_CMD_INIT, ANA_TABLES_MACACCESS);
 208 }
 209
 210 static void ocelot_vcap_enable(struct ocelot *ocelot, int port)
 211 {
 212         ocelot_write_gix(ocelot, ANA_PORT_VCAP_S2_CFG_S2_ENA |
 213                          ANA_PORT_VCAP_S2_CFG_S2_IP6_CFG(0xa),
 214                          ANA_PORT_VCAP_S2_CFG, port);
 215
 216         ocelot_write_gix(ocelot, ANA_PORT_VCAP_CFG_S1_ENA,
 217                          ANA_PORT_VCAP_CFG, port);
 218
 219         ocelot_rmw_gix(ocelot, REW_PORT_CFG_ES0_EN,
 220                        REW_PORT_CFG_ES0_EN,
 221                        REW_PORT_CFG, port);
 222 }
 223
 224 static inline u32 ocelot_vlant_read_vlanaccess(struct ocelot *ocelot)
 225 {
 226         return ocelot_read(ocelot, ANA_TABLES_VLANACCESS);
 227 }
 228
 229 static inline int ocelot_vlant_wait_for_completion(struct ocelot *ocelot)
 230 {
 231         u32 val;
 232
 233         return readx_poll_timeout(ocelot_vlant_read_vlanaccess,
 234                 ocelot,
 235                 val,
 236                 (val & ANA_TABLES_VLANACCESS_VLAN_TBL_CMD_M) ==
 237                 ANA_TABLES_VLANACCESS_CMD_IDLE,
 238                 TABLE_UPDATE_SLEEP_US, TABLE_UPDATE_TIMEOUT_US);
 239 }
 240
 241 static int ocelot_vlant_set_mask(struct ocelot *ocelot, u16 vid, u32 mask)
 242 {
 243         /* Select the VID to configure */
 244         ocelot_write(ocelot, ANA_TABLES_VLANTIDX_V_INDEX(vid),
 245                      ANA_TABLES_VLANTIDX);
 246         /* Set the vlan port members mask and issue a write command */
 247         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_VLAN_PORT_MASK(mask) |
 248                              ANA_TABLES_VLANACCESS_CMD_WRITE,
 249                      ANA_TABLES_VLANACCESS);
 250
 251         return ocelot_vlant_wait_for_completion(ocelot);
 252 }
 253
 254 static int ocelot_port_num_untagged_vlans(struct ocelot *ocelot, int port)
 255 {
 256         struct ocelot_bridge_vlan *vlan;
 257         int num_untagged = 0;
 258
 259         list_for_each_entry(vlan, &ocelot->vlans, list) {
 260                 if (!(vlan->portmask & BIT(port)))
 261                         continue;
 262
 263                 if (vlan->untagged & BIT(port))
 264                         num_untagged++;
 265         }
 266
 267         return num_untagged;
 268 }
 269
 270 static int ocelot_port_num_tagged_vlans(struct ocelot *ocelot, int port)
 271 {
 272         struct ocelot_bridge_vlan *vlan;
 273         int num_tagged = 0;
 274
 275         list_for_each_entry(vlan, &ocelot->vlans, list) {
 276                 if (!(vlan->portmask & BIT(port)))
 277                         continue;
 278
 279                 if (!(vlan->untagged & BIT(port)))
 280                         num_tagged++;
 281         }
 282
 283         return num_tagged;
 284 }
 285
 286 /* We use native VLAN when we have to mix egress-tagged VLANs with exactly
 287  * _one_ egress-untagged VLAN (_the_ native VLAN)
 288  */
 289 static bool ocelot_port_uses_native_vlan(struct ocelot *ocelot, int port)
 290 {
 291         return ocelot_port_num_tagged_vlans(ocelot, port) &&
 292                ocelot_port_num_untagged_vlans(ocelot, port) == 1;
 293 }
 294
 295 static struct ocelot_bridge_vlan *
 296 ocelot_port_find_native_vlan(struct ocelot *ocelot, int port)
 297 {
 298         struct ocelot_bridge_vlan *vlan;
 299
 300         list_for_each_entry(vlan, &ocelot->vlans, list)
 301                 if (vlan->portmask & BIT(port) && vlan->untagged & BIT(port))
 302                         return vlan;
 303
 304         return NULL;
 305 }
 306
 307 /* Keep in sync REW_TAG_CFG_TAG_CFG and, if applicable,
 308  * REW_PORT_VLAN_CFG_PORT_VID, with the bridge VLAN table and VLAN awareness
 309  * state of the port.
 310  */
 311 static void ocelot_port_manage_port_tag(struct ocelot *ocelot, int port)
 312 {
 313         struct ocelot_port *ocelot_port = ocelot->ports[port];
 314         enum ocelot_port_tag_config tag_cfg;
 315         bool uses_native_vlan = false;
 316
 317         if (ocelot_port->vlan_aware) {
 318                 uses_native_vlan = ocelot_port_uses_native_vlan(ocelot, port);
 319
 320                 if (uses_native_vlan)
 321                         tag_cfg = OCELOT_PORT_TAG_NATIVE;
 322                 else if (ocelot_port_num_untagged_vlans(ocelot, port))
 323                         tag_cfg = OCELOT_PORT_TAG_DISABLED;
 324                 else
 325                         tag_cfg = OCELOT_PORT_TAG_TRUNK;
 326         } else {
 327                 tag_cfg = OCELOT_PORT_TAG_DISABLED;
 328         }
 329
 330         ocelot_rmw_gix(ocelot, REW_TAG_CFG_TAG_CFG(tag_cfg),
 331                        REW_TAG_CFG_TAG_CFG_M,
 332                        REW_TAG_CFG, port);
 333
 334         if (uses_native_vlan) {
 335                 struct ocelot_bridge_vlan *native_vlan;
 336
 337                 /* Not having a native VLAN is impossible, because
 338                  * ocelot_port_num_untagged_vlans has returned 1.
 339                  * So there is no use in checking for NULL here.
 340                  */
 341                 native_vlan = ocelot_port_find_native_vlan(ocelot, port);
 342
 343                 ocelot_rmw_gix(ocelot,
 344                                REW_PORT_VLAN_CFG_PORT_VID(native_vlan->vid),
 345                                REW_PORT_VLAN_CFG_PORT_VID_M,
 346                                REW_PORT_VLAN_CFG, port);
 347         }
 348 }
 349
 350 /* Default vlan to clasify for untagged frames (may be zero) */
 351 static void ocelot_port_set_pvid(struct ocelot *ocelot, int port,
 352                                  const struct ocelot_bridge_vlan *pvid_vlan)
 353 {
 354         struct ocelot_port *ocelot_port = ocelot->ports[port];
 355         u16 pvid = OCELOT_VLAN_UNAWARE_PVID;
 356         u32 val = 0;
 357
 358         ocelot_port->pvid_vlan = pvid_vlan;
 359
 360         if (ocelot_port->vlan_aware && pvid_vlan)
 361                 pvid = pvid_vlan->vid;
 362
 363         ocelot_rmw_gix(ocelot,
 364                        ANA_PORT_VLAN_CFG_VLAN_VID(pvid),
 365                        ANA_PORT_VLAN_CFG_VLAN_VID_M,
 366                        ANA_PORT_VLAN_CFG, port);
 367
 368         /* If there's no pvid, we should drop not only untagged traffic (which
 369          * happens automatically), but also 802.1p traffic which gets
 370          * classified to VLAN 0, but that is always in our RX filter, so it
 371          * would get accepted were it not for this setting.
 372          */
 373         if (!pvid_vlan && ocelot_port->vlan_aware)
 374                 val = ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
 375                       ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA;
 376
 377         ocelot_rmw_gix(ocelot, val,
 378                        ANA_PORT_DROP_CFG_DROP_PRIO_S_TAGGED_ENA |
 379                        ANA_PORT_DROP_CFG_DROP_PRIO_C_TAGGED_ENA,
 380                        ANA_PORT_DROP_CFG, port);
 381 }
 382
 383 static struct ocelot_bridge_vlan *ocelot_bridge_vlan_find(struct ocelot *ocelot,
 384                                                           u16 vid)
 385 {
 386         struct ocelot_bridge_vlan *vlan;
 387
 388         list_for_each_entry(vlan, &ocelot->vlans, list)
 389                 if (vlan->vid == vid)
 390                         return vlan;
 391
 392         return NULL;
 393 }
 394
 395 static int ocelot_vlan_member_add(struct ocelot *ocelot, int port, u16 vid,
 396                                   bool untagged)
 397 {
 398         struct ocelot_bridge_vlan *vlan = ocelot_bridge_vlan_find(ocelot, vid);
 399         unsigned long portmask;
 400         int err;
 401
 402         if (vlan) {
 403                 portmask = vlan->portmask | BIT(port);
 404
 405                 err = ocelot_vlant_set_mask(ocelot, vid, portmask);
 406                 if (err)
 407                         return err;
 408
 409                 vlan->portmask = portmask;
 410                 /* Bridge VLANs can be overwritten with a different
 411                  * egress-tagging setting, so make sure to override an untagged
 412                  * with a tagged VID if that's going on.
 413                  */
 414                 if (untagged)
 415                         vlan->untagged |= BIT(port);
 416                 else
 417                         vlan->untagged &= ~BIT(port);
 418
 419                 return 0;
 420         }
 421
 422         vlan = kzalloc(sizeof(*vlan), GFP_KERNEL);
 423         if (!vlan)
 424                 return -ENOMEM;
 425
 426         portmask = BIT(port);
 427
 428         err = ocelot_vlant_set_mask(ocelot, vid, portmask);
 429         if (err) {
 430                 kfree(vlan);
 431                 return err;
 432         }
 433
 434         vlan->vid = vid;
 435         vlan->portmask = portmask;
 436         if (untagged)
 437                 vlan->untagged = BIT(port);
 438         INIT_LIST_HEAD(&vlan->list);
 439         list_add_tail(&vlan->list, &ocelot->vlans);
 440
 441         return 0;
 442 }
 443
 444 static int ocelot_vlan_member_del(struct ocelot *ocelot, int port, u16 vid)
 445 {
 446         struct ocelot_bridge_vlan *vlan = ocelot_bridge_vlan_find(ocelot, vid);
 447         unsigned long portmask;
 448         int err;
 449
 450         if (!vlan)
 451                 return 0;
 452
 453         portmask = vlan->portmask & ~BIT(port);
 454
 455         err = ocelot_vlant_set_mask(ocelot, vid, portmask);
 456         if (err)
 457                 return err;
 458
 459         vlan->portmask = portmask;
 460         if (vlan->portmask)
 461                 return 0;
 462
 463         list_del(&vlan->list);
 464         kfree(vlan);
 465
 466         return 0;
 467 }
 468
 469 int ocelot_port_vlan_filtering(struct ocelot *ocelot, int port,
 470                                bool vlan_aware, struct netlink_ext_ack *extack)
 471 {
 472         struct ocelot_vcap_block *block = &ocelot->block[VCAP_IS1];
 473         struct ocelot_port *ocelot_port = ocelot->ports[port];
 474         struct ocelot_vcap_filter *filter;
 475         u32 val;
 476
 477         list_for_each_entry(filter, &block->rules, list) {
 478                 if (filter->ingress_port_mask & BIT(port) &&
 479                     filter->action.vid_replace_ena) {
 480                         NL_SET_ERR_MSG_MOD(extack,
 481                                            "Cannot change VLAN state with vlan modify rules active");
 482                         return -EBUSY;
 483                 }
 484         }
 485
 486         ocelot_port->vlan_aware = vlan_aware;
 487
 488         if (vlan_aware)
 489                 val = ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
 490                       ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1);
 491         else
 492                 val = 0;
 493         ocelot_rmw_gix(ocelot, val,
 494                        ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
 495                        ANA_PORT_VLAN_CFG_VLAN_POP_CNT_M,
 496                        ANA_PORT_VLAN_CFG, port);
 497
 498         ocelot_port_set_pvid(ocelot, port, ocelot_port->pvid_vlan);
 499         ocelot_port_manage_port_tag(ocelot, port);
 500
 501         return 0;
 502 }
 503 EXPORT_SYMBOL(ocelot_port_vlan_filtering);
 504
 505 int ocelot_vlan_prepare(struct ocelot *ocelot, int port, u16 vid, bool pvid,
 506                         bool untagged, struct netlink_ext_ack *extack)
 507 {
 508         if (untagged) {
 509                 /* We are adding an egress-tagged VLAN */
 510                 if (ocelot_port_uses_native_vlan(ocelot, port)) {
 511                         NL_SET_ERR_MSG_MOD(extack,
 512                                            "Port with egress-tagged VLANs cannot have more than one egress-untagged (native) VLAN");
 513                         return -EBUSY;
 514                 }
 515         } else {
 516                 /* We are adding an egress-tagged VLAN */
 517                 if (ocelot_port_num_untagged_vlans(ocelot, port) > 1) {
 518                         NL_SET_ERR_MSG_MOD(extack,
 519                                            "Port with more than one egress-untagged VLAN cannot have egress-tagged VLANs");
 520                         return -EBUSY;
 521                 }
 522         }
 523
 524         return 0;
 525 }
 526 EXPORT_SYMBOL(ocelot_vlan_prepare);
 527
 528 int ocelot_vlan_add(struct ocelot *ocelot, int port, u16 vid, bool pvid,
 529                     bool untagged)
 530 {
 531         int err;
 532
 533         err = ocelot_vlan_member_add(ocelot, port, vid, untagged);
 534         if (err)
 535                 return err;
 536
 537         /* Default ingress vlan classification */
 538         if (pvid)
 539                 ocelot_port_set_pvid(ocelot, port,
 540                                      ocelot_bridge_vlan_find(ocelot, vid));
 541
 542         /* Untagged egress vlan clasification */
 543         ocelot_port_manage_port_tag(ocelot, port);
 544
 545         return 0;
 546 }
 547 EXPORT_SYMBOL(ocelot_vlan_add);
 548
 549 int ocelot_vlan_del(struct ocelot *ocelot, int port, u16 vid)
 550 {
 551         struct ocelot_port *ocelot_port = ocelot->ports[port];
 552         int err;
 553
 554         err = ocelot_vlan_member_del(ocelot, port, vid);
 555         if (err)
 556                 return err;
 557
 558         /* Ingress */
 559         if (ocelot_port->pvid_vlan && ocelot_port->pvid_vlan->vid == vid)
 560                 ocelot_port_set_pvid(ocelot, port, NULL);
 561
 562         /* Egress */
 563         ocelot_port_manage_port_tag(ocelot, port);
 564
 565         return 0;
 566 }
 567 EXPORT_SYMBOL(ocelot_vlan_del);
 568
 569 static void ocelot_vlan_init(struct ocelot *ocelot)
 570 {
 571         unsigned long all_ports = GENMASK(ocelot->num_phys_ports - 1, 0);
 572         u16 port, vid;
 573
 574         /* Clear VLAN table, by default all ports are members of all VLANs */
 575         ocelot_write(ocelot, ANA_TABLES_VLANACCESS_CMD_INIT,
 576                      ANA_TABLES_VLANACCESS);
 577         ocelot_vlant_wait_for_completion(ocelot);
 578
 579         /* Configure the port VLAN memberships */
 580         for (vid = 1; vid < VLAN_N_VID; vid++)
 581                 ocelot_vlant_set_mask(ocelot, vid, 0);
 582
 583         /* Because VLAN filtering is enabled, we need VID 0 to get untagged
 584          * traffic.  It is added automatically if 8021q module is loaded, but
 585          * we can't rely on it since module may be not loaded.
 586          */
 587         ocelot_vlant_set_mask(ocelot, OCELOT_VLAN_UNAWARE_PVID, all_ports);
 588
 589         /* Set vlan ingress filter mask to all ports but the CPU port by
 590          * default.
 591          */
 592         ocelot_write(ocelot, all_ports, ANA_VLANMASK);
 593
 594         for (port = 0; port < ocelot->num_phys_ports; port++) {
 595                 ocelot_write_gix(ocelot, 0, REW_PORT_VLAN_CFG, port);
 596                 ocelot_write_gix(ocelot, 0, REW_TAG_CFG, port);
 597         }
 598 }
 599
 600 static u32 ocelot_read_eq_avail(struct ocelot *ocelot, int port)
 601 {
 602         return ocelot_read_rix(ocelot, QSYS_SW_STATUS, port);
 603 }
 604
 605 static int ocelot_port_flush(struct ocelot *ocelot, int port)
 606 {
 607         unsigned int pause_ena;
 608         int err, val;
 609
 610         /* Disable dequeuing from the egress queues */
 611         ocelot_rmw_rix(ocelot, QSYS_PORT_MODE_DEQUEUE_DIS,
 612                        QSYS_PORT_MODE_DEQUEUE_DIS,
 613                        QSYS_PORT_MODE, port);
 614
 615         /* Disable flow control */
 616         ocelot_fields_read(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA, &pause_ena);
 617         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA, 0);
 618
 619         /* Disable priority flow control */
 620         ocelot_fields_write(ocelot, port,
 621                             QSYS_SWITCH_PORT_MODE_TX_PFC_ENA, 0);
 622
 623         /* Wait at least the time it takes to receive a frame of maximum length
 624          * at the port.
 625          * Worst-case delays for 10 kilobyte jumbo frames are:
 626          * 8 ms on a 10M port
 627          * 800 μs on a 100M port
 628          * 80 μs on a 1G port
 629          * 32 μs on a 2.5G port
 630          */
 631         usleep_range(8000, 10000);
 632
 633         /* Disable half duplex backpressure. */
 634         ocelot_rmw_rix(ocelot, 0, SYS_FRONT_PORT_MODE_HDX_MODE,
 635                        SYS_FRONT_PORT_MODE, port);
 636
 637         /* Flush the queues associated with the port. */
 638         ocelot_rmw_gix(ocelot, REW_PORT_CFG_FLUSH_ENA, REW_PORT_CFG_FLUSH_ENA,
 639                        REW_PORT_CFG, port);
 640
 641         /* Enable dequeuing from the egress queues. */
 642         ocelot_rmw_rix(ocelot, 0, QSYS_PORT_MODE_DEQUEUE_DIS, QSYS_PORT_MODE,
 643                        port);
 644
 645         /* Wait until flushing is complete. */
 646         err = read_poll_timeout(ocelot_read_eq_avail, val, !val,
 647                                 100, 2000000, false, ocelot, port);
 648
 649         /* Clear flushing again. */
 650         ocelot_rmw_gix(ocelot, 0, REW_PORT_CFG_FLUSH_ENA, REW_PORT_CFG, port);
 651
 652         /* Re-enable flow control */
 653         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA, pause_ena);
 654
 655         return err;
 656 }
 657
 658 void ocelot_phylink_mac_link_down(struct ocelot *ocelot, int port,
 659                                   unsigned int link_an_mode,
 660                                   phy_interface_t interface,
 661                                   unsigned long quirks)
 662 {
 663         struct ocelot_port *ocelot_port = ocelot->ports[port];
 664         int err;
 665
 666         ocelot_port->speed = SPEED_UNKNOWN;
 667
 668         ocelot_port_rmwl(ocelot_port, 0, DEV_MAC_ENA_CFG_RX_ENA,
 669                          DEV_MAC_ENA_CFG);
 670
 671         if (ocelot->ops->cut_through_fwd) {
 672                 mutex_lock(&ocelot->fwd_domain_lock);
 673                 ocelot->ops->cut_through_fwd(ocelot);
 674                 mutex_unlock(&ocelot->fwd_domain_lock);
 675         }
 676
 677         ocelot_fields_write(ocelot, port, QSYS_SWITCH_PORT_MODE_PORT_ENA, 0);
 678
 679         err = ocelot_port_flush(ocelot, port);
 680         if (err)
 681                 dev_err(ocelot->dev, "failed to flush port %d: %d\n",
 682                         port, err);
 683
 684         /* Put the port in reset. */
 685         if (interface != PHY_INTERFACE_MODE_QSGMII ||
 686             !(quirks & OCELOT_QUIRK_QSGMII_PORTS_MUST_BE_UP))
 687                 ocelot_port_rmwl(ocelot_port,
 688                                  DEV_CLOCK_CFG_MAC_TX_RST |
 689                                  DEV_CLOCK_CFG_MAC_RX_RST,
 690                                  DEV_CLOCK_CFG_MAC_TX_RST |
 691                                  DEV_CLOCK_CFG_MAC_RX_RST,
 692                                  DEV_CLOCK_CFG);
 693 }
 694 EXPORT_SYMBOL_GPL(ocelot_phylink_mac_link_down);
 695
 696 void ocelot_phylink_mac_link_up(struct ocelot *ocelot, int port,
 697                                 struct phy_device *phydev,
 698                                 unsigned int link_an_mode,
 699                                 phy_interface_t interface,
 700                                 int speed, int duplex,
 701                                 bool tx_pause, bool rx_pause,
 702                                 unsigned long quirks)
 703 {
 704         struct ocelot_port *ocelot_port = ocelot->ports[port];
 705         int mac_speed, mode = 0;
 706         u32 mac_fc_cfg;
 707
 708         ocelot_port->speed = speed;
 709
 710         /* The MAC might be integrated in systems where the MAC speed is fixed
 711          * and it's the PCS who is performing the rate adaptation, so we have
 712          * to write "1000Mbps" into the LINK_SPEED field of DEV_CLOCK_CFG
 713          * (which is also its default value).
 714          */
 715         if ((quirks & OCELOT_QUIRK_PCS_PERFORMS_RATE_ADAPTATION) ||
 716             speed == SPEED_1000) {
 717                 mac_speed = OCELOT_SPEED_1000;
 718                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
 719         } else if (speed == SPEED_2500) {
 720                 mac_speed = OCELOT_SPEED_2500;
 721                 mode = DEV_MAC_MODE_CFG_GIGA_MODE_ENA;
 722         } else if (speed == SPEED_100) {
 723                 mac_speed = OCELOT_SPEED_100;
 724         } else {
 725                 mac_speed = OCELOT_SPEED_10;
 726         }
 727
 728         if (duplex == DUPLEX_FULL)
 729                 mode |= DEV_MAC_MODE_CFG_FDX_ENA;
 730
 731         ocelot_port_writel(ocelot_port, mode, DEV_MAC_MODE_CFG);
 732
 733         /* Take port out of reset by clearing the MAC_TX_RST, MAC_RX_RST and
 734          * PORT_RST bits in DEV_CLOCK_CFG.
 735          */
 736         ocelot_port_writel(ocelot_port, DEV_CLOCK_CFG_LINK_SPEED(mac_speed),
 737                            DEV_CLOCK_CFG);
 738
 739         switch (speed) {
 740         case SPEED_10:
 741                 mac_fc_cfg = SYS_MAC_FC_CFG_FC_LINK_SPEED(OCELOT_SPEED_10);
 742                 break;
 743         case SPEED_100:
 744                 mac_fc_cfg = SYS_MAC_FC_CFG_FC_LINK_SPEED(OCELOT_SPEED_100);
 745                 break;
 746         case SPEED_1000:
 747         case SPEED_2500:
 748                 mac_fc_cfg = SYS_MAC_FC_CFG_FC_LINK_SPEED(OCELOT_SPEED_1000);
 749                 break;
 750         default:
 751                 dev_err(ocelot->dev, "Unsupported speed on port %d: %d\n",
 752                         port, speed);
 753                 return;
 754         }
 755
 756         /* Handle RX pause in all cases, with 2500base-X this is used for rate
 757          * adaptation.
 758          */
 759         mac_fc_cfg |= SYS_MAC_FC_CFG_RX_FC_ENA;
 760
 761         if (tx_pause)
 762                 mac_fc_cfg |= SYS_MAC_FC_CFG_TX_FC_ENA |
 763                               SYS_MAC_FC_CFG_PAUSE_VAL_CFG(0xffff) |
 764                               SYS_MAC_FC_CFG_FC_LATENCY_CFG(0x7) |
 765                               SYS_MAC_FC_CFG_ZERO_PAUSE_ENA;
 766
 767         /* Flow control. Link speed is only used here to evaluate the time
 768          * specification in incoming pause frames.
 769          */
 770         ocelot_write_rix(ocelot, mac_fc_cfg, SYS_MAC_FC_CFG, port);
 771
 772         ocelot_write_rix(ocelot, 0, ANA_POL_FLOWC, port);
 773
 774         /* Don't attempt to send PAUSE frames on the NPI port, it's broken */
 775         if (port != ocelot->npi)
 776                 ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA,
 777                                     tx_pause);
 778
 779         /* Undo the effects of ocelot_phylink_mac_link_down:
 780          * enable MAC module
 781          */
 782         ocelot_port_writel(ocelot_port, DEV_MAC_ENA_CFG_RX_ENA |
 783                            DEV_MAC_ENA_CFG_TX_ENA, DEV_MAC_ENA_CFG);
 784
 785         /* If the port supports cut-through forwarding, update the masks before
 786          * enabling forwarding on the port.
 787          */
 788         if (ocelot->ops->cut_through_fwd) {
 789                 mutex_lock(&ocelot->fwd_domain_lock);
 790                 ocelot->ops->cut_through_fwd(ocelot);
 791                 mutex_unlock(&ocelot->fwd_domain_lock);
 792         }
 793
 794         /* Core: Enable port for frame transfer */
 795         ocelot_fields_write(ocelot, port,
 796                             QSYS_SWITCH_PORT_MODE_PORT_ENA, 1);
 797 }
 798 EXPORT_SYMBOL_GPL(ocelot_phylink_mac_link_up);
 799
 800 static int ocelot_port_add_txtstamp_skb(struct ocelot *ocelot, int port,
 801                                         struct sk_buff *clone)
 802 {
 803         struct ocelot_port *ocelot_port = ocelot->ports[port];
 804         unsigned long flags;
 805
 806         spin_lock_irqsave(&ocelot->ts_id_lock, flags);
 807
 808         if (ocelot_port->ptp_skbs_in_flight == OCELOT_MAX_PTP_ID ||
 809             ocelot->ptp_skbs_in_flight == OCELOT_PTP_FIFO_SIZE) {
 810                 spin_unlock_irqrestore(&ocelot->ts_id_lock, flags);
 811                 return -EBUSY;
 812         }
 813
 814         skb_shinfo(clone)->tx_flags |= SKBTX_IN_PROGRESS;
 815         /* Store timestamp ID in OCELOT_SKB_CB(clone)->ts_id */
 816         OCELOT_SKB_CB(clone)->ts_id = ocelot_port->ts_id;
 817
 818         ocelot_port->ts_id++;
 819         if (ocelot_port->ts_id == OCELOT_MAX_PTP_ID)
 820                 ocelot_port->ts_id = 0;
 821
 822         ocelot_port->ptp_skbs_in_flight++;
 823         ocelot->ptp_skbs_in_flight++;
 824
 825         skb_queue_tail(&ocelot_port->tx_skbs, clone);
 826
 827         spin_unlock_irqrestore(&ocelot->ts_id_lock, flags);
 828
 829         return 0;
 830 }
 831
 832 static bool ocelot_ptp_is_onestep_sync(struct sk_buff *skb,
 833                                        unsigned int ptp_class)
 834 {
 835         struct ptp_header *hdr;
 836         u8 msgtype, twostep;
 837
 838         hdr = ptp_parse_header(skb, ptp_class);
 839         if (!hdr)
 840                 return false;
 841
 842         msgtype = ptp_get_msgtype(hdr, ptp_class);
 843         twostep = hdr->flag_field[0] & 0x2;
 844
 845         if (msgtype == PTP_MSGTYPE_SYNC && twostep == 0)
 846                 return true;
 847
 848         return false;
 849 }
 850
 851 int ocelot_port_txtstamp_request(struct ocelot *ocelot, int port,
 852                                  struct sk_buff *skb,
 853                                  struct sk_buff **clone)
 854 {
 855         struct ocelot_port *ocelot_port = ocelot->ports[port];
 856         u8 ptp_cmd = ocelot_port->ptp_cmd;
 857         unsigned int ptp_class;
 858         int err;
 859
 860         /* Don't do anything if PTP timestamping not enabled */
 861         if (!ptp_cmd)
 862                 return 0;
 863
 864         ptp_class = ptp_classify_raw(skb);
 865         if (ptp_class == PTP_CLASS_NONE)
 866                 return -EINVAL;
 867
 868         /* Store ptp_cmd in OCELOT_SKB_CB(skb)->ptp_cmd */
 869         if (ptp_cmd == IFH_REW_OP_ORIGIN_PTP) {
 870                 if (ocelot_ptp_is_onestep_sync(skb, ptp_class)) {
 871                         OCELOT_SKB_CB(skb)->ptp_cmd = ptp_cmd;
 872                         return 0;
 873                 }
 874
 875                 /* Fall back to two-step timestamping */
 876                 ptp_cmd = IFH_REW_OP_TWO_STEP_PTP;
 877         }
 878
 879         if (ptp_cmd == IFH_REW_OP_TWO_STEP_PTP) {
 880                 *clone = skb_clone_sk(skb);
 881                 if (!(*clone))
 882                         return -ENOMEM;
 883
 884                 err = ocelot_port_add_txtstamp_skb(ocelot, port, *clone);
 885                 if (err)
 886                         return err;
 887
 888                 OCELOT_SKB_CB(skb)->ptp_cmd = ptp_cmd;
 889                 OCELOT_SKB_CB(*clone)->ptp_class = ptp_class;
 890         }
 891
 892         return 0;
 893 }
 894 EXPORT_SYMBOL(ocelot_port_txtstamp_request);
 895
 896 static void ocelot_get_hwtimestamp(struct ocelot *ocelot,
 897                                    struct timespec64 *ts)
 898 {
 899         unsigned long flags;
 900         u32 val;
 901
 902         spin_lock_irqsave(&ocelot->ptp_clock_lock, flags);
 903
 904         /* Read current PTP time to get seconds */
 905         val = ocelot_read_rix(ocelot, PTP_PIN_CFG, TOD_ACC_PIN);
 906
 907         val &= ~(PTP_PIN_CFG_SYNC | PTP_PIN_CFG_ACTION_MASK | PTP_PIN_CFG_DOM);
 908         val |= PTP_PIN_CFG_ACTION(PTP_PIN_ACTION_SAVE);
 909         ocelot_write_rix(ocelot, val, PTP_PIN_CFG, TOD_ACC_PIN);
 910         ts->tv_sec = ocelot_read_rix(ocelot, PTP_PIN_TOD_SEC_LSB, TOD_ACC_PIN);
 911
 912         /* Read packet HW timestamp from FIFO */
 913         val = ocelot_read(ocelot, SYS_PTP_TXSTAMP);
 914         ts->tv_nsec = SYS_PTP_TXSTAMP_PTP_TXSTAMP(val);
 915
 916         /* Sec has incremented since the ts was registered */
 917         if ((ts->tv_sec & 0x1) != !!(val & SYS_PTP_TXSTAMP_PTP_TXSTAMP_SEC))
 918                 ts->tv_sec--;
 919
 920         spin_unlock_irqrestore(&ocelot->ptp_clock_lock, flags);
 921 }
 922
 923 static bool ocelot_validate_ptp_skb(struct sk_buff *clone, u16 seqid)
 924 {
 925         struct ptp_header *hdr;
 926
 927         hdr = ptp_parse_header(clone, OCELOT_SKB_CB(clone)->ptp_class);
 928         if (WARN_ON(!hdr))
 929                 return false;
 930
 931         return seqid == ntohs(hdr->sequence_id);
 932 }
 933
 934 void ocelot_get_txtstamp(struct ocelot *ocelot)
 935 {
 936         int budget = OCELOT_PTP_QUEUE_SZ;
 937
 938         while (budget--) {
 939                 struct sk_buff *skb, *skb_tmp, *skb_match = NULL;
 940                 struct skb_shared_hwtstamps shhwtstamps;
 941                 u32 val, id, seqid, txport;
 942                 struct ocelot_port *port;
 943                 struct timespec64 ts;
 944                 unsigned long flags;
 945
 946                 val = ocelot_read(ocelot, SYS_PTP_STATUS);
 947
 948                 /* Check if a timestamp can be retrieved */
 949                 if (!(val & SYS_PTP_STATUS_PTP_MESS_VLD))
 950                         break;
 951
 952                 WARN_ON(val & SYS_PTP_STATUS_PTP_OVFL);
 953
 954                 /* Retrieve the ts ID and Tx port */
 955                 id = SYS_PTP_STATUS_PTP_MESS_ID_X(val);
 956                 txport = SYS_PTP_STATUS_PTP_MESS_TXPORT_X(val);
 957                 seqid = SYS_PTP_STATUS_PTP_MESS_SEQ_ID(val);
 958
 959                 port = ocelot->ports[txport];
 960
 961                 spin_lock(&ocelot->ts_id_lock);
 962                 port->ptp_skbs_in_flight--;
 963                 ocelot->ptp_skbs_in_flight--;
 964                 spin_unlock(&ocelot->ts_id_lock);
 965
 966                 /* Retrieve its associated skb */
 967 try_again:
 968                 spin_lock_irqsave(&port->tx_skbs.lock, flags);
 969
 970                 skb_queue_walk_safe(&port->tx_skbs, skb, skb_tmp) {
 971                         if (OCELOT_SKB_CB(skb)->ts_id != id)
 972                                 continue;
 973                         __skb_unlink(skb, &port->tx_skbs);
 974                         skb_match = skb;
 975                         break;
 976                 }
 977
 978                 spin_unlock_irqrestore(&port->tx_skbs.lock, flags);
 979
 980                 if (WARN_ON(!skb_match))
 981                         continue;
 982
 983                 if (!ocelot_validate_ptp_skb(skb_match, seqid)) {
 984                         dev_err_ratelimited(ocelot->dev,
 985                                             "port %d received stale TX timestamp for seqid %d, discarding\n",
 986                                             txport, seqid);
 987                         dev_kfree_skb_any(skb);
 988                         goto try_again;
 989                 }
 990
 991                 /* Get the h/w timestamp */
 992                 ocelot_get_hwtimestamp(ocelot, &ts);
 993
 994                 /* Set the timestamp into the skb */
 995                 memset(&shhwtstamps, 0, sizeof(shhwtstamps));
 996                 shhwtstamps.hwtstamp = ktime_set(ts.tv_sec, ts.tv_nsec);
 997                 skb_complete_tx_timestamp(skb_match, &shhwtstamps);
 998
 999                 /* Next ts */
1000                 ocelot_write(ocelot, SYS_PTP_NXT_PTP_NXT, SYS_PTP_NXT);
1001         }
1002 }
1003 EXPORT_SYMBOL(ocelot_get_txtstamp);
1004
1005 static int ocelot_rx_frame_word(struct ocelot *ocelot, u8 grp, bool ifh,
1006                                 u32 *rval)
1007 {
1008         u32 bytes_valid, val;
1009
1010         val = ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1011         if (val == XTR_NOT_READY) {
1012                 if (ifh)
1013                         return -EIO;
1014
1015                 do {
1016                         val = ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1017                 } while (val == XTR_NOT_READY);
1018         }
1019
1020         switch (val) {
1021         case XTR_ABORT:
1022                 return -EIO;
1023         case XTR_EOF_0:
1024         case XTR_EOF_1:
1025         case XTR_EOF_2:
1026         case XTR_EOF_3:
1027         case XTR_PRUNED:
1028                 bytes_valid = XTR_VALID_BYTES(val);
1029                 val = ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1030                 if (val == XTR_ESCAPE)
1031                         *rval = ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1032                 else
1033                         *rval = val;
1034
1035                 return bytes_valid;
1036         case XTR_ESCAPE:
1037                 *rval = ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1038
1039                 return 4;
1040         default:
1041                 *rval = val;
1042
1043                 return 4;
1044         }
1045 }
1046
1047 static int ocelot_xtr_poll_xfh(struct ocelot *ocelot, int grp, u32 *xfh)
1048 {
1049         int i, err = 0;
1050
1051         for (i = 0; i < OCELOT_TAG_LEN / 4; i++) {
1052                 err = ocelot_rx_frame_word(ocelot, grp, true, &xfh[i]);
1053                 if (err != 4)
1054                         return (err < 0) ? err : -EIO;
1055         }
1056
1057         return 0;
1058 }
1059
1060 void ocelot_ptp_rx_timestamp(struct ocelot *ocelot, struct sk_buff *skb,
1061                              u64 timestamp)
1062 {
1063         struct skb_shared_hwtstamps *shhwtstamps;
1064         u64 tod_in_ns, full_ts_in_ns;
1065         struct timespec64 ts;
1066
1067         ocelot_ptp_gettime64(&ocelot->ptp_info, &ts);
1068
1069         tod_in_ns = ktime_set(ts.tv_sec, ts.tv_nsec);
1070         if ((tod_in_ns & 0xffffffff) < timestamp)
1071                 full_ts_in_ns = (((tod_in_ns >> 32) - 1) << 32) |
1072                                 timestamp;
1073         else
1074                 full_ts_in_ns = (tod_in_ns & GENMASK_ULL(63, 32)) |
1075                                 timestamp;
1076
1077         shhwtstamps = skb_hwtstamps(skb);
1078         memset(shhwtstamps, 0, sizeof(struct skb_shared_hwtstamps));
1079         shhwtstamps->hwtstamp = full_ts_in_ns;
1080 }
1081 EXPORT_SYMBOL(ocelot_ptp_rx_timestamp);
1082
1083 int ocelot_xtr_poll_frame(struct ocelot *ocelot, int grp, struct sk_buff **nskb)
1084 {
1085         u64 timestamp, src_port, len;
1086         u32 xfh[OCELOT_TAG_LEN / 4];
1087         struct net_device *dev;
1088         struct sk_buff *skb;
1089         int sz, buf_len;
1090         u32 val, *buf;
1091         int err;
1092
1093         err = ocelot_xtr_poll_xfh(ocelot, grp, xfh);
1094         if (err)
1095                 return err;
1096
1097         ocelot_xfh_get_src_port(xfh, &src_port);
1098         ocelot_xfh_get_len(xfh, &len);
1099         ocelot_xfh_get_rew_val(xfh, &timestamp);
1100
1101         if (WARN_ON(src_port >= ocelot->num_phys_ports))
1102                 return -EINVAL;
1103
1104         dev = ocelot->ops->port_to_netdev(ocelot, src_port);
1105         if (!dev)
1106                 return -EINVAL;
1107
1108         skb = netdev_alloc_skb(dev, len);
1109         if (unlikely(!skb)) {
1110                 netdev_err(dev, "Unable to allocate sk_buff\n");
1111                 return -ENOMEM;
1112         }
1113
1114         buf_len = len - ETH_FCS_LEN;
1115         buf = (u32 *)skb_put(skb, buf_len);
1116
1117         len = 0;
1118         do {
1119                 sz = ocelot_rx_frame_word(ocelot, grp, false, &val);
1120                 if (sz < 0) {
1121                         err = sz;
1122                         goto out_free_skb;
1123                 }
1124                 *buf++ = val;
1125                 len += sz;
1126         } while (len < buf_len);
1127
1128         /* Read the FCS */
1129         sz = ocelot_rx_frame_word(ocelot, grp, false, &val);
1130         if (sz < 0) {
1131                 err = sz;
1132                 goto out_free_skb;
1133         }
1134
1135         /* Update the statistics if part of the FCS was read before */
1136         len -= ETH_FCS_LEN - sz;
1137
1138         if (unlikely(dev->features & NETIF_F_RXFCS)) {
1139                 buf = (u32 *)skb_put(skb, ETH_FCS_LEN);
1140                 *buf = val;
1141         }
1142
1143         if (ocelot->ptp)
1144                 ocelot_ptp_rx_timestamp(ocelot, skb, timestamp);
1145
1146         /* Everything we see on an interface that is in the HW bridge
1147          * has already been forwarded.
1148          */
1149         if (ocelot->ports[src_port]->bridge)
1150                 skb->offload_fwd_mark = 1;
1151
1152         skb->protocol = eth_type_trans(skb, dev);
1153
1154         *nskb = skb;
1155
1156         return 0;
1157
1158 out_free_skb:
1159         kfree_skb(skb);
1160         return err;
1161 }
1162 EXPORT_SYMBOL(ocelot_xtr_poll_frame);
1163
1164 bool ocelot_can_inject(struct ocelot *ocelot, int grp)
1165 {
1166         u32 val = ocelot_read(ocelot, QS_INJ_STATUS);
1167
1168         if (!(val & QS_INJ_STATUS_FIFO_RDY(BIT(grp))))
1169                 return false;
1170         if (val & QS_INJ_STATUS_WMARK_REACHED(BIT(grp)))
1171                 return false;
1172
1173         return true;
1174 }
1175 EXPORT_SYMBOL(ocelot_can_inject);
1176
1177 void ocelot_ifh_port_set(void *ifh, int port, u32 rew_op, u32 vlan_tag)
1178 {
1179         ocelot_ifh_set_bypass(ifh, 1);
1180         ocelot_ifh_set_dest(ifh, BIT_ULL(port));
1181         ocelot_ifh_set_tag_type(ifh, IFH_TAG_TYPE_C);
1182         if (vlan_tag)
1183                 ocelot_ifh_set_vlan_tci(ifh, vlan_tag);
1184         if (rew_op)
1185                 ocelot_ifh_set_rew_op(ifh, rew_op);
1186 }
1187 EXPORT_SYMBOL(ocelot_ifh_port_set);
1188
1189 void ocelot_port_inject_frame(struct ocelot *ocelot, int port, int grp,
1190                               u32 rew_op, struct sk_buff *skb)
1191 {
1192         u32 ifh[OCELOT_TAG_LEN / 4] = {0};
1193         unsigned int i, count, last;
1194
1195         ocelot_write_rix(ocelot, QS_INJ_CTRL_GAP_SIZE(1) |
1196                          QS_INJ_CTRL_SOF, QS_INJ_CTRL, grp);
1197
1198         ocelot_ifh_port_set(ifh, port, rew_op, skb_vlan_tag_get(skb));
1199
1200         for (i = 0; i < OCELOT_TAG_LEN / 4; i++)
1201                 ocelot_write_rix(ocelot, ifh[i], QS_INJ_WR, grp);
1202
1203         count = DIV_ROUND_UP(skb->len, 4);
1204         last = skb->len % 4;
1205         for (i = 0; i < count; i++)
1206                 ocelot_write_rix(ocelot, ((u32 *)skb->data)[i], QS_INJ_WR, grp);
1207
1208         /* Add padding */
1209         while (i < (OCELOT_BUFFER_CELL_SZ / 4)) {
1210                 ocelot_write_rix(ocelot, 0, QS_INJ_WR, grp);
1211                 i++;
1212         }
1213
1214         /* Indicate EOF and valid bytes in last word */
1215         ocelot_write_rix(ocelot, QS_INJ_CTRL_GAP_SIZE(1) |
1216                          QS_INJ_CTRL_VLD_BYTES(skb->len < OCELOT_BUFFER_CELL_SZ ? 0 : last) |
1217                          QS_INJ_CTRL_EOF,
1218                          QS_INJ_CTRL, grp);
1219
1220         /* Add dummy CRC */
1221         ocelot_write_rix(ocelot, 0, QS_INJ_WR, grp);
1222         skb_tx_timestamp(skb);
1223
1224         skb->dev->stats.tx_packets++;
1225         skb->dev->stats.tx_bytes += skb->len;
1226 }
1227 EXPORT_SYMBOL(ocelot_port_inject_frame);
1228
1229 void ocelot_drain_cpu_queue(struct ocelot *ocelot, int grp)
1230 {
1231         while (ocelot_read(ocelot, QS_XTR_DATA_PRESENT) & BIT(grp))
1232                 ocelot_read_rix(ocelot, QS_XTR_RD, grp);
1233 }
1234 EXPORT_SYMBOL(ocelot_drain_cpu_queue);
1235
1236 int ocelot_fdb_add(struct ocelot *ocelot, int port,
1237                    const unsigned char *addr, u16 vid)
1238 {
1239         int pgid = port;
1240
1241         if (port == ocelot->npi)
1242                 pgid = PGID_CPU;
1243
1244         return ocelot_mact_learn(ocelot, pgid, addr, vid, ENTRYTYPE_LOCKED);
1245 }
1246 EXPORT_SYMBOL(ocelot_fdb_add);
1247
1248 int ocelot_fdb_del(struct ocelot *ocelot, int port,
1249                    const unsigned char *addr, u16 vid)
1250 {
1251         return ocelot_mact_forget(ocelot, addr, vid);
1252 }
1253 EXPORT_SYMBOL(ocelot_fdb_del);
1254
1255 int ocelot_port_fdb_do_dump(const unsigned char *addr, u16 vid,
1256                             bool is_static, void *data)
1257 {
1258         struct ocelot_dump_ctx *dump = data;
1259         u32 portid = NETLINK_CB(dump->cb->skb).portid;
1260         u32 seq = dump->cb->nlh->nlmsg_seq;
1261         struct nlmsghdr *nlh;
1262         struct ndmsg *ndm;
1263
1264         if (dump->idx < dump->cb->args[2])
1265                 goto skip;
1266
1267         nlh = nlmsg_put(dump->skb, portid, seq, RTM_NEWNEIGH,
1268                         sizeof(*ndm), NLM_F_MULTI);
1269         if (!nlh)
1270                 return -EMSGSIZE;
1271
1272         ndm = nlmsg_data(nlh);
1273         ndm->ndm_family  = AF_BRIDGE;
1274         ndm->ndm_pad1    = 0;
1275         ndm->ndm_pad2    = 0;
1276         ndm->ndm_flags   = NTF_SELF;
1277         ndm->ndm_type    = 0;
1278         ndm->ndm_ifindex = dump->dev->ifindex;
1279         ndm->ndm_state   = is_static ? NUD_NOARP : NUD_REACHABLE;
1280
1281         if (nla_put(dump->skb, NDA_LLADDR, ETH_ALEN, addr))
1282                 goto nla_put_failure;
1283
1284         if (vid && nla_put_u16(dump->skb, NDA_VLAN, vid))
1285                 goto nla_put_failure;
1286
1287         nlmsg_end(dump->skb, nlh);
1288
1289 skip:
1290         dump->idx++;
1291         return 0;
1292
1293 nla_put_failure:
1294         nlmsg_cancel(dump->skb, nlh);
1295         return -EMSGSIZE;
1296 }
1297 EXPORT_SYMBOL(ocelot_port_fdb_do_dump);
1298
1299 /* Caller must hold &ocelot->mact_lock */
1300 static int ocelot_mact_read(struct ocelot *ocelot, int port, int row, int col,
1301                             struct ocelot_mact_entry *entry)
1302 {
1303         u32 val, dst, macl, mach;
1304         char mac[ETH_ALEN];
1305
1306         /* Set row and column to read from */
1307         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_M_INDEX, row);
1308         ocelot_field_write(ocelot, ANA_TABLES_MACTINDX_BUCKET, col);
1309
1310         /* Issue a read command */
1311         ocelot_write(ocelot,
1312                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_READ),
1313                      ANA_TABLES_MACACCESS);
1314
1315         if (ocelot_mact_wait_for_completion(ocelot))
1316                 return -ETIMEDOUT;
1317
1318         /* Read the entry flags */
1319         val = ocelot_read(ocelot, ANA_TABLES_MACACCESS);
1320         if (!(val & ANA_TABLES_MACACCESS_VALID))
1321                 return -EINVAL;
1322
1323         /* If the entry read has another port configured as its destination,
1324          * do not report it.
1325          */
1326         dst = (val & ANA_TABLES_MACACCESS_DEST_IDX_M) >> 3;
1327         if (dst != port)
1328                 return -EINVAL;
1329
1330         /* Get the entry's MAC address and VLAN id */
1331         macl = ocelot_read(ocelot, ANA_TABLES_MACLDATA);
1332         mach = ocelot_read(ocelot, ANA_TABLES_MACHDATA);
1333
1334         mac[0] = (mach >> 8)  & 0xff;
1335         mac[1] = (mach >> 0)  & 0xff;
1336         mac[2] = (macl >> 24) & 0xff;
1337         mac[3] = (macl >> 16) & 0xff;
1338         mac[4] = (macl >> 8)  & 0xff;
1339         mac[5] = (macl >> 0)  & 0xff;
1340
1341         entry->vid = (mach >> 16) & 0xfff;
1342         ether_addr_copy(entry->mac, mac);
1343
1344         return 0;
1345 }
1346
1347 int ocelot_mact_flush(struct ocelot *ocelot, int port)
1348 {
1349         int err;
1350
1351         mutex_lock(&ocelot->mact_lock);
1352
1353         /* Program ageing filter for a single port */
1354         ocelot_write(ocelot, ANA_ANAGEFIL_PID_EN | ANA_ANAGEFIL_PID_VAL(port),
1355                      ANA_ANAGEFIL);
1356
1357         /* Flushing dynamic FDB entries requires two successive age scans */
1358         ocelot_write(ocelot,
1359                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_AGE),
1360                      ANA_TABLES_MACACCESS);
1361
1362         err = ocelot_mact_wait_for_completion(ocelot);
1363         if (err) {
1364                 mutex_unlock(&ocelot->mact_lock);
1365                 return err;
1366         }
1367
1368         /* And second... */
1369         ocelot_write(ocelot,
1370                      ANA_TABLES_MACACCESS_MAC_TABLE_CMD(MACACCESS_CMD_AGE),
1371                      ANA_TABLES_MACACCESS);
1372
1373         err = ocelot_mact_wait_for_completion(ocelot);
1374
1375         /* Restore ageing filter */
1376         ocelot_write(ocelot, 0, ANA_ANAGEFIL);
1377
1378         mutex_unlock(&ocelot->mact_lock);
1379
1380         return err;
1381 }
1382 EXPORT_SYMBOL_GPL(ocelot_mact_flush);
1383
1384 int ocelot_fdb_dump(struct ocelot *ocelot, int port,
1385                     dsa_fdb_dump_cb_t *cb, void *data)
1386 {
1387         int err = 0;
1388         int i, j;
1389
1390         /* We could take the lock just around ocelot_mact_read, but doing so
1391          * thousands of times in a row seems rather pointless and inefficient.
1392          */
1393         mutex_lock(&ocelot->mact_lock);
1394
1395         /* Loop through all the mac tables entries. */
1396         for (i = 0; i < ocelot->num_mact_rows; i++) {
1397                 for (j = 0; j < 4; j++) {
1398                         struct ocelot_mact_entry entry;
1399                         bool is_static;
1400
1401                         err = ocelot_mact_read(ocelot, port, i, j, &entry);
1402                         /* If the entry is invalid (wrong port, invalid...),
1403                          * skip it.
1404                          */
1405                         if (err == -EINVAL)
1406                                 continue;
1407                         else if (err)
1408                                 break;
1409
1410                         is_static = (entry.type == ENTRYTYPE_LOCKED);
1411
1412                         err = cb(entry.mac, entry.vid, is_static, data);
1413                         if (err)
1414                                 break;
1415                 }
1416         }
1417
1418         mutex_unlock(&ocelot->mact_lock);
1419
1420         return err;
1421 }
1422 EXPORT_SYMBOL(ocelot_fdb_dump);
1423
1424 static void ocelot_populate_l2_ptp_trap_key(struct ocelot_vcap_filter *trap)
1425 {
1426         trap->key_type = OCELOT_VCAP_KEY_ETYPE;
1427         *(__be16 *)trap->key.etype.etype.value = htons(ETH_P_1588);
1428         *(__be16 *)trap->key.etype.etype.mask = htons(0xffff);
1429 }
1430
1431 static void
1432 ocelot_populate_ipv4_ptp_event_trap_key(struct ocelot_vcap_filter *trap)
1433 {
1434         trap->key_type = OCELOT_VCAP_KEY_IPV4;
1435         trap->key.ipv4.proto.value[0] = IPPROTO_UDP;
1436         trap->key.ipv4.proto.mask[0] = 0xff;
1437         trap->key.ipv4.dport.value = PTP_EV_PORT;
1438         trap->key.ipv4.dport.mask = 0xffff;
1439 }
1440
1441 static void
1442 ocelot_populate_ipv6_ptp_event_trap_key(struct ocelot_vcap_filter *trap)
1443 {
1444         trap->key_type = OCELOT_VCAP_KEY_IPV6;
1445         trap->key.ipv4.proto.value[0] = IPPROTO_UDP;
1446         trap->key.ipv4.proto.mask[0] = 0xff;
1447         trap->key.ipv6.dport.value = PTP_EV_PORT;
1448         trap->key.ipv6.dport.mask = 0xffff;
1449 }
1450
1451 static void
1452 ocelot_populate_ipv4_ptp_general_trap_key(struct ocelot_vcap_filter *trap)
1453 {
1454         trap->key_type = OCELOT_VCAP_KEY_IPV4;
1455         trap->key.ipv4.proto.value[0] = IPPROTO_UDP;
1456         trap->key.ipv4.proto.mask[0] = 0xff;
1457         trap->key.ipv4.dport.value = PTP_GEN_PORT;
1458         trap->key.ipv4.dport.mask = 0xffff;
1459 }
1460
1461 static void
1462 ocelot_populate_ipv6_ptp_general_trap_key(struct ocelot_vcap_filter *trap)
1463 {
1464         trap->key_type = OCELOT_VCAP_KEY_IPV6;
1465         trap->key.ipv4.proto.value[0] = IPPROTO_UDP;
1466         trap->key.ipv4.proto.mask[0] = 0xff;
1467         trap->key.ipv6.dport.value = PTP_GEN_PORT;
1468         trap->key.ipv6.dport.mask = 0xffff;
1469 }
1470
1471 static int ocelot_trap_add(struct ocelot *ocelot, int port,
1472                            unsigned long cookie,
1473                            void (*populate)(struct ocelot_vcap_filter *f))
1474 {
1475         struct ocelot_vcap_block *block_vcap_is2;
1476         struct ocelot_vcap_filter *trap;
1477         bool new = false;
1478         int err;
1479
1480         block_vcap_is2 = &ocelot->block[VCAP_IS2];
1481
1482         trap = ocelot_vcap_block_find_filter_by_id(block_vcap_is2, cookie,
1483                                                    false);
1484         if (!trap) {
1485                 trap = kzalloc(sizeof(*trap), GFP_KERNEL);
1486                 if (!trap)
1487                         return -ENOMEM;
1488
1489                 populate(trap);
1490                 trap->prio = 1;
1491                 trap->id.cookie = cookie;
1492                 trap->id.tc_offload = false;
1493                 trap->block_id = VCAP_IS2;
1494                 trap->type = OCELOT_VCAP_FILTER_OFFLOAD;
1495                 trap->lookup = 0;
1496                 trap->action.cpu_copy_ena = true;
1497                 trap->action.mask_mode = OCELOT_MASK_MODE_PERMIT_DENY;
1498                 trap->action.port_mask = 0;
1499                 new = true;
1500         }
1501
1502         trap->ingress_port_mask |= BIT(port);
1503
1504         if (new)
1505                 err = ocelot_vcap_filter_add(ocelot, trap, NULL);
1506         else
1507                 err = ocelot_vcap_filter_replace(ocelot, trap);
1508         if (err) {
1509                 trap->ingress_port_mask &= ~BIT(port);
1510                 if (!trap->ingress_port_mask)
1511                         kfree(trap);
1512                 return err;
1513         }
1514
1515         return 0;
1516 }
1517
1518 static int ocelot_trap_del(struct ocelot *ocelot, int port,
1519                            unsigned long cookie)
1520 {
1521         struct ocelot_vcap_block *block_vcap_is2;
1522         struct ocelot_vcap_filter *trap;
1523
1524         block_vcap_is2 = &ocelot->block[VCAP_IS2];
1525
1526         trap = ocelot_vcap_block_find_filter_by_id(block_vcap_is2, cookie,
1527                                                    false);
1528         if (!trap)
1529                 return 0;
1530
1531         trap->ingress_port_mask &= ~BIT(port);
1532         if (!trap->ingress_port_mask)
1533                 return ocelot_vcap_filter_del(ocelot, trap);
1534
1535         return ocelot_vcap_filter_replace(ocelot, trap);
1536 }
1537
1538 static int ocelot_l2_ptp_trap_add(struct ocelot *ocelot, int port)
1539 {
1540         unsigned long l2_cookie = ocelot->num_phys_ports + 1;
1541
1542         return ocelot_trap_add(ocelot, port, l2_cookie,
1543                                ocelot_populate_l2_ptp_trap_key);
1544 }
1545
1546 static int ocelot_l2_ptp_trap_del(struct ocelot *ocelot, int port)
1547 {
1548         unsigned long l2_cookie = ocelot->num_phys_ports + 1;
1549
1550         return ocelot_trap_del(ocelot, port, l2_cookie);
1551 }
1552
1553 static int ocelot_ipv4_ptp_trap_add(struct ocelot *ocelot, int port)
1554 {
1555         unsigned long ipv4_gen_cookie = ocelot->num_phys_ports + 2;
1556         unsigned long ipv4_ev_cookie = ocelot->num_phys_ports + 3;
1557         int err;
1558
1559         err = ocelot_trap_add(ocelot, port, ipv4_ev_cookie,
1560                               ocelot_populate_ipv4_ptp_event_trap_key);
1561         if (err)
1562                 return err;
1563
1564         err = ocelot_trap_add(ocelot, port, ipv4_gen_cookie,
1565                               ocelot_populate_ipv4_ptp_general_trap_key);
1566         if (err)
1567                 ocelot_trap_del(ocelot, port, ipv4_ev_cookie);
1568
1569         return err;
1570 }
1571
1572 static int ocelot_ipv4_ptp_trap_del(struct ocelot *ocelot, int port)
1573 {
1574         unsigned long ipv4_gen_cookie = ocelot->num_phys_ports + 2;
1575         unsigned long ipv4_ev_cookie = ocelot->num_phys_ports + 3;
1576         int err;
1577
1578         err = ocelot_trap_del(ocelot, port, ipv4_ev_cookie);
1579         err |= ocelot_trap_del(ocelot, port, ipv4_gen_cookie);
1580         return err;
1581 }
1582
1583 static int ocelot_ipv6_ptp_trap_add(struct ocelot *ocelot, int port)
1584 {
1585         unsigned long ipv6_gen_cookie = ocelot->num_phys_ports + 4;
1586         unsigned long ipv6_ev_cookie = ocelot->num_phys_ports + 5;
1587         int err;
1588
1589         err = ocelot_trap_add(ocelot, port, ipv6_ev_cookie,
1590                               ocelot_populate_ipv6_ptp_event_trap_key);
1591         if (err)
1592                 return err;
1593
1594         err = ocelot_trap_add(ocelot, port, ipv6_gen_cookie,
1595                               ocelot_populate_ipv6_ptp_general_trap_key);
1596         if (err)
1597                 ocelot_trap_del(ocelot, port, ipv6_ev_cookie);
1598
1599         return err;
1600 }
1601
1602 static int ocelot_ipv6_ptp_trap_del(struct ocelot *ocelot, int port)
1603 {
1604         unsigned long ipv6_gen_cookie = ocelot->num_phys_ports + 4;
1605         unsigned long ipv6_ev_cookie = ocelot->num_phys_ports + 5;
1606         int err;
1607
1608         err = ocelot_trap_del(ocelot, port, ipv6_ev_cookie);
1609         err |= ocelot_trap_del(ocelot, port, ipv6_gen_cookie);
1610         return err;
1611 }
1612
1613 static int ocelot_setup_ptp_traps(struct ocelot *ocelot, int port,
1614                                   bool l2, bool l4)
1615 {
1616         int err;
1617
1618         if (l2)
1619                 err = ocelot_l2_ptp_trap_add(ocelot, port);
1620         else
1621                 err = ocelot_l2_ptp_trap_del(ocelot, port);
1622         if (err)
1623                 return err;
1624
1625         if (l4) {
1626                 err = ocelot_ipv4_ptp_trap_add(ocelot, port);
1627                 if (err)
1628                         goto err_ipv4;
1629
1630                 err = ocelot_ipv6_ptp_trap_add(ocelot, port);
1631                 if (err)
1632                         goto err_ipv6;
1633         } else {
1634                 err = ocelot_ipv4_ptp_trap_del(ocelot, port);
1635
1636                 err |= ocelot_ipv6_ptp_trap_del(ocelot, port);
1637         }
1638         if (err)
1639                 return err;
1640
1641         return 0;
1642
1643 err_ipv6:
1644         ocelot_ipv4_ptp_trap_del(ocelot, port);
1645 err_ipv4:
1646         if (l2)
1647                 ocelot_l2_ptp_trap_del(ocelot, port);
1648         return err;
1649 }
1650
1651 int ocelot_hwstamp_get(struct ocelot *ocelot, int port, struct ifreq *ifr)
1652 {
1653         return copy_to_user(ifr->ifr_data, &ocelot->hwtstamp_config,
1654                             sizeof(ocelot->hwtstamp_config)) ? -EFAULT : 0;
1655 }
1656 EXPORT_SYMBOL(ocelot_hwstamp_get);
1657
1658 int ocelot_hwstamp_set(struct ocelot *ocelot, int port, struct ifreq *ifr)
1659 {
1660         struct ocelot_port *ocelot_port = ocelot->ports[port];
1661         bool l2 = false, l4 = false;
1662         struct hwtstamp_config cfg;
1663         int err;
1664
1665         if (copy_from_user(&cfg, ifr->ifr_data, sizeof(cfg)))
1666                 return -EFAULT;
1667
1668         /* Tx type sanity check */
1669         switch (cfg.tx_type) {
1670         case HWTSTAMP_TX_ON:
1671                 ocelot_port->ptp_cmd = IFH_REW_OP_TWO_STEP_PTP;
1672                 break;
1673         case HWTSTAMP_TX_ONESTEP_SYNC:
1674                 /* IFH_REW_OP_ONE_STEP_PTP updates the correctional field, we
1675                  * need to update the origin time.
1676                  */
1677                 ocelot_port->ptp_cmd = IFH_REW_OP_ORIGIN_PTP;
1678                 break;
1679         case HWTSTAMP_TX_OFF:
1680                 ocelot_port->ptp_cmd = 0;
1681                 break;
1682         default:
1683                 return -ERANGE;
1684         }
1685
1686         mutex_lock(&ocelot->ptp_lock);
1687
1688         switch (cfg.rx_filter) {
1689         case HWTSTAMP_FILTER_NONE:
1690                 break;
1691         case HWTSTAMP_FILTER_PTP_V2_L4_EVENT:
1692         case HWTSTAMP_FILTER_PTP_V2_L4_SYNC:
1693         case HWTSTAMP_FILTER_PTP_V2_L4_DELAY_REQ:
1694                 l4 = true;
1695                 break;
1696         case HWTSTAMP_FILTER_PTP_V2_L2_EVENT:
1697         case HWTSTAMP_FILTER_PTP_V2_L2_SYNC:
1698         case HWTSTAMP_FILTER_PTP_V2_L2_DELAY_REQ:
1699                 l2 = true;
1700                 break;
1701         case HWTSTAMP_FILTER_PTP_V2_EVENT:
1702         case HWTSTAMP_FILTER_PTP_V2_SYNC:
1703         case HWTSTAMP_FILTER_PTP_V2_DELAY_REQ:
1704                 l2 = true;
1705                 l4 = true;
1706                 break;
1707         default:
1708                 mutex_unlock(&ocelot->ptp_lock);
1709                 return -ERANGE;
1710         }
1711
1712         err = ocelot_setup_ptp_traps(ocelot, port, l2, l4);
1713         if (err) {
1714                 mutex_unlock(&ocelot->ptp_lock);
1715                 return err;
1716         }
1717
1718         if (l2 && l4)
1719                 cfg.rx_filter = HWTSTAMP_FILTER_PTP_V2_EVENT;
1720         else if (l2)
1721                 cfg.rx_filter = HWTSTAMP_FILTER_PTP_V2_L2_EVENT;
1722         else if (l4)
1723                 cfg.rx_filter = HWTSTAMP_FILTER_PTP_V2_L4_EVENT;
1724         else
1725                 cfg.rx_filter = HWTSTAMP_FILTER_NONE;
1726
1727         /* Commit back the result & save it */
1728         memcpy(&ocelot->hwtstamp_config, &cfg, sizeof(cfg));
1729         mutex_unlock(&ocelot->ptp_lock);
1730
1731         return copy_to_user(ifr->ifr_data, &cfg, sizeof(cfg)) ? -EFAULT : 0;
1732 }
1733 EXPORT_SYMBOL(ocelot_hwstamp_set);
1734
1735 void ocelot_get_strings(struct ocelot *ocelot, int port, u32 sset, u8 *data)
1736 {
1737         int i;
1738
1739         if (sset != ETH_SS_STATS)
1740                 return;
1741
1742         for (i = 0; i < ocelot->num_stats; i++)
1743                 memcpy(data + i * ETH_GSTRING_LEN, ocelot->stats_layout[i].name,
1744                        ETH_GSTRING_LEN);
1745 }
1746 EXPORT_SYMBOL(ocelot_get_strings);
1747
1748 /* Caller must hold &ocelot->stats_lock */
1749 static int ocelot_port_update_stats(struct ocelot *ocelot, int port)
1750 {
1751         unsigned int idx = port * ocelot->num_stats;
1752         struct ocelot_stats_region *region;
1753         int err, j;
1754
1755         /* Configure the port to read the stats from */
1756         ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(port), SYS_STAT_CFG);
1757
1758         list_for_each_entry(region, &ocelot->stats_regions, node) {
1759                 err = ocelot_bulk_read_rix(ocelot, SYS_COUNT_RX_OCTETS,
1760                                            region->offset, region->buf,
1761                                            region->count);
1762                 if (err)
1763                         return err;
1764
1765                 for (j = 0; j < region->count; j++) {
1766                         u64 *stat = &ocelot->stats[idx + j];
1767                         u64 val = region->buf[j];
1768
1769                         if (val < (*stat & U32_MAX))
1770                                 *stat += (u64)1 << 32;
1771
1772                         *stat = (*stat & ~(u64)U32_MAX) + val;
1773                 }
1774
1775                 idx += region->count;
1776         }
1777
1778         return err;
1779 }
1780
1781 static void ocelot_check_stats_work(struct work_struct *work)
1782 {
1783         struct delayed_work *del_work = to_delayed_work(work);
1784         struct ocelot *ocelot = container_of(del_work, struct ocelot,
1785                                              stats_work);
1786         int i, err;
1787
1788         mutex_lock(&ocelot->stats_lock);
1789         for (i = 0; i < ocelot->num_phys_ports; i++) {
1790                 err = ocelot_port_update_stats(ocelot, i);
1791                 if (err)
1792                         break;
1793         }
1794         mutex_unlock(&ocelot->stats_lock);
1795
1796         if (err)
1797                 dev_err(ocelot->dev, "Error %d updating ethtool stats\n",  err);
1798
1799         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
1800                            OCELOT_STATS_CHECK_DELAY);
1801 }
1802
1803 void ocelot_get_ethtool_stats(struct ocelot *ocelot, int port, u64 *data)
1804 {
1805         int i, err;
1806
1807         mutex_lock(&ocelot->stats_lock);
1808
1809         /* check and update now */
1810         err = ocelot_port_update_stats(ocelot, port);
1811
1812         /* Copy all counters */
1813         for (i = 0; i < ocelot->num_stats; i++)
1814                 *data++ = ocelot->stats[port * ocelot->num_stats + i];
1815
1816         mutex_unlock(&ocelot->stats_lock);
1817
1818         if (err)
1819                 dev_err(ocelot->dev, "Error %d updating ethtool stats\n", err);
1820 }
1821 EXPORT_SYMBOL(ocelot_get_ethtool_stats);
1822
1823 int ocelot_get_sset_count(struct ocelot *ocelot, int port, int sset)
1824 {
1825         if (sset != ETH_SS_STATS)
1826                 return -EOPNOTSUPP;
1827
1828         return ocelot->num_stats;
1829 }
1830 EXPORT_SYMBOL(ocelot_get_sset_count);
1831
1832 static int ocelot_prepare_stats_regions(struct ocelot *ocelot)
1833 {
1834         struct ocelot_stats_region *region = NULL;
1835         unsigned int last;
1836         int i;
1837
1838         INIT_LIST_HEAD(&ocelot->stats_regions);
1839
1840         for (i = 0; i < ocelot->num_stats; i++) {
1841                 if (region && ocelot->stats_layout[i].offset == last + 1) {
1842                         region->count++;
1843                 } else {
1844                         region = devm_kzalloc(ocelot->dev, sizeof(*region),
1845                                               GFP_KERNEL);
1846                         if (!region)
1847                                 return -ENOMEM;
1848
1849                         region->offset = ocelot->stats_layout[i].offset;
1850                         region->count = 1;
1851                         list_add_tail(&region->node, &ocelot->stats_regions);
1852                 }
1853
1854                 last = ocelot->stats_layout[i].offset;
1855         }
1856
1857         list_for_each_entry(region, &ocelot->stats_regions, node) {
1858                 region->buf = devm_kcalloc(ocelot->dev, region->count,
1859                                            sizeof(*region->buf), GFP_KERNEL);
1860                 if (!region->buf)
1861                         return -ENOMEM;
1862         }
1863
1864         return 0;
1865 }
1866
1867 int ocelot_get_ts_info(struct ocelot *ocelot, int port,
1868                        struct ethtool_ts_info *info)
1869 {
1870         info->phc_index = ocelot->ptp_clock ?
1871                           ptp_clock_index(ocelot->ptp_clock) : -1;
1872         if (info->phc_index == -1) {
1873                 info->so_timestamping |= SOF_TIMESTAMPING_TX_SOFTWARE |
1874                                          SOF_TIMESTAMPING_RX_SOFTWARE |
1875                                          SOF_TIMESTAMPING_SOFTWARE;
1876                 return 0;
1877         }
1878         info->so_timestamping |= SOF_TIMESTAMPING_TX_SOFTWARE |
1879                                  SOF_TIMESTAMPING_RX_SOFTWARE |
1880                                  SOF_TIMESTAMPING_SOFTWARE |
1881                                  SOF_TIMESTAMPING_TX_HARDWARE |
1882                                  SOF_TIMESTAMPING_RX_HARDWARE |
1883                                  SOF_TIMESTAMPING_RAW_HARDWARE;
1884         info->tx_types = BIT(HWTSTAMP_TX_OFF) | BIT(HWTSTAMP_TX_ON) |
1885                          BIT(HWTSTAMP_TX_ONESTEP_SYNC);
1886         info->rx_filters = BIT(HWTSTAMP_FILTER_NONE) |
1887                            BIT(HWTSTAMP_FILTER_PTP_V2_EVENT) |
1888                            BIT(HWTSTAMP_FILTER_PTP_V2_L2_EVENT) |
1889                            BIT(HWTSTAMP_FILTER_PTP_V2_L4_EVENT);
1890
1891         return 0;
1892 }
1893 EXPORT_SYMBOL(ocelot_get_ts_info);
1894
1895 static u32 ocelot_get_bond_mask(struct ocelot *ocelot, struct net_device *bond)
1896 {
1897         u32 mask = 0;
1898         int port;
1899
1900         for (port = 0; port < ocelot->num_phys_ports; port++) {
1901                 struct ocelot_port *ocelot_port = ocelot->ports[port];
1902
1903                 if (!ocelot_port)
1904                         continue;
1905
1906                 if (ocelot_port->bond == bond)
1907                         mask |= BIT(port);
1908         }
1909
1910         return mask;
1911 }
1912
1913 u32 ocelot_get_bridge_fwd_mask(struct ocelot *ocelot, int src_port)
1914 {
1915         struct ocelot_port *ocelot_port = ocelot->ports[src_port];
1916         const struct net_device *bridge;
1917         u32 mask = 0;
1918         int port;
1919
1920         if (!ocelot_port || ocelot_port->stp_state != BR_STATE_FORWARDING)
1921                 return 0;
1922
1923         bridge = ocelot_port->bridge;
1924         if (!bridge)
1925                 return 0;
1926
1927         for (port = 0; port < ocelot->num_phys_ports; port++) {
1928                 ocelot_port = ocelot->ports[port];
1929
1930                 if (!ocelot_port)
1931                         continue;
1932
1933                 if (ocelot_port->stp_state == BR_STATE_FORWARDING &&
1934                     ocelot_port->bridge == bridge)
1935                         mask |= BIT(port);
1936         }
1937
1938         return mask;
1939 }
1940 EXPORT_SYMBOL_GPL(ocelot_get_bridge_fwd_mask);
1941
1942 u32 ocelot_get_dsa_8021q_cpu_mask(struct ocelot *ocelot)
1943 {
1944         u32 mask = 0;
1945         int port;
1946
1947         for (port = 0; port < ocelot->num_phys_ports; port++) {
1948                 struct ocelot_port *ocelot_port = ocelot->ports[port];
1949
1950                 if (!ocelot_port)
1951                         continue;
1952
1953                 if (ocelot_port->is_dsa_8021q_cpu)
1954                         mask |= BIT(port);
1955         }
1956
1957         return mask;
1958 }
1959 EXPORT_SYMBOL_GPL(ocelot_get_dsa_8021q_cpu_mask);
1960
1961 void ocelot_apply_bridge_fwd_mask(struct ocelot *ocelot, bool joining)
1962 {
1963         unsigned long cpu_fwd_mask;
1964         int port;
1965
1966         lockdep_assert_held(&ocelot->fwd_domain_lock);
1967
1968         /* If cut-through forwarding is supported, update the masks before a
1969          * port joins the forwarding domain, to avoid potential underruns if it
1970          * has the highest speed from the new domain.
1971          */
1972         if (joining && ocelot->ops->cut_through_fwd)
1973                 ocelot->ops->cut_through_fwd(ocelot);
1974
1975         /* If a DSA tag_8021q CPU exists, it needs to be included in the
1976          * regular forwarding path of the front ports regardless of whether
1977          * those are bridged or standalone.
1978          * If DSA tag_8021q is not used, this returns 0, which is fine because
1979          * the hardware-based CPU port module can be a destination for packets
1980          * even if it isn't part of PGID_SRC.
1981          */
1982         cpu_fwd_mask = ocelot_get_dsa_8021q_cpu_mask(ocelot);
1983
1984         /* Apply FWD mask. The loop is needed to add/remove the current port as
1985          * a source for the other ports.
1986          */
1987         for (port = 0; port < ocelot->num_phys_ports; port++) {
1988                 struct ocelot_port *ocelot_port = ocelot->ports[port];
1989                 unsigned long mask;
1990
1991                 if (!ocelot_port) {
1992                         /* Unused ports can't send anywhere */
1993                         mask = 0;
1994                 } else if (ocelot_port->is_dsa_8021q_cpu) {
1995                         /* The DSA tag_8021q CPU ports need to be able to
1996                          * forward packets to all other ports except for
1997                          * themselves
1998                          */
1999                         mask = GENMASK(ocelot->num_phys_ports - 1, 0);
2000                         mask &= ~cpu_fwd_mask;
2001                 } else if (ocelot_port->bridge) {
2002                         struct net_device *bond = ocelot_port->bond;
2003
2004                         mask = ocelot_get_bridge_fwd_mask(ocelot, port);
2005                         mask |= cpu_fwd_mask;
2006                         mask &= ~BIT(port);
2007                         if (bond)
2008                                 mask &= ~ocelot_get_bond_mask(ocelot, bond);
2009                 } else {
2010                         /* Standalone ports forward only to DSA tag_8021q CPU
2011                          * ports (if those exist), or to the hardware CPU port
2012                          * module otherwise.
2013                          */
2014                         mask = cpu_fwd_mask;
2015                 }
2016
2017                 ocelot_write_rix(ocelot, mask, ANA_PGID_PGID, PGID_SRC + port);
2018         }
2019
2020         /* If cut-through forwarding is supported and a port is leaving, there
2021          * is a chance that cut-through was disabled on the other ports due to
2022          * the port which is leaving (it has a higher link speed). We need to
2023          * update the cut-through masks of the remaining ports no earlier than
2024          * after the port has left, to prevent underruns from happening between
2025          * the cut-through update and the forwarding domain update.
2026          */
2027         if (!joining && ocelot->ops->cut_through_fwd)
2028                 ocelot->ops->cut_through_fwd(ocelot);
2029 }
2030 EXPORT_SYMBOL(ocelot_apply_bridge_fwd_mask);
2031
2032 void ocelot_bridge_stp_state_set(struct ocelot *ocelot, int port, u8 state)
2033 {
2034         struct ocelot_port *ocelot_port = ocelot->ports[port];
2035         u32 learn_ena = 0;
2036
2037         mutex_lock(&ocelot->fwd_domain_lock);
2038
2039         ocelot_port->stp_state = state;
2040
2041         if ((state == BR_STATE_LEARNING || state == BR_STATE_FORWARDING) &&
2042             ocelot_port->learn_ena)
2043                 learn_ena = ANA_PORT_PORT_CFG_LEARN_ENA;
2044
2045         ocelot_rmw_gix(ocelot, learn_ena, ANA_PORT_PORT_CFG_LEARN_ENA,
2046                        ANA_PORT_PORT_CFG, port);
2047
2048         ocelot_apply_bridge_fwd_mask(ocelot, state == BR_STATE_FORWARDING);
2049
2050         mutex_unlock(&ocelot->fwd_domain_lock);
2051 }
2052 EXPORT_SYMBOL(ocelot_bridge_stp_state_set);
2053
2054 void ocelot_set_ageing_time(struct ocelot *ocelot, unsigned int msecs)
2055 {
2056         unsigned int age_period = ANA_AUTOAGE_AGE_PERIOD(msecs / 2000);
2057
2058         /* Setting AGE_PERIOD to zero effectively disables automatic aging,
2059          * which is clearly not what our intention is. So avoid that.
2060          */
2061         if (!age_period)
2062                 age_period = 1;
2063
2064         ocelot_rmw(ocelot, age_period, ANA_AUTOAGE_AGE_PERIOD_M, ANA_AUTOAGE);
2065 }
2066 EXPORT_SYMBOL(ocelot_set_ageing_time);
2067
2068 static struct ocelot_multicast *ocelot_multicast_get(struct ocelot *ocelot,
2069                                                      const unsigned char *addr,
2070                                                      u16 vid)
2071 {
2072         struct ocelot_multicast *mc;
2073
2074         list_for_each_entry(mc, &ocelot->multicast, list) {
2075                 if (ether_addr_equal(mc->addr, addr) && mc->vid == vid)
2076                         return mc;
2077         }
2078
2079         return NULL;
2080 }
2081
2082 static enum macaccess_entry_type ocelot_classify_mdb(const unsigned char *addr)
2083 {
2084         if (addr[0] == 0x01 && addr[1] == 0x00 && addr[2] == 0x5e)
2085                 return ENTRYTYPE_MACv4;
2086         if (addr[0] == 0x33 && addr[1] == 0x33)
2087                 return ENTRYTYPE_MACv6;
2088         return ENTRYTYPE_LOCKED;
2089 }
2090
2091 static struct ocelot_pgid *ocelot_pgid_alloc(struct ocelot *ocelot, int index,
2092                                              unsigned long ports)
2093 {
2094         struct ocelot_pgid *pgid;
2095
2096         pgid = kzalloc(sizeof(*pgid), GFP_KERNEL);
2097         if (!pgid)
2098                 return ERR_PTR(-ENOMEM);
2099
2100         pgid->ports = ports;
2101         pgid->index = index;
2102         refcount_set(&pgid->refcount, 1);
2103         list_add_tail(&pgid->list, &ocelot->pgids);
2104
2105         return pgid;
2106 }
2107
2108 static void ocelot_pgid_free(struct ocelot *ocelot, struct ocelot_pgid *pgid)
2109 {
2110         if (!refcount_dec_and_test(&pgid->refcount))
2111                 return;
2112
2113         list_del(&pgid->list);
2114         kfree(pgid);
2115 }
2116
2117 static struct ocelot_pgid *ocelot_mdb_get_pgid(struct ocelot *ocelot,
2118                                                const struct ocelot_multicast *mc)
2119 {
2120         struct ocelot_pgid *pgid;
2121         int index;
2122
2123         /* According to VSC7514 datasheet 3.9.1.5 IPv4 Multicast Entries and
2124          * 3.9.1.6 IPv6 Multicast Entries, "Instead of a lookup in the
2125          * destination mask table (PGID), the destination set is programmed as
2126          * part of the entry MAC address.", and the DEST_IDX is set to 0.
2127          */
2128         if (mc->entry_type == ENTRYTYPE_MACv4 ||
2129             mc->entry_type == ENTRYTYPE_MACv6)
2130                 return ocelot_pgid_alloc(ocelot, 0, mc->ports);
2131
2132         list_for_each_entry(pgid, &ocelot->pgids, list) {
2133                 /* When searching for a nonreserved multicast PGID, ignore the
2134                  * dummy PGID of zero that we have for MACv4/MACv6 entries
2135                  */
2136                 if (pgid->index && pgid->ports == mc->ports) {
2137                         refcount_inc(&pgid->refcount);
2138                         return pgid;
2139                 }
2140         }
2141
2142         /* Search for a free index in the nonreserved multicast PGID area */
2143         for_each_nonreserved_multicast_dest_pgid(ocelot, index) {
2144                 bool used = false;
2145
2146                 list_for_each_entry(pgid, &ocelot->pgids, list) {
2147                         if (pgid->index == index) {
2148                                 used = true;
2149                                 break;
2150                         }
2151                 }
2152
2153                 if (!used)
2154                         return ocelot_pgid_alloc(ocelot, index, mc->ports);
2155         }
2156
2157         return ERR_PTR(-ENOSPC);
2158 }
2159
2160 static void ocelot_encode_ports_to_mdb(unsigned char *addr,
2161                                        struct ocelot_multicast *mc)
2162 {
2163         ether_addr_copy(addr, mc->addr);
2164
2165         if (mc->entry_type == ENTRYTYPE_MACv4) {
2166                 addr[0] = 0;
2167                 addr[1] = mc->ports >> 8;
2168                 addr[2] = mc->ports & 0xff;
2169         } else if (mc->entry_type == ENTRYTYPE_MACv6) {
2170                 addr[0] = mc->ports >> 8;
2171                 addr[1] = mc->ports & 0xff;
2172         }
2173 }
2174
2175 int ocelot_port_mdb_add(struct ocelot *ocelot, int port,
2176                         const struct switchdev_obj_port_mdb *mdb)
2177 {
2178         unsigned char addr[ETH_ALEN];
2179         struct ocelot_multicast *mc;
2180         struct ocelot_pgid *pgid;
2181         u16 vid = mdb->vid;
2182
2183         if (port == ocelot->npi)
2184                 port = ocelot->num_phys_ports;
2185
2186         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
2187         if (!mc) {
2188                 /* New entry */
2189                 mc = devm_kzalloc(ocelot->dev, sizeof(*mc), GFP_KERNEL);
2190                 if (!mc)
2191                         return -ENOMEM;
2192
2193                 mc->entry_type = ocelot_classify_mdb(mdb->addr);
2194                 ether_addr_copy(mc->addr, mdb->addr);
2195                 mc->vid = vid;
2196
2197                 list_add_tail(&mc->list, &ocelot->multicast);
2198         } else {
2199                 /* Existing entry. Clean up the current port mask from
2200                  * hardware now, because we'll be modifying it.
2201                  */
2202                 ocelot_pgid_free(ocelot, mc->pgid);
2203                 ocelot_encode_ports_to_mdb(addr, mc);
2204                 ocelot_mact_forget(ocelot, addr, vid);
2205         }
2206
2207         mc->ports |= BIT(port);
2208
2209         pgid = ocelot_mdb_get_pgid(ocelot, mc);
2210         if (IS_ERR(pgid)) {
2211                 dev_err(ocelot->dev,
2212                         "Cannot allocate PGID for mdb %pM vid %d\n",
2213                         mc->addr, mc->vid);
2214                 devm_kfree(ocelot->dev, mc);
2215                 return PTR_ERR(pgid);
2216         }
2217         mc->pgid = pgid;
2218
2219         ocelot_encode_ports_to_mdb(addr, mc);
2220
2221         if (mc->entry_type != ENTRYTYPE_MACv4 &&
2222             mc->entry_type != ENTRYTYPE_MACv6)
2223                 ocelot_write_rix(ocelot, pgid->ports, ANA_PGID_PGID,
2224                                  pgid->index);
2225
2226         return ocelot_mact_learn(ocelot, pgid->index, addr, vid,
2227                                  mc->entry_type);
2228 }
2229 EXPORT_SYMBOL(ocelot_port_mdb_add);
2230
2231 int ocelot_port_mdb_del(struct ocelot *ocelot, int port,
2232                         const struct switchdev_obj_port_mdb *mdb)
2233 {
2234         unsigned char addr[ETH_ALEN];
2235         struct ocelot_multicast *mc;
2236         struct ocelot_pgid *pgid;
2237         u16 vid = mdb->vid;
2238
2239         if (port == ocelot->npi)
2240                 port = ocelot->num_phys_ports;
2241
2242         mc = ocelot_multicast_get(ocelot, mdb->addr, vid);
2243         if (!mc)
2244                 return -ENOENT;
2245
2246         ocelot_encode_ports_to_mdb(addr, mc);
2247         ocelot_mact_forget(ocelot, addr, vid);
2248
2249         ocelot_pgid_free(ocelot, mc->pgid);
2250         mc->ports &= ~BIT(port);
2251         if (!mc->ports) {
2252                 list_del(&mc->list);
2253                 devm_kfree(ocelot->dev, mc);
2254                 return 0;
2255         }
2256
2257         /* We have a PGID with fewer ports now */
2258         pgid = ocelot_mdb_get_pgid(ocelot, mc);
2259         if (IS_ERR(pgid))
2260                 return PTR_ERR(pgid);
2261         mc->pgid = pgid;
2262
2263         ocelot_encode_ports_to_mdb(addr, mc);
2264
2265         if (mc->entry_type != ENTRYTYPE_MACv4 &&
2266             mc->entry_type != ENTRYTYPE_MACv6)
2267                 ocelot_write_rix(ocelot, pgid->ports, ANA_PGID_PGID,
2268                                  pgid->index);
2269
2270         return ocelot_mact_learn(ocelot, pgid->index, addr, vid,
2271                                  mc->entry_type);
2272 }
2273 EXPORT_SYMBOL(ocelot_port_mdb_del);
2274
2275 void ocelot_port_bridge_join(struct ocelot *ocelot, int port,
2276                              struct net_device *bridge)
2277 {
2278         struct ocelot_port *ocelot_port = ocelot->ports[port];
2279
2280         mutex_lock(&ocelot->fwd_domain_lock);
2281
2282         ocelot_port->bridge = bridge;
2283
2284         ocelot_apply_bridge_fwd_mask(ocelot, true);
2285
2286         mutex_unlock(&ocelot->fwd_domain_lock);
2287 }
2288 EXPORT_SYMBOL(ocelot_port_bridge_join);
2289
2290 void ocelot_port_bridge_leave(struct ocelot *ocelot, int port,
2291                               struct net_device *bridge)
2292 {
2293         struct ocelot_port *ocelot_port = ocelot->ports[port];
2294
2295         mutex_lock(&ocelot->fwd_domain_lock);
2296
2297         ocelot_port->bridge = NULL;
2298
2299         ocelot_port_set_pvid(ocelot, port, NULL);
2300         ocelot_port_manage_port_tag(ocelot, port);
2301         ocelot_apply_bridge_fwd_mask(ocelot, false);
2302
2303         mutex_unlock(&ocelot->fwd_domain_lock);
2304 }
2305 EXPORT_SYMBOL(ocelot_port_bridge_leave);
2306
2307 static void ocelot_set_aggr_pgids(struct ocelot *ocelot)
2308 {
2309         unsigned long visited = GENMASK(ocelot->num_phys_ports - 1, 0);
2310         int i, port, lag;
2311
2312         /* Reset destination and aggregation PGIDS */
2313         for_each_unicast_dest_pgid(ocelot, port)
2314                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
2315
2316         for_each_aggr_pgid(ocelot, i)
2317                 ocelot_write_rix(ocelot, GENMASK(ocelot->num_phys_ports - 1, 0),
2318                                  ANA_PGID_PGID, i);
2319
2320         /* The visited ports bitmask holds the list of ports offloading any
2321          * bonding interface. Initially we mark all these ports as unvisited,
2322          * then every time we visit a port in this bitmask, we know that it is
2323          * the lowest numbered port, i.e. the one whose logical ID == physical
2324          * port ID == LAG ID. So we mark as visited all further ports in the
2325          * bitmask that are offloading the same bonding interface. This way,
2326          * we set up the aggregation PGIDs only once per bonding interface.
2327          */
2328         for (port = 0; port < ocelot->num_phys_ports; port++) {
2329                 struct ocelot_port *ocelot_port = ocelot->ports[port];
2330
2331                 if (!ocelot_port || !ocelot_port->bond)
2332                         continue;
2333
2334                 visited &= ~BIT(port);
2335         }
2336
2337         /* Now, set PGIDs for each active LAG */
2338         for (lag = 0; lag < ocelot->num_phys_ports; lag++) {
2339                 struct net_device *bond = ocelot->ports[lag]->bond;
2340                 int num_active_ports = 0;
2341                 unsigned long bond_mask;
2342                 u8 aggr_idx[16];
2343
2344                 if (!bond || (visited & BIT(lag)))
2345                         continue;
2346
2347                 bond_mask = ocelot_get_bond_mask(ocelot, bond);
2348
2349                 for_each_set_bit(port, &bond_mask, ocelot->num_phys_ports) {
2350                         struct ocelot_port *ocelot_port = ocelot->ports[port];
2351
2352                         // Destination mask
2353                         ocelot_write_rix(ocelot, bond_mask,
2354                                          ANA_PGID_PGID, port);
2355
2356                         if (ocelot_port->lag_tx_active)
2357                                 aggr_idx[num_active_ports++] = port;
2358                 }
2359
2360                 for_each_aggr_pgid(ocelot, i) {
2361                         u32 ac;
2362
2363                         ac = ocelot_read_rix(ocelot, ANA_PGID_PGID, i);
2364                         ac &= ~bond_mask;
2365                         /* Don't do division by zero if there was no active
2366                          * port. Just make all aggregation codes zero.
2367                          */
2368                         if (num_active_ports)
2369                                 ac |= BIT(aggr_idx[i % num_active_ports]);
2370                         ocelot_write_rix(ocelot, ac, ANA_PGID_PGID, i);
2371                 }
2372
2373                 /* Mark all ports in the same LAG as visited to avoid applying
2374                  * the same config again.
2375                  */
2376                 for (port = lag; port < ocelot->num_phys_ports; port++) {
2377                         struct ocelot_port *ocelot_port = ocelot->ports[port];
2378
2379                         if (!ocelot_port)
2380                                 continue;
2381
2382                         if (ocelot_port->bond == bond)
2383                                 visited |= BIT(port);
2384                 }
2385         }
2386 }
2387
2388 /* When offloading a bonding interface, the switch ports configured under the
2389  * same bond must have the same logical port ID, equal to the physical port ID
2390  * of the lowest numbered physical port in that bond. Otherwise, in standalone/
2391  * bridged mode, each port has a logical port ID equal to its physical port ID.
2392  */
2393 static void ocelot_setup_logical_port_ids(struct ocelot *ocelot)
2394 {
2395         int port;
2396
2397         for (port = 0; port < ocelot->num_phys_ports; port++) {
2398                 struct ocelot_port *ocelot_port = ocelot->ports[port];
2399                 struct net_device *bond;
2400
2401                 if (!ocelot_port)
2402                         continue;
2403
2404                 bond = ocelot_port->bond;
2405                 if (bond) {
2406                         int lag = __ffs(ocelot_get_bond_mask(ocelot, bond));
2407
2408                         ocelot_rmw_gix(ocelot,
2409                                        ANA_PORT_PORT_CFG_PORTID_VAL(lag),
2410                                        ANA_PORT_PORT_CFG_PORTID_VAL_M,
2411                                        ANA_PORT_PORT_CFG, port);
2412                 } else {
2413                         ocelot_rmw_gix(ocelot,
2414                                        ANA_PORT_PORT_CFG_PORTID_VAL(port),
2415                                        ANA_PORT_PORT_CFG_PORTID_VAL_M,
2416                                        ANA_PORT_PORT_CFG, port);
2417                 }
2418         }
2419 }
2420
2421 int ocelot_port_lag_join(struct ocelot *ocelot, int port,
2422                          struct net_device *bond,
2423                          struct netdev_lag_upper_info *info)
2424 {
2425         if (info->tx_type != NETDEV_LAG_TX_TYPE_HASH)
2426                 return -EOPNOTSUPP;
2427
2428         mutex_lock(&ocelot->fwd_domain_lock);
2429
2430         ocelot->ports[port]->bond = bond;
2431
2432         ocelot_setup_logical_port_ids(ocelot);
2433         ocelot_apply_bridge_fwd_mask(ocelot, true);
2434         ocelot_set_aggr_pgids(ocelot);
2435
2436         mutex_unlock(&ocelot->fwd_domain_lock);
2437
2438         return 0;
2439 }
2440 EXPORT_SYMBOL(ocelot_port_lag_join);
2441
2442 void ocelot_port_lag_leave(struct ocelot *ocelot, int port,
2443                            struct net_device *bond)
2444 {
2445         mutex_lock(&ocelot->fwd_domain_lock);
2446
2447         ocelot->ports[port]->bond = NULL;
2448
2449         ocelot_setup_logical_port_ids(ocelot);
2450         ocelot_apply_bridge_fwd_mask(ocelot, false);
2451         ocelot_set_aggr_pgids(ocelot);
2452
2453         mutex_unlock(&ocelot->fwd_domain_lock);
2454 }
2455 EXPORT_SYMBOL(ocelot_port_lag_leave);
2456
2457 void ocelot_port_lag_change(struct ocelot *ocelot, int port, bool lag_tx_active)
2458 {
2459         struct ocelot_port *ocelot_port = ocelot->ports[port];
2460
2461         ocelot_port->lag_tx_active = lag_tx_active;
2462
2463         /* Rebalance the LAGs */
2464         ocelot_set_aggr_pgids(ocelot);
2465 }
2466 EXPORT_SYMBOL(ocelot_port_lag_change);
2467
2468 /* Configure the maximum SDU (L2 payload) on RX to the value specified in @sdu.
2469  * The length of VLAN tags is accounted for automatically via DEV_MAC_TAGS_CFG.
2470  * In the special case that it's the NPI port that we're configuring, the
2471  * length of the tag and optional prefix needs to be accounted for privately,
2472  * in order to be able to sustain communication at the requested @sdu.
2473  */
2474 void ocelot_port_set_maxlen(struct ocelot *ocelot, int port, size_t sdu)
2475 {
2476         struct ocelot_port *ocelot_port = ocelot->ports[port];
2477         int maxlen = sdu + ETH_HLEN + ETH_FCS_LEN;
2478         int pause_start, pause_stop;
2479         int atop, atop_tot;
2480
2481         if (port == ocelot->npi) {
2482                 maxlen += OCELOT_TAG_LEN;
2483
2484                 if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_SHORT)
2485                         maxlen += OCELOT_SHORT_PREFIX_LEN;
2486                 else if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_LONG)
2487                         maxlen += OCELOT_LONG_PREFIX_LEN;
2488         }
2489
2490         ocelot_port_writel(ocelot_port, maxlen, DEV_MAC_MAXLEN_CFG);
2491
2492         /* Set Pause watermark hysteresis */
2493         pause_start = 6 * maxlen / OCELOT_BUFFER_CELL_SZ;
2494         pause_stop = 4 * maxlen / OCELOT_BUFFER_CELL_SZ;
2495         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_START,
2496                             pause_start);
2497         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_STOP,
2498                             pause_stop);
2499
2500         /* Tail dropping watermarks */
2501         atop_tot = (ocelot->packet_buffer_size - 9 * maxlen) /
2502                    OCELOT_BUFFER_CELL_SZ;
2503         atop = (9 * maxlen) / OCELOT_BUFFER_CELL_SZ;
2504         ocelot_write_rix(ocelot, ocelot->ops->wm_enc(atop), SYS_ATOP, port);
2505         ocelot_write(ocelot, ocelot->ops->wm_enc(atop_tot), SYS_ATOP_TOT_CFG);
2506 }
2507 EXPORT_SYMBOL(ocelot_port_set_maxlen);
2508
2509 int ocelot_get_max_mtu(struct ocelot *ocelot, int port)
2510 {
2511         int max_mtu = 65535 - ETH_HLEN - ETH_FCS_LEN;
2512
2513         if (port == ocelot->npi) {
2514                 max_mtu -= OCELOT_TAG_LEN;
2515
2516                 if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_SHORT)
2517                         max_mtu -= OCELOT_SHORT_PREFIX_LEN;
2518                 else if (ocelot->npi_inj_prefix == OCELOT_TAG_PREFIX_LONG)
2519                         max_mtu -= OCELOT_LONG_PREFIX_LEN;
2520         }
2521
2522         return max_mtu;
2523 }
2524 EXPORT_SYMBOL(ocelot_get_max_mtu);
2525
2526 static void ocelot_port_set_learning(struct ocelot *ocelot, int port,
2527                                      bool enabled)
2528 {
2529         struct ocelot_port *ocelot_port = ocelot->ports[port];
2530         u32 val = 0;
2531
2532         if (enabled)
2533                 val = ANA_PORT_PORT_CFG_LEARN_ENA;
2534
2535         ocelot_rmw_gix(ocelot, val, ANA_PORT_PORT_CFG_LEARN_ENA,
2536                        ANA_PORT_PORT_CFG, port);
2537
2538         ocelot_port->learn_ena = enabled;
2539 }
2540
2541 static void ocelot_port_set_ucast_flood(struct ocelot *ocelot, int port,
2542                                         bool enabled)
2543 {
2544         u32 val = 0;
2545
2546         if (enabled)
2547                 val = BIT(port);
2548
2549         ocelot_rmw_rix(ocelot, val, BIT(port), ANA_PGID_PGID, PGID_UC);
2550 }
2551
2552 static void ocelot_port_set_mcast_flood(struct ocelot *ocelot, int port,
2553                                         bool enabled)
2554 {
2555         u32 val = 0;
2556
2557         if (enabled)
2558                 val = BIT(port);
2559
2560         ocelot_rmw_rix(ocelot, val, BIT(port), ANA_PGID_PGID, PGID_MC);
2561 }
2562
2563 static void ocelot_port_set_bcast_flood(struct ocelot *ocelot, int port,
2564                                         bool enabled)
2565 {
2566         u32 val = 0;
2567
2568         if (enabled)
2569                 val = BIT(port);
2570
2571         ocelot_rmw_rix(ocelot, val, BIT(port), ANA_PGID_PGID, PGID_BC);
2572 }
2573
2574 int ocelot_port_pre_bridge_flags(struct ocelot *ocelot, int port,
2575                                  struct switchdev_brport_flags flags)
2576 {
2577         if (flags.mask & ~(BR_LEARNING | BR_FLOOD | BR_MCAST_FLOOD |
2578                            BR_BCAST_FLOOD))
2579                 return -EINVAL;
2580
2581         return 0;
2582 }
2583 EXPORT_SYMBOL(ocelot_port_pre_bridge_flags);
2584
2585 void ocelot_port_bridge_flags(struct ocelot *ocelot, int port,
2586                               struct switchdev_brport_flags flags)
2587 {
2588         if (flags.mask & BR_LEARNING)
2589                 ocelot_port_set_learning(ocelot, port,
2590                                          !!(flags.val & BR_LEARNING));
2591
2592         if (flags.mask & BR_FLOOD)
2593                 ocelot_port_set_ucast_flood(ocelot, port,
2594                                             !!(flags.val & BR_FLOOD));
2595
2596         if (flags.mask & BR_MCAST_FLOOD)
2597                 ocelot_port_set_mcast_flood(ocelot, port,
2598                                             !!(flags.val & BR_MCAST_FLOOD));
2599
2600         if (flags.mask & BR_BCAST_FLOOD)
2601                 ocelot_port_set_bcast_flood(ocelot, port,
2602                                             !!(flags.val & BR_BCAST_FLOOD));
2603 }
2604 EXPORT_SYMBOL(ocelot_port_bridge_flags);
2605
2606 void ocelot_init_port(struct ocelot *ocelot, int port)
2607 {
2608         struct ocelot_port *ocelot_port = ocelot->ports[port];
2609
2610         skb_queue_head_init(&ocelot_port->tx_skbs);
2611
2612         /* Basic L2 initialization */
2613
2614         /* Set MAC IFG Gaps
2615          * FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 0
2616          * !FDX: TX_IFG = 5, RX_IFG1 = RX_IFG2 = 5
2617          */
2618         ocelot_port_writel(ocelot_port, DEV_MAC_IFG_CFG_TX_IFG(5),
2619                            DEV_MAC_IFG_CFG);
2620
2621         /* Load seed (0) and set MAC HDX late collision  */
2622         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67) |
2623                            DEV_MAC_HDX_CFG_SEED_LOAD,
2624                            DEV_MAC_HDX_CFG);
2625         mdelay(1);
2626         ocelot_port_writel(ocelot_port, DEV_MAC_HDX_CFG_LATE_COL_POS(67),
2627                            DEV_MAC_HDX_CFG);
2628
2629         /* Set Max Length and maximum tags allowed */
2630         ocelot_port_set_maxlen(ocelot, port, ETH_DATA_LEN);
2631         ocelot_port_writel(ocelot_port, DEV_MAC_TAGS_CFG_TAG_ID(ETH_P_8021AD) |
2632                            DEV_MAC_TAGS_CFG_VLAN_AWR_ENA |
2633                            DEV_MAC_TAGS_CFG_VLAN_DBL_AWR_ENA |
2634                            DEV_MAC_TAGS_CFG_VLAN_LEN_AWR_ENA,
2635                            DEV_MAC_TAGS_CFG);
2636
2637         /* Set SMAC of Pause frame (00:00:00:00:00:00) */
2638         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_HIGH_CFG);
2639         ocelot_port_writel(ocelot_port, 0, DEV_MAC_FC_MAC_LOW_CFG);
2640
2641         /* Enable transmission of pause frames */
2642         ocelot_fields_write(ocelot, port, SYS_PAUSE_CFG_PAUSE_ENA, 1);
2643
2644         /* Drop frames with multicast source address */
2645         ocelot_rmw_gix(ocelot, ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
2646                        ANA_PORT_DROP_CFG_DROP_MC_SMAC_ENA,
2647                        ANA_PORT_DROP_CFG, port);
2648
2649         /* Set default VLAN and tag type to 8021Q. */
2650         ocelot_rmw_gix(ocelot, REW_PORT_VLAN_CFG_PORT_TPID(ETH_P_8021Q),
2651                        REW_PORT_VLAN_CFG_PORT_TPID_M,
2652                        REW_PORT_VLAN_CFG, port);
2653
2654         /* Disable source address learning for standalone mode */
2655         ocelot_port_set_learning(ocelot, port, false);
2656
2657         /* Set the port's initial logical port ID value, enable receiving
2658          * frames on it, and configure the MAC address learning type to
2659          * automatic.
2660          */
2661         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_LEARNAUTO |
2662                          ANA_PORT_PORT_CFG_RECV_ENA |
2663                          ANA_PORT_PORT_CFG_PORTID_VAL(port),
2664                          ANA_PORT_PORT_CFG, port);
2665
2666         /* Enable vcap lookups */
2667         ocelot_vcap_enable(ocelot, port);
2668 }
2669 EXPORT_SYMBOL(ocelot_init_port);
2670
2671 /* Configure and enable the CPU port module, which is a set of queues
2672  * accessible through register MMIO, frame DMA or Ethernet (in case
2673  * NPI mode is used).
2674  */
2675 static void ocelot_cpu_port_init(struct ocelot *ocelot)
2676 {
2677         int cpu = ocelot->num_phys_ports;
2678
2679         /* The unicast destination PGID for the CPU port module is unused */
2680         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, cpu);
2681         /* Instead set up a multicast destination PGID for traffic copied to
2682          * the CPU. Whitelisted MAC addresses like the port netdevice MAC
2683          * addresses will be copied to the CPU via this PGID.
2684          */
2685         ocelot_write_rix(ocelot, BIT(cpu), ANA_PGID_PGID, PGID_CPU);
2686         ocelot_write_gix(ocelot, ANA_PORT_PORT_CFG_RECV_ENA |
2687                          ANA_PORT_PORT_CFG_PORTID_VAL(cpu),
2688                          ANA_PORT_PORT_CFG, cpu);
2689
2690         /* Enable CPU port module */
2691         ocelot_fields_write(ocelot, cpu, QSYS_SWITCH_PORT_MODE_PORT_ENA, 1);
2692         /* CPU port Injection/Extraction configuration */
2693         ocelot_fields_write(ocelot, cpu, SYS_PORT_MODE_INCL_XTR_HDR,
2694                             OCELOT_TAG_PREFIX_NONE);
2695         ocelot_fields_write(ocelot, cpu, SYS_PORT_MODE_INCL_INJ_HDR,
2696                             OCELOT_TAG_PREFIX_NONE);
2697
2698         /* Configure the CPU port to be VLAN aware */
2699         ocelot_write_gix(ocelot,
2700                          ANA_PORT_VLAN_CFG_VLAN_VID(OCELOT_VLAN_UNAWARE_PVID) |
2701                          ANA_PORT_VLAN_CFG_VLAN_AWARE_ENA |
2702                          ANA_PORT_VLAN_CFG_VLAN_POP_CNT(1),
2703                          ANA_PORT_VLAN_CFG, cpu);
2704 }
2705
2706 static void ocelot_detect_features(struct ocelot *ocelot)
2707 {
2708         int mmgt, eq_ctrl;
2709
2710         /* For Ocelot, Felix, Seville, Serval etc, SYS:MMGT:MMGT:FREECNT holds
2711          * the number of 240-byte free memory words (aka 4-cell chunks) and not
2712          * 192 bytes as the documentation incorrectly says.
2713          */
2714         mmgt = ocelot_read(ocelot, SYS_MMGT);
2715         ocelot->packet_buffer_size = 240 * SYS_MMGT_FREECNT(mmgt);
2716
2717         eq_ctrl = ocelot_read(ocelot, QSYS_EQ_CTRL);
2718         ocelot->num_frame_refs = QSYS_MMGT_EQ_CTRL_FP_FREE_CNT(eq_ctrl);
2719 }
2720
2721 int ocelot_init(struct ocelot *ocelot)
2722 {
2723         char queue_name[32];
2724         int i, ret;
2725         u32 port;
2726
2727         if (ocelot->ops->reset) {
2728                 ret = ocelot->ops->reset(ocelot);
2729                 if (ret) {
2730                         dev_err(ocelot->dev, "Switch reset failed\n");
2731                         return ret;
2732                 }
2733         }
2734
2735         ocelot->stats = devm_kcalloc(ocelot->dev,
2736                                      ocelot->num_phys_ports * ocelot->num_stats,
2737                                      sizeof(u64), GFP_KERNEL);
2738         if (!ocelot->stats)
2739                 return -ENOMEM;
2740
2741         mutex_init(&ocelot->stats_lock);
2742         mutex_init(&ocelot->ptp_lock);
2743         mutex_init(&ocelot->mact_lock);
2744         mutex_init(&ocelot->fwd_domain_lock);
2745         spin_lock_init(&ocelot->ptp_clock_lock);
2746         spin_lock_init(&ocelot->ts_id_lock);
2747         snprintf(queue_name, sizeof(queue_name), "%s-stats",
2748                  dev_name(ocelot->dev));
2749         ocelot->stats_queue = create_singlethread_workqueue(queue_name);
2750         if (!ocelot->stats_queue)
2751                 return -ENOMEM;
2752
2753         ocelot->owq = alloc_ordered_workqueue("ocelot-owq", 0);
2754         if (!ocelot->owq) {
2755                 destroy_workqueue(ocelot->stats_queue);
2756                 return -ENOMEM;
2757         }
2758
2759         INIT_LIST_HEAD(&ocelot->multicast);
2760         INIT_LIST_HEAD(&ocelot->pgids);
2761         INIT_LIST_HEAD(&ocelot->vlans);
2762         ocelot_detect_features(ocelot);
2763         ocelot_mact_init(ocelot);
2764         ocelot_vlan_init(ocelot);
2765         ocelot_vcap_init(ocelot);
2766         ocelot_cpu_port_init(ocelot);
2767
2768         if (ocelot->ops->psfp_init)
2769                 ocelot->ops->psfp_init(ocelot);
2770
2771         for (port = 0; port < ocelot->num_phys_ports; port++) {
2772                 /* Clear all counters (5 groups) */
2773                 ocelot_write(ocelot, SYS_STAT_CFG_STAT_VIEW(port) |
2774                                      SYS_STAT_CFG_STAT_CLEAR_SHOT(0x7f),
2775                              SYS_STAT_CFG);
2776         }
2777
2778         /* Only use S-Tag */
2779         ocelot_write(ocelot, ETH_P_8021AD, SYS_VLAN_ETYPE_CFG);
2780
2781         /* Aggregation mode */
2782         ocelot_write(ocelot, ANA_AGGR_CFG_AC_SMAC_ENA |
2783                              ANA_AGGR_CFG_AC_DMAC_ENA |
2784                              ANA_AGGR_CFG_AC_IP4_SIPDIP_ENA |
2785                              ANA_AGGR_CFG_AC_IP4_TCPUDP_ENA |
2786                              ANA_AGGR_CFG_AC_IP6_FLOW_LBL_ENA |
2787                              ANA_AGGR_CFG_AC_IP6_TCPUDP_ENA,
2788                              ANA_AGGR_CFG);
2789
2790         /* Set MAC age time to default value. The entry is aged after
2791          * 2*AGE_PERIOD
2792          */
2793         ocelot_write(ocelot,
2794                      ANA_AUTOAGE_AGE_PERIOD(BR_DEFAULT_AGEING_TIME / 2 / HZ),
2795                      ANA_AUTOAGE);
2796
2797         /* Disable learning for frames discarded by VLAN ingress filtering */
2798         regmap_field_write(ocelot->regfields[ANA_ADVLEARN_VLAN_CHK], 1);
2799
2800         /* Setup frame ageing - fixed value "2 sec" - in 6.5 us units */
2801         ocelot_write(ocelot, SYS_FRM_AGING_AGE_TX_ENA |
2802                      SYS_FRM_AGING_MAX_AGE(307692), SYS_FRM_AGING);
2803
2804         /* Setup flooding PGIDs */
2805         for (i = 0; i < ocelot->num_flooding_pgids; i++)
2806                 ocelot_write_rix(ocelot, ANA_FLOODING_FLD_MULTICAST(PGID_MC) |
2807                                  ANA_FLOODING_FLD_BROADCAST(PGID_BC) |
2808                                  ANA_FLOODING_FLD_UNICAST(PGID_UC),
2809                                  ANA_FLOODING, i);
2810         ocelot_write(ocelot, ANA_FLOODING_IPMC_FLD_MC6_DATA(PGID_MCIPV6) |
2811                      ANA_FLOODING_IPMC_FLD_MC6_CTRL(PGID_MC) |
2812                      ANA_FLOODING_IPMC_FLD_MC4_DATA(PGID_MCIPV4) |
2813                      ANA_FLOODING_IPMC_FLD_MC4_CTRL(PGID_MC),
2814                      ANA_FLOODING_IPMC);
2815
2816         for (port = 0; port < ocelot->num_phys_ports; port++) {
2817                 /* Transmit the frame to the local port. */
2818                 ocelot_write_rix(ocelot, BIT(port), ANA_PGID_PGID, port);
2819                 /* Do not forward BPDU frames to the front ports. */
2820                 ocelot_write_gix(ocelot,
2821                                  ANA_PORT_CPU_FWD_BPDU_CFG_BPDU_REDIR_ENA(0xffff),
2822                                  ANA_PORT_CPU_FWD_BPDU_CFG,
2823                                  port);
2824                 /* Ensure bridging is disabled */
2825                 ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_SRC + port);
2826         }
2827
2828         for_each_nonreserved_multicast_dest_pgid(ocelot, i) {
2829                 u32 val = ANA_PGID_PGID_PGID(GENMASK(ocelot->num_phys_ports - 1, 0));
2830
2831                 ocelot_write_rix(ocelot, val, ANA_PGID_PGID, i);
2832         }
2833
2834         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_BLACKHOLE);
2835
2836         /* Allow broadcast and unknown L2 multicast to the CPU. */
2837         ocelot_rmw_rix(ocelot, ANA_PGID_PGID_PGID(BIT(ocelot->num_phys_ports)),
2838                        ANA_PGID_PGID_PGID(BIT(ocelot->num_phys_ports)),
2839                        ANA_PGID_PGID, PGID_MC);
2840         ocelot_rmw_rix(ocelot, ANA_PGID_PGID_PGID(BIT(ocelot->num_phys_ports)),
2841                        ANA_PGID_PGID_PGID(BIT(ocelot->num_phys_ports)),
2842                        ANA_PGID_PGID, PGID_BC);
2843         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV4);
2844         ocelot_write_rix(ocelot, 0, ANA_PGID_PGID, PGID_MCIPV6);
2845
2846         /* Allow manual injection via DEVCPU_QS registers, and byte swap these
2847          * registers endianness.
2848          */
2849         ocelot_write_rix(ocelot, QS_INJ_GRP_CFG_BYTE_SWAP |
2850                          QS_INJ_GRP_CFG_MODE(1), QS_INJ_GRP_CFG, 0);
2851         ocelot_write_rix(ocelot, QS_XTR_GRP_CFG_BYTE_SWAP |
2852                          QS_XTR_GRP_CFG_MODE(1), QS_XTR_GRP_CFG, 0);
2853         ocelot_write(ocelot, ANA_CPUQ_CFG_CPUQ_MIRROR(2) |
2854                      ANA_CPUQ_CFG_CPUQ_LRN(2) |
2855                      ANA_CPUQ_CFG_CPUQ_MAC_COPY(2) |
2856                      ANA_CPUQ_CFG_CPUQ_SRC_COPY(2) |
2857                      ANA_CPUQ_CFG_CPUQ_LOCKED_PORTMOVE(2) |
2858                      ANA_CPUQ_CFG_CPUQ_ALLBRIDGE(6) |
2859                      ANA_CPUQ_CFG_CPUQ_IPMC_CTRL(6) |
2860                      ANA_CPUQ_CFG_CPUQ_IGMP(6) |
2861                      ANA_CPUQ_CFG_CPUQ_MLD(6), ANA_CPUQ_CFG);
2862         for (i = 0; i < 16; i++)
2863                 ocelot_write_rix(ocelot, ANA_CPUQ_8021_CFG_CPUQ_GARP_VAL(6) |
2864                                  ANA_CPUQ_8021_CFG_CPUQ_BPDU_VAL(6),
2865                                  ANA_CPUQ_8021_CFG, i);
2866
2867         ret = ocelot_prepare_stats_regions(ocelot);
2868         if (ret) {
2869                 destroy_workqueue(ocelot->stats_queue);
2870                 destroy_workqueue(ocelot->owq);
2871                 return ret;
2872         }
2873
2874         INIT_DELAYED_WORK(&ocelot->stats_work, ocelot_check_stats_work);
2875         queue_delayed_work(ocelot->stats_queue, &ocelot->stats_work,
2876                            OCELOT_STATS_CHECK_DELAY);
2877
2878         return 0;
2879 }
2880 EXPORT_SYMBOL(ocelot_init);
2881
2882 void ocelot_deinit(struct ocelot *ocelot)
2883 {
2884         cancel_delayed_work(&ocelot->stats_work);
2885         destroy_workqueue(ocelot->stats_queue);
2886         destroy_workqueue(ocelot->owq);
2887         mutex_destroy(&ocelot->stats_lock);
2888 }
2889 EXPORT_SYMBOL(ocelot_deinit);
2890
2891 void ocelot_deinit_port(struct ocelot *ocelot, int port)
2892 {
2893         struct ocelot_port *ocelot_port = ocelot->ports[port];
2894
2895         skb_queue_purge(&ocelot_port->tx_skbs);
2896 }
2897 EXPORT_SYMBOL(ocelot_deinit_port);
2898
2899 MODULE_LICENSE("Dual MIT/GPL");