drivers/net/ethernet/mellanox/mlx5/core/en_tx.c

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/tcp.h>
  34 #include <linux/if_vlan.h>
  35 #include <net/geneve.h>
  36 #include <net/dsfield.h>
  37 #include "en.h"
  38 #include "en/txrx.h"
  39 #include "ipoib/ipoib.h"
  40 #include "en_accel/en_accel.h"
  41 #include "en_accel/ktls.h"
  42 #include "lib/clock.h"
  43
  44 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_txqsq *sq, u8 num_dma)
  45 {
  46         int i;
  47
  48         for (i = 0; i < num_dma; i++) {
  49                 struct mlx5e_sq_dma *last_pushed_dma =
  50                         mlx5e_dma_get(sq, --sq->dma_fifo_pc);
  51
  52                 mlx5e_tx_dma_unmap(sq->pdev, last_pushed_dma);
  53         }
  54 }
  55
  56 #ifdef CONFIG_MLX5_CORE_EN_DCB
  57 static inline int mlx5e_get_dscp_up(struct mlx5e_priv *priv, struct sk_buff *skb)
  58 {
  59         int dscp_cp = 0;
  60
  61         if (skb->protocol == htons(ETH_P_IP))
  62                 dscp_cp = ipv4_get_dsfield(ip_hdr(skb)) >> 2;
  63         else if (skb->protocol == htons(ETH_P_IPV6))
  64                 dscp_cp = ipv6_get_dsfield(ipv6_hdr(skb)) >> 2;
  65
  66         return priv->dcbx_dp.dscp2prio[dscp_cp];
  67 }
  68 #endif
  69
  70 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
  71                        struct net_device *sb_dev)
  72 {
  73         int txq_ix = netdev_pick_tx(dev, skb, NULL);
  74         struct mlx5e_priv *priv = netdev_priv(dev);
  75         int up = 0;
  76         int ch_ix;
  77
  78         if (!netdev_get_num_tc(dev))
  79                 return txq_ix;
  80
  81 #ifdef CONFIG_MLX5_CORE_EN_DCB
  82         if (priv->dcbx_dp.trust_state == MLX5_QPTS_TRUST_DSCP)
  83                 up = mlx5e_get_dscp_up(priv, skb);
  84         else
  85 #endif
  86                 if (skb_vlan_tag_present(skb))
  87                         up = skb_vlan_tag_get_prio(skb);
  88
  89         /* Normalize any picked txq_ix to [0, num_channels),
  90          * So we can return a txq_ix that matches the channel and
  91          * packet UP.
  92          */
  93         ch_ix = priv->txq2sq[txq_ix]->ch_ix;
  94
  95         return priv->channel_tc2realtxq[ch_ix][up];
  96 }
  97
  98 static inline int mlx5e_skb_l2_header_offset(struct sk_buff *skb)
  99 {
 100 #define MLX5E_MIN_INLINE (ETH_HLEN + VLAN_HLEN)
 101
 102         return max(skb_network_offset(skb), MLX5E_MIN_INLINE);
 103 }
 104
 105 static inline int mlx5e_skb_l3_header_offset(struct sk_buff *skb)
 106 {
 107         if (skb_transport_header_was_set(skb))
 108                 return skb_transport_offset(skb);
 109         else
 110                 return mlx5e_skb_l2_header_offset(skb);
 111 }
 112
 113 static inline u16 mlx5e_calc_min_inline(enum mlx5_inline_modes mode,
 114                                         struct sk_buff *skb)
 115 {
 116         u16 hlen;
 117
 118         switch (mode) {
 119         case MLX5_INLINE_MODE_NONE:
 120                 return 0;
 121         case MLX5_INLINE_MODE_TCP_UDP:
 122                 hlen = eth_get_headlen(skb->dev, skb->data, skb_headlen(skb));
 123                 if (hlen == ETH_HLEN && !skb_vlan_tag_present(skb))
 124                         hlen += VLAN_HLEN;
 125                 break;
 126         case MLX5_INLINE_MODE_IP:
 127                 hlen = mlx5e_skb_l3_header_offset(skb);
 128                 break;
 129         case MLX5_INLINE_MODE_L2:
 130         default:
 131                 hlen = mlx5e_skb_l2_header_offset(skb);
 132         }
 133         return min_t(u16, hlen, skb_headlen(skb));
 134 }
 135
 136 static inline void mlx5e_insert_vlan(void *start, struct sk_buff *skb, u16 ihs)
 137 {
 138         struct vlan_ethhdr *vhdr = (struct vlan_ethhdr *)start;
 139         int cpy1_sz = 2 * ETH_ALEN;
 140         int cpy2_sz = ihs - cpy1_sz;
 141
 142         memcpy(vhdr, skb->data, cpy1_sz);
 143         vhdr->h_vlan_proto = skb->vlan_proto;
 144         vhdr->h_vlan_TCI = cpu_to_be16(skb_vlan_tag_get(skb));
 145         memcpy(&vhdr->h_vlan_encapsulated_proto, skb->data + cpy1_sz, cpy2_sz);
 146 }
 147
 148 static inline void
 149 mlx5e_txwqe_build_eseg_csum(struct mlx5e_txqsq *sq, struct sk_buff *skb, struct mlx5_wqe_eth_seg *eseg)
 150 {
 151         if (likely(skb->ip_summed == CHECKSUM_PARTIAL)) {
 152                 eseg->cs_flags = MLX5_ETH_WQE_L3_CSUM;
 153                 if (skb->encapsulation) {
 154                         eseg->cs_flags |= MLX5_ETH_WQE_L3_INNER_CSUM |
 155                                           MLX5_ETH_WQE_L4_INNER_CSUM;
 156                         sq->stats->csum_partial_inner++;
 157                 } else {
 158                         eseg->cs_flags |= MLX5_ETH_WQE_L4_CSUM;
 159                         sq->stats->csum_partial++;
 160                 }
 161         } else
 162                 sq->stats->csum_none++;
 163 }
 164
 165 static inline u16
 166 mlx5e_tx_get_gso_ihs(struct mlx5e_txqsq *sq, struct sk_buff *skb)
 167 {
 168         struct mlx5e_sq_stats *stats = sq->stats;
 169         u16 ihs;
 170
 171         if (skb->encapsulation) {
 172                 ihs = skb_inner_transport_offset(skb) + inner_tcp_hdrlen(skb);
 173                 stats->tso_inner_packets++;
 174                 stats->tso_inner_bytes += skb->len - ihs;
 175         } else {
 176                 if (skb_shinfo(skb)->gso_type & SKB_GSO_UDP_L4)
 177                         ihs = skb_transport_offset(skb) + sizeof(struct udphdr);
 178                 else
 179                         ihs = skb_transport_offset(skb) + tcp_hdrlen(skb);
 180                 stats->tso_packets++;
 181                 stats->tso_bytes += skb->len - ihs;
 182         }
 183
 184         return ihs;
 185 }
 186
 187 static inline int
 188 mlx5e_txwqe_build_dsegs(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 189                         unsigned char *skb_data, u16 headlen,
 190                         struct mlx5_wqe_data_seg *dseg)
 191 {
 192         dma_addr_t dma_addr = 0;
 193         u8 num_dma          = 0;
 194         int i;
 195
 196         if (headlen) {
 197                 dma_addr = dma_map_single(sq->pdev, skb_data, headlen,
 198                                           DMA_TO_DEVICE);
 199                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 200                         goto dma_unmap_wqe_err;
 201
 202                 dseg->addr       = cpu_to_be64(dma_addr);
 203                 dseg->lkey       = sq->mkey_be;
 204                 dseg->byte_count = cpu_to_be32(headlen);
 205
 206                 mlx5e_dma_push(sq, dma_addr, headlen, MLX5E_DMA_MAP_SINGLE);
 207                 num_dma++;
 208                 dseg++;
 209         }
 210
 211         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 212                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
 213                 int fsz = skb_frag_size(frag);
 214
 215                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
 216                                             DMA_TO_DEVICE);
 217                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 218                         goto dma_unmap_wqe_err;
 219
 220                 dseg->addr       = cpu_to_be64(dma_addr);
 221                 dseg->lkey       = sq->mkey_be;
 222                 dseg->byte_count = cpu_to_be32(fsz);
 223
 224                 mlx5e_dma_push(sq, dma_addr, fsz, MLX5E_DMA_MAP_PAGE);
 225                 num_dma++;
 226                 dseg++;
 227         }
 228
 229         return num_dma;
 230
 231 dma_unmap_wqe_err:
 232         mlx5e_dma_unmap_wqe_err(sq, num_dma);
 233         return -ENOMEM;
 234 }
 235
 236 static inline void
 237 mlx5e_txwqe_complete(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 238                      u8 opcode, u16 ds_cnt, u8 num_wqebbs, u32 num_bytes, u8 num_dma,
 239                      struct mlx5e_tx_wqe_info *wi, struct mlx5_wqe_ctrl_seg *cseg,
 240                      bool xmit_more)
 241 {
 242         struct mlx5_wq_cyc *wq = &sq->wq;
 243         bool send_doorbell;
 244
 245         wi->num_bytes = num_bytes;
 246         wi->num_dma = num_dma;
 247         wi->num_wqebbs = num_wqebbs;
 248         wi->skb = skb;
 249
 250         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | opcode);
 251         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | ds_cnt);
 252
 253         if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP))
 254                 skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 255
 256         sq->pc += wi->num_wqebbs;
 257         if (unlikely(!mlx5e_wqc_has_room_for(wq, sq->cc, sq->pc, sq->stop_room))) {
 258                 netif_tx_stop_queue(sq->txq);
 259                 sq->stats->stopped++;
 260         }
 261
 262         send_doorbell = __netdev_tx_sent_queue(sq->txq, num_bytes,
 263                                                xmit_more);
 264         if (send_doorbell)
 265                 mlx5e_notify_hw(wq, sq->pc, sq->uar_map, cseg);
 266 }
 267
 268 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 269                           struct mlx5e_tx_wqe *wqe, u16 pi, bool xmit_more)
 270 {
 271         struct mlx5_wq_cyc *wq = &sq->wq;
 272         struct mlx5_wqe_ctrl_seg *cseg;
 273         struct mlx5_wqe_eth_seg  *eseg;
 274         struct mlx5_wqe_data_seg *dseg;
 275         struct mlx5e_tx_wqe_info *wi;
 276
 277         struct mlx5e_sq_stats *stats = sq->stats;
 278         u16 headlen, ihs, contig_wqebbs_room;
 279         u16 ds_cnt, ds_cnt_inl = 0;
 280         u8 num_wqebbs, opcode;
 281         u32 num_bytes;
 282         int num_dma;
 283         __be16 mss;
 284
 285         /* Calc ihs and ds cnt, no writes to wqe yet */
 286         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 287         if (skb_is_gso(skb)) {
 288                 opcode    = MLX5_OPCODE_LSO;
 289                 mss       = cpu_to_be16(skb_shinfo(skb)->gso_size);
 290                 ihs       = mlx5e_tx_get_gso_ihs(sq, skb);
 291                 num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 292                 stats->packets += skb_shinfo(skb)->gso_segs;
 293         } else {
 294                 u8 mode = mlx5e_tx_wqe_inline_mode(sq, &wqe->ctrl, skb);
 295
 296                 opcode    = MLX5_OPCODE_SEND;
 297                 mss       = 0;
 298                 ihs       = mlx5e_calc_min_inline(mode, skb);
 299                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 300                 stats->packets++;
 301         }
 302
 303         stats->bytes     += num_bytes;
 304         stats->xmit_more += xmit_more;
 305
 306         headlen = skb->len - ihs - skb->data_len;
 307         ds_cnt += !!headlen;
 308         ds_cnt += skb_shinfo(skb)->nr_frags;
 309
 310         if (ihs) {
 311                 ihs += !!skb_vlan_tag_present(skb) * VLAN_HLEN;
 312
 313                 ds_cnt_inl = DIV_ROUND_UP(ihs - INL_HDR_START_SZ, MLX5_SEND_WQE_DS);
 314                 ds_cnt += ds_cnt_inl;
 315         }
 316
 317         num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 318         contig_wqebbs_room = mlx5_wq_cyc_get_contig_wqebbs(wq, pi);
 319         if (unlikely(contig_wqebbs_room < num_wqebbs)) {
 320 #ifdef CONFIG_MLX5_EN_IPSEC
 321                 struct mlx5_wqe_eth_seg cur_eth = wqe->eth;
 322 #endif
 323 #ifdef CONFIG_MLX5_EN_TLS
 324                 struct mlx5_wqe_ctrl_seg cur_ctrl = wqe->ctrl;
 325 #endif
 326                 mlx5e_fill_sq_frag_edge(sq, wq, pi, contig_wqebbs_room);
 327                 pi = mlx5_wq_cyc_ctr2ix(wq, sq->pc);
 328                 wqe = MLX5E_TX_FETCH_WQE(sq, pi);
 329 #ifdef CONFIG_MLX5_EN_IPSEC
 330                 wqe->eth = cur_eth;
 331 #endif
 332 #ifdef CONFIG_MLX5_EN_TLS
 333                 wqe->ctrl = cur_ctrl;
 334 #endif
 335         }
 336
 337         /* fill wqe */
 338         wi   = &sq->db.wqe_info[pi];
 339         cseg = &wqe->ctrl;
 340         eseg = &wqe->eth;
 341         dseg =  wqe->data;
 342
 343 #if IS_ENABLED(CONFIG_GENEVE)
 344         if (skb->encapsulation)
 345                 mlx5e_tx_tunnel_accel(skb, eseg);
 346 #endif
 347         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 348
 349         eseg->mss = mss;
 350
 351         if (ihs) {
 352                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 353                 if (skb_vlan_tag_present(skb)) {
 354                         ihs -= VLAN_HLEN;
 355                         mlx5e_insert_vlan(eseg->inline_hdr.start, skb, ihs);
 356                         stats->added_vlan_packets++;
 357                 } else {
 358                         memcpy(eseg->inline_hdr.start, skb->data, ihs);
 359                 }
 360                 dseg += ds_cnt_inl;
 361         } else if (skb_vlan_tag_present(skb)) {
 362                 eseg->insert.type = cpu_to_be16(MLX5_ETH_WQE_INSERT_VLAN);
 363                 if (skb->vlan_proto == cpu_to_be16(ETH_P_8021AD))
 364                         eseg->insert.type |= cpu_to_be16(MLX5_ETH_WQE_SVLAN);
 365                 eseg->insert.vlan_tci = cpu_to_be16(skb_vlan_tag_get(skb));
 366                 stats->added_vlan_packets++;
 367         }
 368
 369         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb->data + ihs, headlen, dseg);
 370         if (unlikely(num_dma < 0))
 371                 goto err_drop;
 372
 373         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt, num_wqebbs, num_bytes,
 374                              num_dma, wi, cseg, xmit_more);
 375
 376         return NETDEV_TX_OK;
 377
 378 err_drop:
 379         stats->dropped++;
 380         dev_kfree_skb_any(skb);
 381
 382         return NETDEV_TX_OK;
 383 }
 384
 385 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
 386 {
 387         struct mlx5e_priv *priv = netdev_priv(dev);
 388         struct mlx5e_tx_wqe *wqe;
 389         struct mlx5e_txqsq *sq;
 390         u16 pi;
 391
 392         sq = priv->txq2sq[skb_get_queue_mapping(skb)];
 393         pi = mlx5_wq_cyc_ctr2ix(&sq->wq, sq->pc);
 394         wqe = MLX5E_TX_FETCH_WQE(sq, pi);
 395
 396         /* might send skbs and update wqe and pi */
 397         if (unlikely(!mlx5e_accel_handle_tx(skb, sq, dev, &wqe, &pi)))
 398                 return NETDEV_TX_OK;
 399
 400         return mlx5e_sq_xmit(sq, skb, wqe, pi, netdev_xmit_more());
 401 }
 402
 403 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget)
 404 {
 405         struct mlx5e_sq_stats *stats;
 406         struct mlx5e_txqsq *sq;
 407         struct mlx5_cqe64 *cqe;
 408         u32 dma_fifo_cc;
 409         u32 nbytes;
 410         u16 npkts;
 411         u16 sqcc;
 412         int i;
 413
 414         sq = container_of(cq, struct mlx5e_txqsq, cq);
 415
 416         if (unlikely(!test_bit(MLX5E_SQ_STATE_ENABLED, &sq->state)))
 417                 return false;
 418
 419         cqe = mlx5_cqwq_get_cqe(&cq->wq);
 420         if (!cqe)
 421                 return false;
 422
 423         stats = sq->stats;
 424
 425         npkts = 0;
 426         nbytes = 0;
 427
 428         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
 429          * otherwise a cq overrun may occur
 430          */
 431         sqcc = sq->cc;
 432
 433         /* avoid dirtying sq cache line every cqe */
 434         dma_fifo_cc = sq->dma_fifo_cc;
 435
 436         i = 0;
 437         do {
 438                 struct mlx5e_tx_wqe_info *wi;
 439                 u16 wqe_counter;
 440                 bool last_wqe;
 441                 u16 ci;
 442
 443                 mlx5_cqwq_pop(&cq->wq);
 444
 445                 wqe_counter = be16_to_cpu(cqe->wqe_counter);
 446
 447                 do {
 448                         struct sk_buff *skb;
 449                         int j;
 450
 451                         last_wqe = (sqcc == wqe_counter);
 452
 453                         ci = mlx5_wq_cyc_ctr2ix(&sq->wq, sqcc);
 454                         wi = &sq->db.wqe_info[ci];
 455                         skb = wi->skb;
 456
 457                         if (unlikely(!skb)) {
 458                                 mlx5e_ktls_tx_handle_resync_dump_comp(sq, wi, &dma_fifo_cc);
 459                                 sqcc += wi->num_wqebbs;
 460                                 continue;
 461                         }
 462
 463                         if (unlikely(skb_shinfo(skb)->tx_flags &
 464                                      SKBTX_HW_TSTAMP)) {
 465                                 struct skb_shared_hwtstamps hwts = {};
 466
 467                                 hwts.hwtstamp =
 468                                         mlx5_timecounter_cyc2time(sq->clock,
 469                                                                   get_cqe_ts(cqe));
 470                                 skb_tstamp_tx(skb, &hwts);
 471                         }
 472
 473                         for (j = 0; j < wi->num_dma; j++) {
 474                                 struct mlx5e_sq_dma *dma =
 475                                         mlx5e_dma_get(sq, dma_fifo_cc++);
 476
 477                                 mlx5e_tx_dma_unmap(sq->pdev, dma);
 478                         }
 479
 480                         npkts++;
 481                         nbytes += wi->num_bytes;
 482                         sqcc += wi->num_wqebbs;
 483                         napi_consume_skb(skb, napi_budget);
 484                 } while (!last_wqe);
 485
 486                 if (unlikely(get_cqe_opcode(cqe) == MLX5_CQE_REQ_ERR)) {
 487                         if (!test_and_set_bit(MLX5E_SQ_STATE_RECOVERING,
 488                                               &sq->state)) {
 489                                 mlx5e_dump_error_cqe(&sq->cq, sq->sqn,
 490                                                      (struct mlx5_err_cqe *)cqe);
 491                                 mlx5_wq_cyc_wqe_dump(&sq->wq, ci, wi->num_wqebbs);
 492                                 queue_work(cq->channel->priv->wq,
 493                                            &sq->recover_work);
 494                         }
 495                         stats->cqe_err++;
 496                 }
 497
 498         } while ((++i < MLX5E_TX_CQ_POLL_BUDGET) && (cqe = mlx5_cqwq_get_cqe(&cq->wq)));
 499
 500         stats->cqes += i;
 501
 502         mlx5_cqwq_update_db_record(&cq->wq);
 503
 504         /* ensure cq space is freed before enabling more cqes */
 505         wmb();
 506
 507         sq->dma_fifo_cc = dma_fifo_cc;
 508         sq->cc = sqcc;
 509
 510         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
 511
 512         if (netif_tx_queue_stopped(sq->txq) &&
 513             mlx5e_wqc_has_room_for(&sq->wq, sq->cc, sq->pc, sq->stop_room) &&
 514             !test_bit(MLX5E_SQ_STATE_RECOVERING, &sq->state)) {
 515                 netif_tx_wake_queue(sq->txq);
 516                 stats->wake++;
 517         }
 518
 519         return (i == MLX5E_TX_CQ_POLL_BUDGET);
 520 }
 521
 522 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq)
 523 {
 524         struct mlx5e_tx_wqe_info *wi;
 525         struct sk_buff *skb;
 526         u32 dma_fifo_cc;
 527         u16 sqcc;
 528         u16 ci;
 529         int i;
 530
 531         sqcc = sq->cc;
 532         dma_fifo_cc = sq->dma_fifo_cc;
 533
 534         while (sqcc != sq->pc) {
 535                 ci = mlx5_wq_cyc_ctr2ix(&sq->wq, sqcc);
 536                 wi = &sq->db.wqe_info[ci];
 537                 skb = wi->skb;
 538
 539                 if (!skb) {
 540                         mlx5e_ktls_tx_handle_resync_dump_comp(sq, wi, &dma_fifo_cc);
 541                         sqcc += wi->num_wqebbs;
 542                         continue;
 543                 }
 544
 545                 for (i = 0; i < wi->num_dma; i++) {
 546                         struct mlx5e_sq_dma *dma =
 547                                 mlx5e_dma_get(sq, dma_fifo_cc++);
 548
 549                         mlx5e_tx_dma_unmap(sq->pdev, dma);
 550                 }
 551
 552                 dev_kfree_skb_any(skb);
 553                 sqcc += wi->num_wqebbs;
 554         }
 555
 556         sq->dma_fifo_cc = dma_fifo_cc;
 557         sq->cc = sqcc;
 558 }
 559
 560 #ifdef CONFIG_MLX5_CORE_IPOIB
 561 static inline void
 562 mlx5i_txwqe_build_datagram(struct mlx5_av *av, u32 dqpn, u32 dqkey,
 563                            struct mlx5_wqe_datagram_seg *dseg)
 564 {
 565         memcpy(&dseg->av, av, sizeof(struct mlx5_av));
 566         dseg->av.dqp_dct = cpu_to_be32(dqpn | MLX5_EXTENDED_UD_AV);
 567         dseg->av.key.qkey.qkey = cpu_to_be32(dqkey);
 568 }
 569
 570 netdev_tx_t mlx5i_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 571                           struct mlx5_av *av, u32 dqpn, u32 dqkey,
 572                           bool xmit_more)
 573 {
 574         struct mlx5i_tx_wqe *wqe;
 575
 576         struct mlx5_wqe_datagram_seg *datagram;
 577         struct mlx5_wqe_ctrl_seg *cseg;
 578         struct mlx5_wqe_eth_seg  *eseg;
 579         struct mlx5_wqe_data_seg *dseg;
 580         struct mlx5e_tx_wqe_info *wi;
 581
 582         struct mlx5e_sq_stats *stats = sq->stats;
 583         u16 ds_cnt, ds_cnt_inl = 0;
 584         u8 num_wqebbs, opcode;
 585         u16 headlen, ihs, pi;
 586         u32 num_bytes;
 587         int num_dma;
 588         __be16 mss;
 589
 590         /* Calc ihs and ds cnt, no writes to wqe yet */
 591         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 592         if (skb_is_gso(skb)) {
 593                 opcode    = MLX5_OPCODE_LSO;
 594                 mss       = cpu_to_be16(skb_shinfo(skb)->gso_size);
 595                 ihs       = mlx5e_tx_get_gso_ihs(sq, skb);
 596                 num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 597                 stats->packets += skb_shinfo(skb)->gso_segs;
 598         } else {
 599                 u8 mode = mlx5e_tx_wqe_inline_mode(sq, NULL, skb);
 600
 601                 opcode    = MLX5_OPCODE_SEND;
 602                 mss       = 0;
 603                 ihs       = mlx5e_calc_min_inline(mode, skb);
 604                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 605                 stats->packets++;
 606         }
 607
 608         stats->bytes     += num_bytes;
 609         stats->xmit_more += xmit_more;
 610
 611         headlen = skb->len - ihs - skb->data_len;
 612         ds_cnt += !!headlen;
 613         ds_cnt += skb_shinfo(skb)->nr_frags;
 614
 615         if (ihs) {
 616                 ds_cnt_inl = DIV_ROUND_UP(ihs - INL_HDR_START_SZ, MLX5_SEND_WQE_DS);
 617                 ds_cnt += ds_cnt_inl;
 618         }
 619
 620         num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 621         pi = mlx5e_txqsq_get_next_pi(sq, num_wqebbs);
 622         wqe = MLX5I_SQ_FETCH_WQE(sq, pi);
 623
 624         /* fill wqe */
 625         wi       = &sq->db.wqe_info[pi];
 626         cseg     = &wqe->ctrl;
 627         datagram = &wqe->datagram;
 628         eseg     = &wqe->eth;
 629         dseg     =  wqe->data;
 630
 631         mlx5i_txwqe_build_datagram(av, dqpn, dqkey, datagram);
 632
 633         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 634
 635         eseg->mss = mss;
 636
 637         if (ihs) {
 638                 memcpy(eseg->inline_hdr.start, skb->data, ihs);
 639                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 640                 dseg += ds_cnt_inl;
 641         }
 642
 643         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb->data + ihs, headlen, dseg);
 644         if (unlikely(num_dma < 0))
 645                 goto err_drop;
 646
 647         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt, num_wqebbs, num_bytes,
 648                              num_dma, wi, cseg, xmit_more);
 649
 650         return NETDEV_TX_OK;
 651
 652 err_drop:
 653         stats->dropped++;
 654         dev_kfree_skb_any(skb);
 655
 656         return NETDEV_TX_OK;
 657 }
 658 #endif