drivers/iommu/dma-iommu.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * A fairly generic DMA-API to IOMMU-API glue layer.
   4  *
   5  * Copyright (C) 2014-2015 ARM Ltd.
   6  *
   7  * based in part on arch/arm/mm/dma-mapping.c:
   8  * Copyright (C) 2000-2004 Russell King
   9  */
  10
  11 #include <linux/acpi_iort.h>
  12 #include <linux/device.h>
  13 #include <linux/dma-contiguous.h>
  14 #include <linux/dma-iommu.h>
  15 #include <linux/dma-noncoherent.h>
  16 #include <linux/gfp.h>
  17 #include <linux/huge_mm.h>
  18 #include <linux/iommu.h>
  19 #include <linux/iova.h>
  20 #include <linux/irq.h>
  21 #include <linux/mm.h>
  22 #include <linux/mutex.h>
  23 #include <linux/pci.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/vmalloc.h>
  26 #include <linux/crash_dump.h>
  27
  28 struct iommu_dma_msi_page {
  29         struct list_head        list;
  30         dma_addr_t              iova;
  31         phys_addr_t             phys;
  32 };
  33
  34 enum iommu_dma_cookie_type {
  35         IOMMU_DMA_IOVA_COOKIE,
  36         IOMMU_DMA_MSI_COOKIE,
  37 };
  38
  39 struct iommu_dma_cookie {
  40         enum iommu_dma_cookie_type      type;
  41         union {
  42                 /* Full allocator for IOMMU_DMA_IOVA_COOKIE */
  43                 struct iova_domain      iovad;
  44                 /* Trivial linear page allocator for IOMMU_DMA_MSI_COOKIE */
  45                 dma_addr_t              msi_iova;
  46         };
  47         struct list_head                msi_page_list;
  48
  49         /* Domain for flush queue callback; NULL if flush queue not in use */
  50         struct iommu_domain             *fq_domain;
  51 };
  52
  53 static inline size_t cookie_msi_granule(struct iommu_dma_cookie *cookie)
  54 {
  55         if (cookie->type == IOMMU_DMA_IOVA_COOKIE)
  56                 return cookie->iovad.granule;
  57         return PAGE_SIZE;
  58 }
  59
  60 static struct iommu_dma_cookie *cookie_alloc(enum iommu_dma_cookie_type type)
  61 {
  62         struct iommu_dma_cookie *cookie;
  63
  64         cookie = kzalloc(sizeof(*cookie), GFP_KERNEL);
  65         if (cookie) {
  66                 INIT_LIST_HEAD(&cookie->msi_page_list);
  67                 cookie->type = type;
  68         }
  69         return cookie;
  70 }
  71
  72 /**
  73  * iommu_get_dma_cookie - Acquire DMA-API resources for a domain
  74  * @domain: IOMMU domain to prepare for DMA-API usage
  75  *
  76  * IOMMU drivers should normally call this from their domain_alloc
  77  * callback when domain->type == IOMMU_DOMAIN_DMA.
  78  */
  79 int iommu_get_dma_cookie(struct iommu_domain *domain)
  80 {
  81         if (domain->iova_cookie)
  82                 return -EEXIST;
  83
  84         domain->iova_cookie = cookie_alloc(IOMMU_DMA_IOVA_COOKIE);
  85         if (!domain->iova_cookie)
  86                 return -ENOMEM;
  87
  88         return 0;
  89 }
  90 EXPORT_SYMBOL(iommu_get_dma_cookie);
  91
  92 /**
  93  * iommu_get_msi_cookie - Acquire just MSI remapping resources
  94  * @domain: IOMMU domain to prepare
  95  * @base: Start address of IOVA region for MSI mappings
  96  *
  97  * Users who manage their own IOVA allocation and do not want DMA API support,
  98  * but would still like to take advantage of automatic MSI remapping, can use
  99  * this to initialise their own domain appropriately. Users should reserve a
 100  * contiguous IOVA region, starting at @base, large enough to accommodate the
 101  * number of PAGE_SIZE mappings necessary to cover every MSI doorbell address
 102  * used by the devices attached to @domain.
 103  */
 104 int iommu_get_msi_cookie(struct iommu_domain *domain, dma_addr_t base)
 105 {
 106         struct iommu_dma_cookie *cookie;
 107
 108         if (domain->type != IOMMU_DOMAIN_UNMANAGED)
 109                 return -EINVAL;
 110
 111         if (domain->iova_cookie)
 112                 return -EEXIST;
 113
 114         cookie = cookie_alloc(IOMMU_DMA_MSI_COOKIE);
 115         if (!cookie)
 116                 return -ENOMEM;
 117
 118         cookie->msi_iova = base;
 119         domain->iova_cookie = cookie;
 120         return 0;
 121 }
 122 EXPORT_SYMBOL(iommu_get_msi_cookie);
 123
 124 /**
 125  * iommu_put_dma_cookie - Release a domain's DMA mapping resources
 126  * @domain: IOMMU domain previously prepared by iommu_get_dma_cookie() or
 127  *          iommu_get_msi_cookie()
 128  *
 129  * IOMMU drivers should normally call this from their domain_free callback.
 130  */
 131 void iommu_put_dma_cookie(struct iommu_domain *domain)
 132 {
 133         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 134         struct iommu_dma_msi_page *msi, *tmp;
 135
 136         if (!cookie)
 137                 return;
 138
 139         if (cookie->type == IOMMU_DMA_IOVA_COOKIE && cookie->iovad.granule)
 140                 put_iova_domain(&cookie->iovad);
 141
 142         list_for_each_entry_safe(msi, tmp, &cookie->msi_page_list, list) {
 143                 list_del(&msi->list);
 144                 kfree(msi);
 145         }
 146         kfree(cookie);
 147         domain->iova_cookie = NULL;
 148 }
 149 EXPORT_SYMBOL(iommu_put_dma_cookie);
 150
 151 /**
 152  * iommu_dma_get_resv_regions - Reserved region driver helper
 153  * @dev: Device from iommu_get_resv_regions()
 154  * @list: Reserved region list from iommu_get_resv_regions()
 155  *
 156  * IOMMU drivers can use this to implement their .get_resv_regions callback
 157  * for general non-IOMMU-specific reservations. Currently, this covers GICv3
 158  * ITS region reservation on ACPI based ARM platforms that may require HW MSI
 159  * reservation.
 160  */
 161 void iommu_dma_get_resv_regions(struct device *dev, struct list_head *list)
 162 {
 163
 164         if (!is_of_node(dev_iommu_fwspec_get(dev)->iommu_fwnode))
 165                 iort_iommu_msi_get_resv_regions(dev, list);
 166
 167 }
 168 EXPORT_SYMBOL(iommu_dma_get_resv_regions);
 169
 170 static int cookie_init_hw_msi_region(struct iommu_dma_cookie *cookie,
 171                 phys_addr_t start, phys_addr_t end)
 172 {
 173         struct iova_domain *iovad = &cookie->iovad;
 174         struct iommu_dma_msi_page *msi_page;
 175         int i, num_pages;
 176
 177         start -= iova_offset(iovad, start);
 178         num_pages = iova_align(iovad, end - start) >> iova_shift(iovad);
 179
 180         for (i = 0; i < num_pages; i++) {
 181                 msi_page = kmalloc(sizeof(*msi_page), GFP_KERNEL);
 182                 if (!msi_page)
 183                         return -ENOMEM;
 184
 185                 msi_page->phys = start;
 186                 msi_page->iova = start;
 187                 INIT_LIST_HEAD(&msi_page->list);
 188                 list_add(&msi_page->list, &cookie->msi_page_list);
 189                 start += iovad->granule;
 190         }
 191
 192         return 0;
 193 }
 194
 195 static int iova_reserve_pci_windows(struct pci_dev *dev,
 196                 struct iova_domain *iovad)
 197 {
 198         struct pci_host_bridge *bridge = pci_find_host_bridge(dev->bus);
 199         struct resource_entry *window;
 200         unsigned long lo, hi;
 201         phys_addr_t start = 0, end;
 202
 203         resource_list_for_each_entry(window, &bridge->windows) {
 204                 if (resource_type(window->res) != IORESOURCE_MEM)
 205                         continue;
 206
 207                 lo = iova_pfn(iovad, window->res->start - window->offset);
 208                 hi = iova_pfn(iovad, window->res->end - window->offset);
 209                 reserve_iova(iovad, lo, hi);
 210         }
 211
 212         /* Get reserved DMA windows from host bridge */
 213         resource_list_for_each_entry(window, &bridge->dma_ranges) {
 214                 end = window->res->start - window->offset;
 215 resv_iova:
 216                 if (end > start) {
 217                         lo = iova_pfn(iovad, start);
 218                         hi = iova_pfn(iovad, end);
 219                         reserve_iova(iovad, lo, hi);
 220                 } else {
 221                         /* dma_ranges list should be sorted */
 222                         dev_err(&dev->dev, "Failed to reserve IOVA\n");
 223                         return -EINVAL;
 224                 }
 225
 226                 start = window->res->end - window->offset + 1;
 227                 /* If window is last entry */
 228                 if (window->node.next == &bridge->dma_ranges &&
 229                     end != ~(phys_addr_t)0) {
 230                         end = ~(phys_addr_t)0;
 231                         goto resv_iova;
 232                 }
 233         }
 234
 235         return 0;
 236 }
 237
 238 static int iova_reserve_iommu_regions(struct device *dev,
 239                 struct iommu_domain *domain)
 240 {
 241         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 242         struct iova_domain *iovad = &cookie->iovad;
 243         struct iommu_resv_region *region;
 244         LIST_HEAD(resv_regions);
 245         int ret = 0;
 246
 247         if (dev_is_pci(dev)) {
 248                 ret = iova_reserve_pci_windows(to_pci_dev(dev), iovad);
 249                 if (ret)
 250                         return ret;
 251         }
 252
 253         iommu_get_resv_regions(dev, &resv_regions);
 254         list_for_each_entry(region, &resv_regions, list) {
 255                 unsigned long lo, hi;
 256
 257                 /* We ARE the software that manages these! */
 258                 if (region->type == IOMMU_RESV_SW_MSI)
 259                         continue;
 260
 261                 lo = iova_pfn(iovad, region->start);
 262                 hi = iova_pfn(iovad, region->start + region->length - 1);
 263                 reserve_iova(iovad, lo, hi);
 264
 265                 if (region->type == IOMMU_RESV_MSI)
 266                         ret = cookie_init_hw_msi_region(cookie, region->start,
 267                                         region->start + region->length);
 268                 if (ret)
 269                         break;
 270         }
 271         iommu_put_resv_regions(dev, &resv_regions);
 272
 273         return ret;
 274 }
 275
 276 static void iommu_dma_flush_iotlb_all(struct iova_domain *iovad)
 277 {
 278         struct iommu_dma_cookie *cookie;
 279         struct iommu_domain *domain;
 280
 281         cookie = container_of(iovad, struct iommu_dma_cookie, iovad);
 282         domain = cookie->fq_domain;
 283         /*
 284          * The IOMMU driver supporting DOMAIN_ATTR_DMA_USE_FLUSH_QUEUE
 285          * implies that ops->flush_iotlb_all must be non-NULL.
 286          */
 287         domain->ops->flush_iotlb_all(domain);
 288 }
 289
 290 /**
 291  * iommu_dma_init_domain - Initialise a DMA mapping domain
 292  * @domain: IOMMU domain previously prepared by iommu_get_dma_cookie()
 293  * @base: IOVA at which the mappable address space starts
 294  * @size: Size of IOVA space
 295  * @dev: Device the domain is being initialised for
 296  *
 297  * @base and @size should be exact multiples of IOMMU page granularity to
 298  * avoid rounding surprises. If necessary, we reserve the page at address 0
 299  * to ensure it is an invalid IOVA. It is safe to reinitialise a domain, but
 300  * any change which could make prior IOVAs invalid will fail.
 301  */
 302 static int iommu_dma_init_domain(struct iommu_domain *domain, dma_addr_t base,
 303                 u64 size, struct device *dev)
 304 {
 305         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 306         unsigned long order, base_pfn;
 307         struct iova_domain *iovad;
 308         int attr;
 309
 310         if (!cookie || cookie->type != IOMMU_DMA_IOVA_COOKIE)
 311                 return -EINVAL;
 312
 313         iovad = &cookie->iovad;
 314
 315         /* Use the smallest supported page size for IOVA granularity */
 316         order = __ffs(domain->pgsize_bitmap);
 317         base_pfn = max_t(unsigned long, 1, base >> order);
 318
 319         /* Check the domain allows at least some access to the device... */
 320         if (domain->geometry.force_aperture) {
 321                 if (base > domain->geometry.aperture_end ||
 322                     base + size <= domain->geometry.aperture_start) {
 323                         pr_warn("specified DMA range outside IOMMU capability\n");
 324                         return -EFAULT;
 325                 }
 326                 /* ...then finally give it a kicking to make sure it fits */
 327                 base_pfn = max_t(unsigned long, base_pfn,
 328                                 domain->geometry.aperture_start >> order);
 329         }
 330
 331         /* start_pfn is always nonzero for an already-initialised domain */
 332         if (iovad->start_pfn) {
 333                 if (1UL << order != iovad->granule ||
 334                     base_pfn != iovad->start_pfn) {
 335                         pr_warn("Incompatible range for DMA domain\n");
 336                         return -EFAULT;
 337                 }
 338
 339                 return 0;
 340         }
 341
 342         init_iova_domain(iovad, 1UL << order, base_pfn);
 343
 344         if (!cookie->fq_domain && !iommu_domain_get_attr(domain,
 345                         DOMAIN_ATTR_DMA_USE_FLUSH_QUEUE, &attr) && attr) {
 346                 cookie->fq_domain = domain;
 347                 init_iova_flush_queue(iovad, iommu_dma_flush_iotlb_all, NULL);
 348         }
 349
 350         if (!dev)
 351                 return 0;
 352
 353         return iova_reserve_iommu_regions(dev, domain);
 354 }
 355
 356 static int iommu_dma_deferred_attach(struct device *dev,
 357                 struct iommu_domain *domain)
 358 {
 359         const struct iommu_ops *ops = domain->ops;
 360
 361         if (!is_kdump_kernel())
 362                 return 0;
 363
 364         if (unlikely(ops->is_attach_deferred &&
 365                         ops->is_attach_deferred(domain, dev)))
 366                 return iommu_attach_device(domain, dev);
 367
 368         return 0;
 369 }
 370
 371 /**
 372  * dma_info_to_prot - Translate DMA API directions and attributes to IOMMU API
 373  *                    page flags.
 374  * @dir: Direction of DMA transfer
 375  * @coherent: Is the DMA master cache-coherent?
 376  * @attrs: DMA attributes for the mapping
 377  *
 378  * Return: corresponding IOMMU API page protection flags
 379  */
 380 static int dma_info_to_prot(enum dma_data_direction dir, bool coherent,
 381                      unsigned long attrs)
 382 {
 383         int prot = coherent ? IOMMU_CACHE : 0;
 384
 385         if (attrs & DMA_ATTR_PRIVILEGED)
 386                 prot |= IOMMU_PRIV;
 387
 388         switch (dir) {
 389         case DMA_BIDIRECTIONAL:
 390                 return prot | IOMMU_READ | IOMMU_WRITE;
 391         case DMA_TO_DEVICE:
 392                 return prot | IOMMU_READ;
 393         case DMA_FROM_DEVICE:
 394                 return prot | IOMMU_WRITE;
 395         default:
 396                 return 0;
 397         }
 398 }
 399
 400 static dma_addr_t iommu_dma_alloc_iova(struct iommu_domain *domain,
 401                 size_t size, u64 dma_limit, struct device *dev)
 402 {
 403         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 404         struct iova_domain *iovad = &cookie->iovad;
 405         unsigned long shift, iova_len, iova = 0;
 406
 407         if (cookie->type == IOMMU_DMA_MSI_COOKIE) {
 408                 cookie->msi_iova += size;
 409                 return cookie->msi_iova - size;
 410         }
 411
 412         shift = iova_shift(iovad);
 413         iova_len = size >> shift;
 414         /*
 415          * Freeing non-power-of-two-sized allocations back into the IOVA caches
 416          * will come back to bite us badly, so we have to waste a bit of space
 417          * rounding up anything cacheable to make sure that can't happen. The
 418          * order of the unadjusted size will still match upon freeing.
 419          */
 420         if (iova_len < (1 << (IOVA_RANGE_CACHE_MAX_SIZE - 1)))
 421                 iova_len = roundup_pow_of_two(iova_len);
 422
 423         dma_limit = min_not_zero(dma_limit, dev->bus_dma_limit);
 424
 425         if (domain->geometry.force_aperture)
 426                 dma_limit = min(dma_limit, (u64)domain->geometry.aperture_end);
 427
 428         /* Try to get PCI devices a SAC address */
 429         if (dma_limit > DMA_BIT_MASK(32) && dev_is_pci(dev))
 430                 iova = alloc_iova_fast(iovad, iova_len,
 431                                        DMA_BIT_MASK(32) >> shift, false);
 432
 433         if (!iova)
 434                 iova = alloc_iova_fast(iovad, iova_len, dma_limit >> shift,
 435                                        true);
 436
 437         return (dma_addr_t)iova << shift;
 438 }
 439
 440 static void iommu_dma_free_iova(struct iommu_dma_cookie *cookie,
 441                 dma_addr_t iova, size_t size)
 442 {
 443         struct iova_domain *iovad = &cookie->iovad;
 444
 445         /* The MSI case is only ever cleaning up its most recent allocation */
 446         if (cookie->type == IOMMU_DMA_MSI_COOKIE)
 447                 cookie->msi_iova -= size;
 448         else if (cookie->fq_domain)     /* non-strict mode */
 449                 queue_iova(iovad, iova_pfn(iovad, iova),
 450                                 size >> iova_shift(iovad), 0);
 451         else
 452                 free_iova_fast(iovad, iova_pfn(iovad, iova),
 453                                 size >> iova_shift(iovad));
 454 }
 455
 456 static void __iommu_dma_unmap(struct device *dev, dma_addr_t dma_addr,
 457                 size_t size)
 458 {
 459         struct iommu_domain *domain = iommu_get_dma_domain(dev);
 460         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 461         struct iova_domain *iovad = &cookie->iovad;
 462         size_t iova_off = iova_offset(iovad, dma_addr);
 463         struct iommu_iotlb_gather iotlb_gather;
 464         size_t unmapped;
 465
 466         dma_addr -= iova_off;
 467         size = iova_align(iovad, size + iova_off);
 468         iommu_iotlb_gather_init(&iotlb_gather);
 469
 470         unmapped = iommu_unmap_fast(domain, dma_addr, size, &iotlb_gather);
 471         WARN_ON(unmapped != size);
 472
 473         if (!cookie->fq_domain)
 474                 iommu_tlb_sync(domain, &iotlb_gather);
 475         iommu_dma_free_iova(cookie, dma_addr, size);
 476 }
 477
 478 static dma_addr_t __iommu_dma_map(struct device *dev, phys_addr_t phys,
 479                 size_t size, int prot, u64 dma_mask)
 480 {
 481         struct iommu_domain *domain = iommu_get_dma_domain(dev);
 482         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 483         struct iova_domain *iovad = &cookie->iovad;
 484         size_t iova_off = iova_offset(iovad, phys);
 485         dma_addr_t iova;
 486
 487         if (unlikely(iommu_dma_deferred_attach(dev, domain)))
 488                 return DMA_MAPPING_ERROR;
 489
 490         size = iova_align(iovad, size + iova_off);
 491
 492         iova = iommu_dma_alloc_iova(domain, size, dma_mask, dev);
 493         if (!iova)
 494                 return DMA_MAPPING_ERROR;
 495
 496         if (iommu_map_atomic(domain, iova, phys - iova_off, size, prot)) {
 497                 iommu_dma_free_iova(cookie, iova, size);
 498                 return DMA_MAPPING_ERROR;
 499         }
 500         return iova + iova_off;
 501 }
 502
 503 static void __iommu_dma_free_pages(struct page **pages, int count)
 504 {
 505         while (count--)
 506                 __free_page(pages[count]);
 507         kvfree(pages);
 508 }
 509
 510 static struct page **__iommu_dma_alloc_pages(struct device *dev,
 511                 unsigned int count, unsigned long order_mask, gfp_t gfp)
 512 {
 513         struct page **pages;
 514         unsigned int i = 0, nid = dev_to_node(dev);
 515
 516         order_mask &= (2U << MAX_ORDER) - 1;
 517         if (!order_mask)
 518                 return NULL;
 519
 520         pages = kvzalloc(count * sizeof(*pages), GFP_KERNEL);
 521         if (!pages)
 522                 return NULL;
 523
 524         /* IOMMU can map any pages, so himem can also be used here */
 525         gfp |= __GFP_NOWARN | __GFP_HIGHMEM;
 526
 527         while (count) {
 528                 struct page *page = NULL;
 529                 unsigned int order_size;
 530
 531                 /*
 532                  * Higher-order allocations are a convenience rather
 533                  * than a necessity, hence using __GFP_NORETRY until
 534                  * falling back to minimum-order allocations.
 535                  */
 536                 for (order_mask &= (2U << __fls(count)) - 1;
 537                      order_mask; order_mask &= ~order_size) {
 538                         unsigned int order = __fls(order_mask);
 539                         gfp_t alloc_flags = gfp;
 540
 541                         order_size = 1U << order;
 542                         if (order_mask > order_size)
 543                                 alloc_flags |= __GFP_NORETRY;
 544                         page = alloc_pages_node(nid, alloc_flags, order);
 545                         if (!page)
 546                                 continue;
 547                         if (!order)
 548                                 break;
 549                         if (!PageCompound(page)) {
 550                                 split_page(page, order);
 551                                 break;
 552                         } else if (!split_huge_page(page)) {
 553                                 break;
 554                         }
 555                         __free_pages(page, order);
 556                 }
 557                 if (!page) {
 558                         __iommu_dma_free_pages(pages, i);
 559                         return NULL;
 560                 }
 561                 count -= order_size;
 562                 while (order_size--)
 563                         pages[i++] = page++;
 564         }
 565         return pages;
 566 }
 567
 568 /**
 569  * iommu_dma_alloc_remap - Allocate and map a buffer contiguous in IOVA space
 570  * @dev: Device to allocate memory for. Must be a real device
 571  *       attached to an iommu_dma_domain
 572  * @size: Size of buffer in bytes
 573  * @dma_handle: Out argument for allocated DMA handle
 574  * @gfp: Allocation flags
 575  * @prot: pgprot_t to use for the remapped mapping
 576  * @attrs: DMA attributes for this allocation
 577  *
 578  * If @size is less than PAGE_SIZE, then a full CPU page will be allocated,
 579  * but an IOMMU which supports smaller pages might not map the whole thing.
 580  *
 581  * Return: Mapped virtual address, or NULL on failure.
 582  */
 583 static void *iommu_dma_alloc_remap(struct device *dev, size_t size,
 584                 dma_addr_t *dma_handle, gfp_t gfp, pgprot_t prot,
 585                 unsigned long attrs)
 586 {
 587         struct iommu_domain *domain = iommu_get_dma_domain(dev);
 588         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 589         struct iova_domain *iovad = &cookie->iovad;
 590         bool coherent = dev_is_dma_coherent(dev);
 591         int ioprot = dma_info_to_prot(DMA_BIDIRECTIONAL, coherent, attrs);
 592         unsigned int count, min_size, alloc_sizes = domain->pgsize_bitmap;
 593         struct page **pages;
 594         struct sg_table sgt;
 595         dma_addr_t iova;
 596         void *vaddr;
 597
 598         *dma_handle = DMA_MAPPING_ERROR;
 599
 600         if (unlikely(iommu_dma_deferred_attach(dev, domain)))
 601                 return NULL;
 602
 603         min_size = alloc_sizes & -alloc_sizes;
 604         if (min_size < PAGE_SIZE) {
 605                 min_size = PAGE_SIZE;
 606                 alloc_sizes |= PAGE_SIZE;
 607         } else {
 608                 size = ALIGN(size, min_size);
 609         }
 610         if (attrs & DMA_ATTR_ALLOC_SINGLE_PAGES)
 611                 alloc_sizes = min_size;
 612
 613         count = PAGE_ALIGN(size) >> PAGE_SHIFT;
 614         pages = __iommu_dma_alloc_pages(dev, count, alloc_sizes >> PAGE_SHIFT,
 615                                         gfp);
 616         if (!pages)
 617                 return NULL;
 618
 619         size = iova_align(iovad, size);
 620         iova = iommu_dma_alloc_iova(domain, size, dev->coherent_dma_mask, dev);
 621         if (!iova)
 622                 goto out_free_pages;
 623
 624         if (sg_alloc_table_from_pages(&sgt, pages, count, 0, size, GFP_KERNEL))
 625                 goto out_free_iova;
 626
 627         if (!(ioprot & IOMMU_CACHE)) {
 628                 struct scatterlist *sg;
 629                 int i;
 630
 631                 for_each_sg(sgt.sgl, sg, sgt.orig_nents, i)
 632                         arch_dma_prep_coherent(sg_page(sg), sg->length);
 633         }
 634
 635         if (iommu_map_sg_atomic(domain, iova, sgt.sgl, sgt.orig_nents, ioprot)
 636                         < size)
 637                 goto out_free_sg;
 638
 639         vaddr = dma_common_pages_remap(pages, size, prot,
 640                         __builtin_return_address(0));
 641         if (!vaddr)
 642                 goto out_unmap;
 643
 644         *dma_handle = iova;
 645         sg_free_table(&sgt);
 646         return vaddr;
 647
 648 out_unmap:
 649         __iommu_dma_unmap(dev, iova, size);
 650 out_free_sg:
 651         sg_free_table(&sgt);
 652 out_free_iova:
 653         iommu_dma_free_iova(cookie, iova, size);
 654 out_free_pages:
 655         __iommu_dma_free_pages(pages, count);
 656         return NULL;
 657 }
 658
 659 /**
 660  * __iommu_dma_mmap - Map a buffer into provided user VMA
 661  * @pages: Array representing buffer from __iommu_dma_alloc()
 662  * @size: Size of buffer in bytes
 663  * @vma: VMA describing requested userspace mapping
 664  *
 665  * Maps the pages of the buffer in @pages into @vma. The caller is responsible
 666  * for verifying the correct size and protection of @vma beforehand.
 667  */
 668 static int __iommu_dma_mmap(struct page **pages, size_t size,
 669                 struct vm_area_struct *vma)
 670 {
 671         return vm_map_pages(vma, pages, PAGE_ALIGN(size) >> PAGE_SHIFT);
 672 }
 673
 674 static void iommu_dma_sync_single_for_cpu(struct device *dev,
 675                 dma_addr_t dma_handle, size_t size, enum dma_data_direction dir)
 676 {
 677         phys_addr_t phys;
 678
 679         if (dev_is_dma_coherent(dev))
 680                 return;
 681
 682         phys = iommu_iova_to_phys(iommu_get_dma_domain(dev), dma_handle);
 683         arch_sync_dma_for_cpu(phys, size, dir);
 684 }
 685
 686 static void iommu_dma_sync_single_for_device(struct device *dev,
 687                 dma_addr_t dma_handle, size_t size, enum dma_data_direction dir)
 688 {
 689         phys_addr_t phys;
 690
 691         if (dev_is_dma_coherent(dev))
 692                 return;
 693
 694         phys = iommu_iova_to_phys(iommu_get_dma_domain(dev), dma_handle);
 695         arch_sync_dma_for_device(phys, size, dir);
 696 }
 697
 698 static void iommu_dma_sync_sg_for_cpu(struct device *dev,
 699                 struct scatterlist *sgl, int nelems,
 700                 enum dma_data_direction dir)
 701 {
 702         struct scatterlist *sg;
 703         int i;
 704
 705         if (dev_is_dma_coherent(dev))
 706                 return;
 707
 708         for_each_sg(sgl, sg, nelems, i)
 709                 arch_sync_dma_for_cpu(sg_phys(sg), sg->length, dir);
 710 }
 711
 712 static void iommu_dma_sync_sg_for_device(struct device *dev,
 713                 struct scatterlist *sgl, int nelems,
 714                 enum dma_data_direction dir)
 715 {
 716         struct scatterlist *sg;
 717         int i;
 718
 719         if (dev_is_dma_coherent(dev))
 720                 return;
 721
 722         for_each_sg(sgl, sg, nelems, i)
 723                 arch_sync_dma_for_device(sg_phys(sg), sg->length, dir);
 724 }
 725
 726 static dma_addr_t iommu_dma_map_page(struct device *dev, struct page *page,
 727                 unsigned long offset, size_t size, enum dma_data_direction dir,
 728                 unsigned long attrs)
 729 {
 730         phys_addr_t phys = page_to_phys(page) + offset;
 731         bool coherent = dev_is_dma_coherent(dev);
 732         int prot = dma_info_to_prot(dir, coherent, attrs);
 733         dma_addr_t dma_handle;
 734
 735         dma_handle = __iommu_dma_map(dev, phys, size, prot, dma_get_mask(dev));
 736         if (!coherent && !(attrs & DMA_ATTR_SKIP_CPU_SYNC) &&
 737             dma_handle != DMA_MAPPING_ERROR)
 738                 arch_sync_dma_for_device(phys, size, dir);
 739         return dma_handle;
 740 }
 741
 742 static void iommu_dma_unmap_page(struct device *dev, dma_addr_t dma_handle,
 743                 size_t size, enum dma_data_direction dir, unsigned long attrs)
 744 {
 745         if (!(attrs & DMA_ATTR_SKIP_CPU_SYNC))
 746                 iommu_dma_sync_single_for_cpu(dev, dma_handle, size, dir);
 747         __iommu_dma_unmap(dev, dma_handle, size);
 748 }
 749
 750 /*
 751  * Prepare a successfully-mapped scatterlist to give back to the caller.
 752  *
 753  * At this point the segments are already laid out by iommu_dma_map_sg() to
 754  * avoid individually crossing any boundaries, so we merely need to check a
 755  * segment's start address to avoid concatenating across one.
 756  */
 757 static int __finalise_sg(struct device *dev, struct scatterlist *sg, int nents,
 758                 dma_addr_t dma_addr)
 759 {
 760         struct scatterlist *s, *cur = sg;
 761         unsigned long seg_mask = dma_get_seg_boundary(dev);
 762         unsigned int cur_len = 0, max_len = dma_get_max_seg_size(dev);
 763         int i, count = 0;
 764
 765         for_each_sg(sg, s, nents, i) {
 766                 /* Restore this segment's original unaligned fields first */
 767                 unsigned int s_iova_off = sg_dma_address(s);
 768                 unsigned int s_length = sg_dma_len(s);
 769                 unsigned int s_iova_len = s->length;
 770
 771                 s->offset += s_iova_off;
 772                 s->length = s_length;
 773                 sg_dma_address(s) = DMA_MAPPING_ERROR;
 774                 sg_dma_len(s) = 0;
 775
 776                 /*
 777                  * Now fill in the real DMA data. If...
 778                  * - there is a valid output segment to append to
 779                  * - and this segment starts on an IOVA page boundary
 780                  * - but doesn't fall at a segment boundary
 781                  * - and wouldn't make the resulting output segment too long
 782                  */
 783                 if (cur_len && !s_iova_off && (dma_addr & seg_mask) &&
 784                     (max_len - cur_len >= s_length)) {
 785                         /* ...then concatenate it with the previous one */
 786                         cur_len += s_length;
 787                 } else {
 788                         /* Otherwise start the next output segment */
 789                         if (i > 0)
 790                                 cur = sg_next(cur);
 791                         cur_len = s_length;
 792                         count++;
 793
 794                         sg_dma_address(cur) = dma_addr + s_iova_off;
 795                 }
 796
 797                 sg_dma_len(cur) = cur_len;
 798                 dma_addr += s_iova_len;
 799
 800                 if (s_length + s_iova_off < s_iova_len)
 801                         cur_len = 0;
 802         }
 803         return count;
 804 }
 805
 806 /*
 807  * If mapping failed, then just restore the original list,
 808  * but making sure the DMA fields are invalidated.
 809  */
 810 static void __invalidate_sg(struct scatterlist *sg, int nents)
 811 {
 812         struct scatterlist *s;
 813         int i;
 814
 815         for_each_sg(sg, s, nents, i) {
 816                 if (sg_dma_address(s) != DMA_MAPPING_ERROR)
 817                         s->offset += sg_dma_address(s);
 818                 if (sg_dma_len(s))
 819                         s->length = sg_dma_len(s);
 820                 sg_dma_address(s) = DMA_MAPPING_ERROR;
 821                 sg_dma_len(s) = 0;
 822         }
 823 }
 824
 825 /*
 826  * The DMA API client is passing in a scatterlist which could describe
 827  * any old buffer layout, but the IOMMU API requires everything to be
 828  * aligned to IOMMU pages. Hence the need for this complicated bit of
 829  * impedance-matching, to be able to hand off a suitably-aligned list,
 830  * but still preserve the original offsets and sizes for the caller.
 831  */
 832 static int iommu_dma_map_sg(struct device *dev, struct scatterlist *sg,
 833                 int nents, enum dma_data_direction dir, unsigned long attrs)
 834 {
 835         struct iommu_domain *domain = iommu_get_dma_domain(dev);
 836         struct iommu_dma_cookie *cookie = domain->iova_cookie;
 837         struct iova_domain *iovad = &cookie->iovad;
 838         struct scatterlist *s, *prev = NULL;
 839         int prot = dma_info_to_prot(dir, dev_is_dma_coherent(dev), attrs);
 840         dma_addr_t iova;
 841         size_t iova_len = 0;
 842         unsigned long mask = dma_get_seg_boundary(dev);
 843         int i;
 844
 845         if (unlikely(iommu_dma_deferred_attach(dev, domain)))
 846                 return 0;
 847
 848         if (!(attrs & DMA_ATTR_SKIP_CPU_SYNC))
 849                 iommu_dma_sync_sg_for_device(dev, sg, nents, dir);
 850
 851         /*
 852          * Work out how much IOVA space we need, and align the segments to
 853          * IOVA granules for the IOMMU driver to handle. With some clever
 854          * trickery we can modify the list in-place, but reversibly, by
 855          * stashing the unaligned parts in the as-yet-unused DMA fields.
 856          */
 857         for_each_sg(sg, s, nents, i) {
 858                 size_t s_iova_off = iova_offset(iovad, s->offset);
 859                 size_t s_length = s->length;
 860                 size_t pad_len = (mask - iova_len + 1) & mask;
 861
 862                 sg_dma_address(s) = s_iova_off;
 863                 sg_dma_len(s) = s_length;
 864                 s->offset -= s_iova_off;
 865                 s_length = iova_align(iovad, s_length + s_iova_off);
 866                 s->length = s_length;
 867
 868                 /*
 869                  * Due to the alignment of our single IOVA allocation, we can
 870                  * depend on these assumptions about the segment boundary mask:
 871                  * - If mask size >= IOVA size, then the IOVA range cannot
 872                  *   possibly fall across a boundary, so we don't care.
 873                  * - If mask size < IOVA size, then the IOVA range must start
 874                  *   exactly on a boundary, therefore we can lay things out
 875                  *   based purely on segment lengths without needing to know
 876                  *   the actual addresses beforehand.
 877                  * - The mask must be a power of 2, so pad_len == 0 if
 878                  *   iova_len == 0, thus we cannot dereference prev the first
 879                  *   time through here (i.e. before it has a meaningful value).
 880                  */
 881                 if (pad_len && pad_len < s_length - 1) {
 882                         prev->length += pad_len;
 883                         iova_len += pad_len;
 884                 }
 885
 886                 iova_len += s_length;
 887                 prev = s;
 888         }
 889
 890         iova = iommu_dma_alloc_iova(domain, iova_len, dma_get_mask(dev), dev);
 891         if (!iova)
 892                 goto out_restore_sg;
 893
 894         /*
 895          * We'll leave any physical concatenation to the IOMMU driver's
 896          * implementation - it knows better than we do.
 897          */
 898         if (iommu_map_sg_atomic(domain, iova, sg, nents, prot) < iova_len)
 899                 goto out_free_iova;
 900
 901         return __finalise_sg(dev, sg, nents, iova);
 902
 903 out_free_iova:
 904         iommu_dma_free_iova(cookie, iova, iova_len);
 905 out_restore_sg:
 906         __invalidate_sg(sg, nents);
 907         return 0;
 908 }
 909
 910 static void iommu_dma_unmap_sg(struct device *dev, struct scatterlist *sg,
 911                 int nents, enum dma_data_direction dir, unsigned long attrs)
 912 {
 913         dma_addr_t start, end;
 914         struct scatterlist *tmp;
 915         int i;
 916
 917         if (!(attrs & DMA_ATTR_SKIP_CPU_SYNC))
 918                 iommu_dma_sync_sg_for_cpu(dev, sg, nents, dir);
 919
 920         /*
 921          * The scatterlist segments are mapped into a single
 922          * contiguous IOVA allocation, so this is incredibly easy.
 923          */
 924         start = sg_dma_address(sg);
 925         for_each_sg(sg_next(sg), tmp, nents - 1, i) {
 926                 if (sg_dma_len(tmp) == 0)
 927                         break;
 928                 sg = tmp;
 929         }
 930         end = sg_dma_address(sg) + sg_dma_len(sg);
 931         __iommu_dma_unmap(dev, start, end - start);
 932 }
 933
 934 static dma_addr_t iommu_dma_map_resource(struct device *dev, phys_addr_t phys,
 935                 size_t size, enum dma_data_direction dir, unsigned long attrs)
 936 {
 937         return __iommu_dma_map(dev, phys, size,
 938                         dma_info_to_prot(dir, false, attrs) | IOMMU_MMIO,
 939                         dma_get_mask(dev));
 940 }
 941
 942 static void iommu_dma_unmap_resource(struct device *dev, dma_addr_t handle,
 943                 size_t size, enum dma_data_direction dir, unsigned long attrs)
 944 {
 945         __iommu_dma_unmap(dev, handle, size);
 946 }
 947
 948 static void __iommu_dma_free(struct device *dev, size_t size, void *cpu_addr)
 949 {
 950         size_t alloc_size = PAGE_ALIGN(size);
 951         int count = alloc_size >> PAGE_SHIFT;
 952         struct page *page = NULL, **pages = NULL;
 953
 954         /* Non-coherent atomic allocation? Easy */
 955         if (IS_ENABLED(CONFIG_DMA_DIRECT_REMAP) &&
 956             dma_free_from_pool(dev, cpu_addr, alloc_size))
 957                 return;
 958
 959         if (IS_ENABLED(CONFIG_DMA_REMAP) && is_vmalloc_addr(cpu_addr)) {
 960                 /*
 961                  * If it the address is remapped, then it's either non-coherent
 962                  * or highmem CMA, or an iommu_dma_alloc_remap() construction.
 963                  */
 964                 pages = dma_common_find_pages(cpu_addr);
 965                 if (!pages)
 966                         page = vmalloc_to_page(cpu_addr);
 967                 dma_common_free_remap(cpu_addr, alloc_size);
 968         } else {
 969                 /* Lowmem means a coherent atomic or CMA allocation */
 970                 page = virt_to_page(cpu_addr);
 971         }
 972
 973         if (pages)
 974                 __iommu_dma_free_pages(pages, count);
 975         if (page)
 976                 dma_free_contiguous(dev, page, alloc_size);
 977 }
 978
 979 static void iommu_dma_free(struct device *dev, size_t size, void *cpu_addr,
 980                 dma_addr_t handle, unsigned long attrs)
 981 {
 982         __iommu_dma_unmap(dev, handle, size);
 983         __iommu_dma_free(dev, size, cpu_addr);
 984 }
 985
 986 static void *iommu_dma_alloc_pages(struct device *dev, size_t size,
 987                 struct page **pagep, gfp_t gfp, unsigned long attrs)
 988 {
 989         bool coherent = dev_is_dma_coherent(dev);
 990         size_t alloc_size = PAGE_ALIGN(size);
 991         int node = dev_to_node(dev);
 992         struct page *page = NULL;
 993         void *cpu_addr;
 994
 995         page = dma_alloc_contiguous(dev, alloc_size, gfp);
 996         if (!page)
 997                 page = alloc_pages_node(node, gfp, get_order(alloc_size));
 998         if (!page)
 999                 return NULL;
1000
1001         if (IS_ENABLED(CONFIG_DMA_REMAP) && (!coherent || PageHighMem(page))) {
1002                 pgprot_t prot = dma_pgprot(dev, PAGE_KERNEL, attrs);
1003
1004                 cpu_addr = dma_common_contiguous_remap(page, alloc_size,
1005                                 prot, __builtin_return_address(0));
1006                 if (!cpu_addr)
1007                         goto out_free_pages;
1008
1009                 if (!coherent)
1010                         arch_dma_prep_coherent(page, size);
1011         } else {
1012                 cpu_addr = page_address(page);
1013         }
1014
1015         *pagep = page;
1016         memset(cpu_addr, 0, alloc_size);
1017         return cpu_addr;
1018 out_free_pages:
1019         dma_free_contiguous(dev, page, alloc_size);
1020         return NULL;
1021 }
1022
1023 static void *iommu_dma_alloc(struct device *dev, size_t size,
1024                 dma_addr_t *handle, gfp_t gfp, unsigned long attrs)
1025 {
1026         bool coherent = dev_is_dma_coherent(dev);
1027         int ioprot = dma_info_to_prot(DMA_BIDIRECTIONAL, coherent, attrs);
1028         struct page *page = NULL;
1029         void *cpu_addr;
1030
1031         gfp |= __GFP_ZERO;
1032
1033         if (IS_ENABLED(CONFIG_DMA_REMAP) && gfpflags_allow_blocking(gfp) &&
1034             !(attrs & DMA_ATTR_FORCE_CONTIGUOUS)) {
1035                 return iommu_dma_alloc_remap(dev, size, handle, gfp,
1036                                 dma_pgprot(dev, PAGE_KERNEL, attrs), attrs);
1037         }
1038
1039         if (IS_ENABLED(CONFIG_DMA_DIRECT_REMAP) &&
1040             !gfpflags_allow_blocking(gfp) && !coherent)
1041                 page = dma_alloc_from_pool(dev, PAGE_ALIGN(size), &cpu_addr,
1042                                                gfp, NULL);
1043         else
1044                 cpu_addr = iommu_dma_alloc_pages(dev, size, &page, gfp, attrs);
1045         if (!cpu_addr)
1046                 return NULL;
1047
1048         *handle = __iommu_dma_map(dev, page_to_phys(page), size, ioprot,
1049                         dev->coherent_dma_mask);
1050         if (*handle == DMA_MAPPING_ERROR) {
1051                 __iommu_dma_free(dev, size, cpu_addr);
1052                 return NULL;
1053         }
1054
1055         return cpu_addr;
1056 }
1057
1058 #ifdef CONFIG_DMA_REMAP
1059 static void *iommu_dma_alloc_noncoherent(struct device *dev, size_t size,
1060                 dma_addr_t *handle, enum dma_data_direction dir, gfp_t gfp)
1061 {
1062         if (!gfpflags_allow_blocking(gfp)) {
1063                 struct page *page;
1064
1065                 page = dma_common_alloc_pages(dev, size, handle, dir, gfp);
1066                 if (!page)
1067                         return NULL;
1068                 return page_address(page);
1069         }
1070
1071         return iommu_dma_alloc_remap(dev, size, handle, gfp | __GFP_ZERO,
1072                                      PAGE_KERNEL, 0);
1073 }
1074
1075 static void iommu_dma_free_noncoherent(struct device *dev, size_t size,
1076                 void *cpu_addr, dma_addr_t handle, enum dma_data_direction dir)
1077 {
1078         __iommu_dma_unmap(dev, handle, size);
1079         __iommu_dma_free(dev, size, cpu_addr);
1080 }
1081 #else
1082 #define iommu_dma_alloc_noncoherent             NULL
1083 #define iommu_dma_free_noncoherent              NULL
1084 #endif /* CONFIG_DMA_REMAP */
1085
1086 static int iommu_dma_mmap(struct device *dev, struct vm_area_struct *vma,
1087                 void *cpu_addr, dma_addr_t dma_addr, size_t size,
1088                 unsigned long attrs)
1089 {
1090         unsigned long nr_pages = PAGE_ALIGN(size) >> PAGE_SHIFT;
1091         unsigned long pfn, off = vma->vm_pgoff;
1092         int ret;
1093
1094         vma->vm_page_prot = dma_pgprot(dev, vma->vm_page_prot, attrs);
1095
1096         if (dma_mmap_from_dev_coherent(dev, vma, cpu_addr, size, &ret))
1097                 return ret;
1098
1099         if (off >= nr_pages || vma_pages(vma) > nr_pages - off)
1100                 return -ENXIO;
1101
1102         if (IS_ENABLED(CONFIG_DMA_REMAP) && is_vmalloc_addr(cpu_addr)) {
1103                 struct page **pages = dma_common_find_pages(cpu_addr);
1104
1105                 if (pages)
1106                         return __iommu_dma_mmap(pages, size, vma);
1107                 pfn = vmalloc_to_pfn(cpu_addr);
1108         } else {
1109                 pfn = page_to_pfn(virt_to_page(cpu_addr));
1110         }
1111
1112         return remap_pfn_range(vma, vma->vm_start, pfn + off,
1113                                vma->vm_end - vma->vm_start,
1114                                vma->vm_page_prot);
1115 }
1116
1117 static int iommu_dma_get_sgtable(struct device *dev, struct sg_table *sgt,
1118                 void *cpu_addr, dma_addr_t dma_addr, size_t size,
1119                 unsigned long attrs)
1120 {
1121         struct page *page;
1122         int ret;
1123
1124         if (IS_ENABLED(CONFIG_DMA_REMAP) && is_vmalloc_addr(cpu_addr)) {
1125                 struct page **pages = dma_common_find_pages(cpu_addr);
1126
1127                 if (pages) {
1128                         return sg_alloc_table_from_pages(sgt, pages,
1129                                         PAGE_ALIGN(size) >> PAGE_SHIFT,
1130                                         0, size, GFP_KERNEL);
1131                 }
1132
1133                 page = vmalloc_to_page(cpu_addr);
1134         } else {
1135                 page = virt_to_page(cpu_addr);
1136         }
1137
1138         ret = sg_alloc_table(sgt, 1, GFP_KERNEL);
1139         if (!ret)
1140                 sg_set_page(sgt->sgl, page, PAGE_ALIGN(size), 0);
1141         return ret;
1142 }
1143
1144 static unsigned long iommu_dma_get_merge_boundary(struct device *dev)
1145 {
1146         struct iommu_domain *domain = iommu_get_dma_domain(dev);
1147
1148         return (1UL << __ffs(domain->pgsize_bitmap)) - 1;
1149 }
1150
1151 static const struct dma_map_ops iommu_dma_ops = {
1152         .alloc                  = iommu_dma_alloc,
1153         .free                   = iommu_dma_free,
1154         .alloc_pages            = dma_common_alloc_pages,
1155         .free_pages             = dma_common_free_pages,
1156         .alloc_noncoherent      = iommu_dma_alloc_noncoherent,
1157         .free_noncoherent       = iommu_dma_free_noncoherent,
1158         .mmap                   = iommu_dma_mmap,
1159         .get_sgtable            = iommu_dma_get_sgtable,
1160         .map_page               = iommu_dma_map_page,
1161         .unmap_page             = iommu_dma_unmap_page,
1162         .map_sg                 = iommu_dma_map_sg,
1163         .unmap_sg               = iommu_dma_unmap_sg,
1164         .sync_single_for_cpu    = iommu_dma_sync_single_for_cpu,
1165         .sync_single_for_device = iommu_dma_sync_single_for_device,
1166         .sync_sg_for_cpu        = iommu_dma_sync_sg_for_cpu,
1167         .sync_sg_for_device     = iommu_dma_sync_sg_for_device,
1168         .map_resource           = iommu_dma_map_resource,
1169         .unmap_resource         = iommu_dma_unmap_resource,
1170         .get_merge_boundary     = iommu_dma_get_merge_boundary,
1171 };
1172
1173 /*
1174  * The IOMMU core code allocates the default DMA domain, which the underlying
1175  * IOMMU driver needs to support via the dma-iommu layer.
1176  */
1177 void iommu_setup_dma_ops(struct device *dev, u64 dma_base, u64 size)
1178 {
1179         struct iommu_domain *domain = iommu_get_domain_for_dev(dev);
1180
1181         if (!domain)
1182                 goto out_err;
1183
1184         /*
1185          * The IOMMU core code allocates the default DMA domain, which the
1186          * underlying IOMMU driver needs to support via the dma-iommu layer.
1187          */
1188         if (domain->type == IOMMU_DOMAIN_DMA) {
1189                 if (iommu_dma_init_domain(domain, dma_base, size, dev))
1190                         goto out_err;
1191                 dev->dma_ops = &iommu_dma_ops;
1192         }
1193
1194         return;
1195 out_err:
1196          pr_warn("Failed to set up IOMMU for device %s; retaining platform DMA ops\n",
1197                  dev_name(dev));
1198 }
1199
1200 static struct iommu_dma_msi_page *iommu_dma_get_msi_page(struct device *dev,
1201                 phys_addr_t msi_addr, struct iommu_domain *domain)
1202 {
1203         struct iommu_dma_cookie *cookie = domain->iova_cookie;
1204         struct iommu_dma_msi_page *msi_page;
1205         dma_addr_t iova;
1206         int prot = IOMMU_WRITE | IOMMU_NOEXEC | IOMMU_MMIO;
1207         size_t size = cookie_msi_granule(cookie);
1208
1209         msi_addr &= ~(phys_addr_t)(size - 1);
1210         list_for_each_entry(msi_page, &cookie->msi_page_list, list)
1211                 if (msi_page->phys == msi_addr)
1212                         return msi_page;
1213
1214         msi_page = kzalloc(sizeof(*msi_page), GFP_KERNEL);
1215         if (!msi_page)
1216                 return NULL;
1217
1218         iova = iommu_dma_alloc_iova(domain, size, dma_get_mask(dev), dev);
1219         if (!iova)
1220                 goto out_free_page;
1221
1222         if (iommu_map(domain, iova, msi_addr, size, prot))
1223                 goto out_free_iova;
1224
1225         INIT_LIST_HEAD(&msi_page->list);
1226         msi_page->phys = msi_addr;
1227         msi_page->iova = iova;
1228         list_add(&msi_page->list, &cookie->msi_page_list);
1229         return msi_page;
1230
1231 out_free_iova:
1232         iommu_dma_free_iova(cookie, iova, size);
1233 out_free_page:
1234         kfree(msi_page);
1235         return NULL;
1236 }
1237
1238 int iommu_dma_prepare_msi(struct msi_desc *desc, phys_addr_t msi_addr)
1239 {
1240         struct device *dev = msi_desc_to_dev(desc);
1241         struct iommu_domain *domain = iommu_get_domain_for_dev(dev);
1242         struct iommu_dma_msi_page *msi_page;
1243         static DEFINE_MUTEX(msi_prepare_lock); /* see below */
1244
1245         if (!domain || !domain->iova_cookie) {
1246                 desc->iommu_cookie = NULL;
1247                 return 0;
1248         }
1249
1250         /*
1251          * In fact the whole prepare operation should already be serialised by
1252          * irq_domain_mutex further up the callchain, but that's pretty subtle
1253          * on its own, so consider this locking as failsafe documentation...
1254          */
1255         mutex_lock(&msi_prepare_lock);
1256         msi_page = iommu_dma_get_msi_page(dev, msi_addr, domain);
1257         mutex_unlock(&msi_prepare_lock);
1258
1259         msi_desc_set_iommu_cookie(desc, msi_page);
1260
1261         if (!msi_page)
1262                 return -ENOMEM;
1263         return 0;
1264 }
1265
1266 void iommu_dma_compose_msi_msg(struct msi_desc *desc,
1267                                struct msi_msg *msg)
1268 {
1269         struct device *dev = msi_desc_to_dev(desc);
1270         const struct iommu_domain *domain = iommu_get_domain_for_dev(dev);
1271         const struct iommu_dma_msi_page *msi_page;
1272
1273         msi_page = msi_desc_get_iommu_cookie(desc);
1274
1275         if (!domain || !domain->iova_cookie || WARN_ON(!msi_page))
1276                 return;
1277
1278         msg->address_hi = upper_32_bits(msi_page->iova);
1279         msg->address_lo &= cookie_msi_granule(domain->iova_cookie) - 1;
1280         msg->address_lo += lower_32_bits(msi_page->iova);
1281 }
1282
1283 static int iommu_dma_init(void)
1284 {
1285         return iova_cache_get();
1286 }
1287 arch_initcall(iommu_dma_init);