drivers/infiniband/hw/mlx5/mr.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33
  34 #include <linux/kref.h>
  35 #include <linux/random.h>
  36 #include <linux/debugfs.h>
  37 #include <linux/export.h>
  38 #include <linux/delay.h>
  39 #include <rdma/ib_umem.h>
  40 #include <rdma/ib_umem_odp.h>
  41 #include <rdma/ib_verbs.h>
  42 #include "mlx5_ib.h"
  43
  44 enum {
  45         MAX_PENDING_REG_MR = 8,
  46 };
  47
  48 #define MLX5_UMR_ALIGN 2048
  49 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
  50 static __be64 mlx5_ib_update_mtt_emergency_buffer[
  51                 MLX5_UMR_MTT_MIN_CHUNK_SIZE/sizeof(__be64)]
  52         __aligned(MLX5_UMR_ALIGN);
  53 static DEFINE_MUTEX(mlx5_ib_update_mtt_emergency_buffer_mutex);
  54 #endif
  55
  56 static int clean_mr(struct mlx5_ib_mr *mr);
  57
  58 static int destroy_mkey(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr)
  59 {
  60         int err = mlx5_core_destroy_mkey(dev->mdev, &mr->mmkey);
  61
  62 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
  63         /* Wait until all page fault handlers using the mr complete. */
  64         synchronize_srcu(&dev->mr_srcu);
  65 #endif
  66
  67         return err;
  68 }
  69
  70 static int order2idx(struct mlx5_ib_dev *dev, int order)
  71 {
  72         struct mlx5_mr_cache *cache = &dev->cache;
  73
  74         if (order < cache->ent[0].order)
  75                 return 0;
  76         else
  77                 return order - cache->ent[0].order;
  78 }
  79
  80 static bool use_umr_mtt_update(struct mlx5_ib_mr *mr, u64 start, u64 length)
  81 {
  82         return ((u64)1 << mr->order) * MLX5_ADAPTER_PAGE_SIZE >=
  83                 length + (start & (MLX5_ADAPTER_PAGE_SIZE - 1));
  84 }
  85
  86 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
  87 static void update_odp_mr(struct mlx5_ib_mr *mr)
  88 {
  89         if (mr->umem->odp_data) {
  90                 /*
  91                  * This barrier prevents the compiler from moving the
  92                  * setting of umem->odp_data->private to point to our
  93                  * MR, before reg_umr finished, to ensure that the MR
  94                  * initialization have finished before starting to
  95                  * handle invalidations.
  96                  */
  97                 smp_wmb();
  98                 mr->umem->odp_data->private = mr;
  99                 /*
 100                  * Make sure we will see the new
 101                  * umem->odp_data->private value in the invalidation
 102                  * routines, before we can get page faults on the
 103                  * MR. Page faults can happen once we put the MR in
 104                  * the tree, below this line. Without the barrier,
 105                  * there can be a fault handling and an invalidation
 106                  * before umem->odp_data->private == mr is visible to
 107                  * the invalidation handler.
 108                  */
 109                 smp_wmb();
 110         }
 111 }
 112 #endif
 113
 114 static void reg_mr_callback(int status, void *context)
 115 {
 116         struct mlx5_ib_mr *mr = context;
 117         struct mlx5_ib_dev *dev = mr->dev;
 118         struct mlx5_mr_cache *cache = &dev->cache;
 119         int c = order2idx(dev, mr->order);
 120         struct mlx5_cache_ent *ent = &cache->ent[c];
 121         u8 key;
 122         unsigned long flags;
 123         struct mlx5_mkey_table *table = &dev->mdev->priv.mkey_table;
 124         int err;
 125
 126         spin_lock_irqsave(&ent->lock, flags);
 127         ent->pending--;
 128         spin_unlock_irqrestore(&ent->lock, flags);
 129         if (status) {
 130                 mlx5_ib_warn(dev, "async reg mr failed. status %d\n", status);
 131                 kfree(mr);
 132                 dev->fill_delay = 1;
 133                 mod_timer(&dev->delay_timer, jiffies + HZ);
 134                 return;
 135         }
 136
 137         spin_lock_irqsave(&dev->mdev->priv.mkey_lock, flags);
 138         key = dev->mdev->priv.mkey_key++;
 139         spin_unlock_irqrestore(&dev->mdev->priv.mkey_lock, flags);
 140         mr->mmkey.key = mlx5_idx_to_mkey(MLX5_GET(create_mkey_out, mr->out, mkey_index)) | key;
 141
 142         cache->last_add = jiffies;
 143
 144         spin_lock_irqsave(&ent->lock, flags);
 145         list_add_tail(&mr->list, &ent->head);
 146         ent->cur++;
 147         ent->size++;
 148         spin_unlock_irqrestore(&ent->lock, flags);
 149
 150         write_lock_irqsave(&table->lock, flags);
 151         err = radix_tree_insert(&table->tree, mlx5_base_mkey(mr->mmkey.key),
 152                                 &mr->mmkey);
 153         if (err)
 154                 pr_err("Error inserting to mkey tree. 0x%x\n", -err);
 155         write_unlock_irqrestore(&table->lock, flags);
 156 }
 157
 158 static int add_keys(struct mlx5_ib_dev *dev, int c, int num)
 159 {
 160         struct mlx5_mr_cache *cache = &dev->cache;
 161         struct mlx5_cache_ent *ent = &cache->ent[c];
 162         int inlen = MLX5_ST_SZ_BYTES(create_mkey_in);
 163         struct mlx5_ib_mr *mr;
 164         int npages = 1 << ent->order;
 165         void *mkc;
 166         u32 *in;
 167         int err = 0;
 168         int i;
 169
 170         in = kzalloc(inlen, GFP_KERNEL);
 171         if (!in)
 172                 return -ENOMEM;
 173
 174         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
 175         for (i = 0; i < num; i++) {
 176                 if (ent->pending >= MAX_PENDING_REG_MR) {
 177                         err = -EAGAIN;
 178                         break;
 179                 }
 180
 181                 mr = kzalloc(sizeof(*mr), GFP_KERNEL);
 182                 if (!mr) {
 183                         err = -ENOMEM;
 184                         break;
 185                 }
 186                 mr->order = ent->order;
 187                 mr->umred = 1;
 188                 mr->dev = dev;
 189
 190                 MLX5_SET(mkc, mkc, free, 1);
 191                 MLX5_SET(mkc, mkc, umr_en, 1);
 192                 MLX5_SET(mkc, mkc, access_mode, MLX5_MKC_ACCESS_MODE_MTT);
 193
 194                 MLX5_SET(mkc, mkc, qpn, 0xffffff);
 195                 MLX5_SET(mkc, mkc, translations_octword_size, (npages + 1) / 2);
 196                 MLX5_SET(mkc, mkc, log_page_size, 12);
 197
 198                 spin_lock_irq(&ent->lock);
 199                 ent->pending++;
 200                 spin_unlock_irq(&ent->lock);
 201                 err = mlx5_core_create_mkey_cb(dev->mdev, &mr->mmkey,
 202                                                in, inlen,
 203                                                mr->out, sizeof(mr->out),
 204                                                reg_mr_callback, mr);
 205                 if (err) {
 206                         spin_lock_irq(&ent->lock);
 207                         ent->pending--;
 208                         spin_unlock_irq(&ent->lock);
 209                         mlx5_ib_warn(dev, "create mkey failed %d\n", err);
 210                         kfree(mr);
 211                         break;
 212                 }
 213         }
 214
 215         kfree(in);
 216         return err;
 217 }
 218
 219 static void remove_keys(struct mlx5_ib_dev *dev, int c, int num)
 220 {
 221         struct mlx5_mr_cache *cache = &dev->cache;
 222         struct mlx5_cache_ent *ent = &cache->ent[c];
 223         struct mlx5_ib_mr *mr;
 224         int err;
 225         int i;
 226
 227         for (i = 0; i < num; i++) {
 228                 spin_lock_irq(&ent->lock);
 229                 if (list_empty(&ent->head)) {
 230                         spin_unlock_irq(&ent->lock);
 231                         return;
 232                 }
 233                 mr = list_first_entry(&ent->head, struct mlx5_ib_mr, list);
 234                 list_del(&mr->list);
 235                 ent->cur--;
 236                 ent->size--;
 237                 spin_unlock_irq(&ent->lock);
 238                 err = destroy_mkey(dev, mr);
 239                 if (err)
 240                         mlx5_ib_warn(dev, "failed destroy mkey\n");
 241                 else
 242                         kfree(mr);
 243         }
 244 }
 245
 246 static ssize_t size_write(struct file *filp, const char __user *buf,
 247                           size_t count, loff_t *pos)
 248 {
 249         struct mlx5_cache_ent *ent = filp->private_data;
 250         struct mlx5_ib_dev *dev = ent->dev;
 251         char lbuf[20];
 252         u32 var;
 253         int err;
 254         int c;
 255
 256         if (copy_from_user(lbuf, buf, sizeof(lbuf)))
 257                 return -EFAULT;
 258
 259         c = order2idx(dev, ent->order);
 260         lbuf[sizeof(lbuf) - 1] = 0;
 261
 262         if (sscanf(lbuf, "%u", &var) != 1)
 263                 return -EINVAL;
 264
 265         if (var < ent->limit)
 266                 return -EINVAL;
 267
 268         if (var > ent->size) {
 269                 do {
 270                         err = add_keys(dev, c, var - ent->size);
 271                         if (err && err != -EAGAIN)
 272                                 return err;
 273
 274                         usleep_range(3000, 5000);
 275                 } while (err);
 276         } else if (var < ent->size) {
 277                 remove_keys(dev, c, ent->size - var);
 278         }
 279
 280         return count;
 281 }
 282
 283 static ssize_t size_read(struct file *filp, char __user *buf, size_t count,
 284                          loff_t *pos)
 285 {
 286         struct mlx5_cache_ent *ent = filp->private_data;
 287         char lbuf[20];
 288         int err;
 289
 290         if (*pos)
 291                 return 0;
 292
 293         err = snprintf(lbuf, sizeof(lbuf), "%d\n", ent->size);
 294         if (err < 0)
 295                 return err;
 296
 297         if (copy_to_user(buf, lbuf, err))
 298                 return -EFAULT;
 299
 300         *pos += err;
 301
 302         return err;
 303 }
 304
 305 static const struct file_operations size_fops = {
 306         .owner  = THIS_MODULE,
 307         .open   = simple_open,
 308         .write  = size_write,
 309         .read   = size_read,
 310 };
 311
 312 static ssize_t limit_write(struct file *filp, const char __user *buf,
 313                            size_t count, loff_t *pos)
 314 {
 315         struct mlx5_cache_ent *ent = filp->private_data;
 316         struct mlx5_ib_dev *dev = ent->dev;
 317         char lbuf[20];
 318         u32 var;
 319         int err;
 320         int c;
 321
 322         if (copy_from_user(lbuf, buf, sizeof(lbuf)))
 323                 return -EFAULT;
 324
 325         c = order2idx(dev, ent->order);
 326         lbuf[sizeof(lbuf) - 1] = 0;
 327
 328         if (sscanf(lbuf, "%u", &var) != 1)
 329                 return -EINVAL;
 330
 331         if (var > ent->size)
 332                 return -EINVAL;
 333
 334         ent->limit = var;
 335
 336         if (ent->cur < ent->limit) {
 337                 err = add_keys(dev, c, 2 * ent->limit - ent->cur);
 338                 if (err)
 339                         return err;
 340         }
 341
 342         return count;
 343 }
 344
 345 static ssize_t limit_read(struct file *filp, char __user *buf, size_t count,
 346                           loff_t *pos)
 347 {
 348         struct mlx5_cache_ent *ent = filp->private_data;
 349         char lbuf[20];
 350         int err;
 351
 352         if (*pos)
 353                 return 0;
 354
 355         err = snprintf(lbuf, sizeof(lbuf), "%d\n", ent->limit);
 356         if (err < 0)
 357                 return err;
 358
 359         if (copy_to_user(buf, lbuf, err))
 360                 return -EFAULT;
 361
 362         *pos += err;
 363
 364         return err;
 365 }
 366
 367 static const struct file_operations limit_fops = {
 368         .owner  = THIS_MODULE,
 369         .open   = simple_open,
 370         .write  = limit_write,
 371         .read   = limit_read,
 372 };
 373
 374 static int someone_adding(struct mlx5_mr_cache *cache)
 375 {
 376         int i;
 377
 378         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++) {
 379                 if (cache->ent[i].cur < cache->ent[i].limit)
 380                         return 1;
 381         }
 382
 383         return 0;
 384 }
 385
 386 static void __cache_work_func(struct mlx5_cache_ent *ent)
 387 {
 388         struct mlx5_ib_dev *dev = ent->dev;
 389         struct mlx5_mr_cache *cache = &dev->cache;
 390         int i = order2idx(dev, ent->order);
 391         int err;
 392
 393         if (cache->stopped)
 394                 return;
 395
 396         ent = &dev->cache.ent[i];
 397         if (ent->cur < 2 * ent->limit && !dev->fill_delay) {
 398                 err = add_keys(dev, i, 1);
 399                 if (ent->cur < 2 * ent->limit) {
 400                         if (err == -EAGAIN) {
 401                                 mlx5_ib_dbg(dev, "returned eagain, order %d\n",
 402                                             i + 2);
 403                                 queue_delayed_work(cache->wq, &ent->dwork,
 404                                                    msecs_to_jiffies(3));
 405                         } else if (err) {
 406                                 mlx5_ib_warn(dev, "command failed order %d, err %d\n",
 407                                              i + 2, err);
 408                                 queue_delayed_work(cache->wq, &ent->dwork,
 409                                                    msecs_to_jiffies(1000));
 410                         } else {
 411                                 queue_work(cache->wq, &ent->work);
 412                         }
 413                 }
 414         } else if (ent->cur > 2 * ent->limit) {
 415                 /*
 416                  * The remove_keys() logic is performed as garbage collection
 417                  * task. Such task is intended to be run when no other active
 418                  * processes are running.
 419                  *
 420                  * The need_resched() will return TRUE if there are user tasks
 421                  * to be activated in near future.
 422                  *
 423                  * In such case, we don't execute remove_keys() and postpone
 424                  * the garbage collection work to try to run in next cycle,
 425                  * in order to free CPU resources to other tasks.
 426                  */
 427                 if (!need_resched() && !someone_adding(cache) &&
 428                     time_after(jiffies, cache->last_add + 300 * HZ)) {
 429                         remove_keys(dev, i, 1);
 430                         if (ent->cur > ent->limit)
 431                                 queue_work(cache->wq, &ent->work);
 432                 } else {
 433                         queue_delayed_work(cache->wq, &ent->dwork, 300 * HZ);
 434                 }
 435         }
 436 }
 437
 438 static void delayed_cache_work_func(struct work_struct *work)
 439 {
 440         struct mlx5_cache_ent *ent;
 441
 442         ent = container_of(work, struct mlx5_cache_ent, dwork.work);
 443         __cache_work_func(ent);
 444 }
 445
 446 static void cache_work_func(struct work_struct *work)
 447 {
 448         struct mlx5_cache_ent *ent;
 449
 450         ent = container_of(work, struct mlx5_cache_ent, work);
 451         __cache_work_func(ent);
 452 }
 453
 454 static struct mlx5_ib_mr *alloc_cached_mr(struct mlx5_ib_dev *dev, int order)
 455 {
 456         struct mlx5_mr_cache *cache = &dev->cache;
 457         struct mlx5_ib_mr *mr = NULL;
 458         struct mlx5_cache_ent *ent;
 459         int c;
 460         int i;
 461
 462         c = order2idx(dev, order);
 463         if (c < 0 || c >= MAX_MR_CACHE_ENTRIES) {
 464                 mlx5_ib_warn(dev, "order %d, cache index %d\n", order, c);
 465                 return NULL;
 466         }
 467
 468         for (i = c; i < MAX_MR_CACHE_ENTRIES; i++) {
 469                 ent = &cache->ent[i];
 470
 471                 mlx5_ib_dbg(dev, "order %d, cache index %d\n", ent->order, i);
 472
 473                 spin_lock_irq(&ent->lock);
 474                 if (!list_empty(&ent->head)) {
 475                         mr = list_first_entry(&ent->head, struct mlx5_ib_mr,
 476                                               list);
 477                         list_del(&mr->list);
 478                         ent->cur--;
 479                         spin_unlock_irq(&ent->lock);
 480                         if (ent->cur < ent->limit)
 481                                 queue_work(cache->wq, &ent->work);
 482                         break;
 483                 }
 484                 spin_unlock_irq(&ent->lock);
 485
 486                 queue_work(cache->wq, &ent->work);
 487         }
 488
 489         if (!mr)
 490                 cache->ent[c].miss++;
 491
 492         return mr;
 493 }
 494
 495 static void free_cached_mr(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr)
 496 {
 497         struct mlx5_mr_cache *cache = &dev->cache;
 498         struct mlx5_cache_ent *ent;
 499         int shrink = 0;
 500         int c;
 501
 502         c = order2idx(dev, mr->order);
 503         if (c < 0 || c >= MAX_MR_CACHE_ENTRIES) {
 504                 mlx5_ib_warn(dev, "order %d, cache index %d\n", mr->order, c);
 505                 return;
 506         }
 507         ent = &cache->ent[c];
 508         spin_lock_irq(&ent->lock);
 509         list_add_tail(&mr->list, &ent->head);
 510         ent->cur++;
 511         if (ent->cur > 2 * ent->limit)
 512                 shrink = 1;
 513         spin_unlock_irq(&ent->lock);
 514
 515         if (shrink)
 516                 queue_work(cache->wq, &ent->work);
 517 }
 518
 519 static void clean_keys(struct mlx5_ib_dev *dev, int c)
 520 {
 521         struct mlx5_mr_cache *cache = &dev->cache;
 522         struct mlx5_cache_ent *ent = &cache->ent[c];
 523         struct mlx5_ib_mr *mr;
 524         int err;
 525
 526         cancel_delayed_work(&ent->dwork);
 527         while (1) {
 528                 spin_lock_irq(&ent->lock);
 529                 if (list_empty(&ent->head)) {
 530                         spin_unlock_irq(&ent->lock);
 531                         return;
 532                 }
 533                 mr = list_first_entry(&ent->head, struct mlx5_ib_mr, list);
 534                 list_del(&mr->list);
 535                 ent->cur--;
 536                 ent->size--;
 537                 spin_unlock_irq(&ent->lock);
 538                 err = destroy_mkey(dev, mr);
 539                 if (err)
 540                         mlx5_ib_warn(dev, "failed destroy mkey\n");
 541                 else
 542                         kfree(mr);
 543         }
 544 }
 545
 546 static int mlx5_mr_cache_debugfs_init(struct mlx5_ib_dev *dev)
 547 {
 548         struct mlx5_mr_cache *cache = &dev->cache;
 549         struct mlx5_cache_ent *ent;
 550         int i;
 551
 552         if (!mlx5_debugfs_root)
 553                 return 0;
 554
 555         cache->root = debugfs_create_dir("mr_cache", dev->mdev->priv.dbg_root);
 556         if (!cache->root)
 557                 return -ENOMEM;
 558
 559         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++) {
 560                 ent = &cache->ent[i];
 561                 sprintf(ent->name, "%d", ent->order);
 562                 ent->dir = debugfs_create_dir(ent->name,  cache->root);
 563                 if (!ent->dir)
 564                         return -ENOMEM;
 565
 566                 ent->fsize = debugfs_create_file("size", 0600, ent->dir, ent,
 567                                                  &size_fops);
 568                 if (!ent->fsize)
 569                         return -ENOMEM;
 570
 571                 ent->flimit = debugfs_create_file("limit", 0600, ent->dir, ent,
 572                                                   &limit_fops);
 573                 if (!ent->flimit)
 574                         return -ENOMEM;
 575
 576                 ent->fcur = debugfs_create_u32("cur", 0400, ent->dir,
 577                                                &ent->cur);
 578                 if (!ent->fcur)
 579                         return -ENOMEM;
 580
 581                 ent->fmiss = debugfs_create_u32("miss", 0600, ent->dir,
 582                                                 &ent->miss);
 583                 if (!ent->fmiss)
 584                         return -ENOMEM;
 585         }
 586
 587         return 0;
 588 }
 589
 590 static void mlx5_mr_cache_debugfs_cleanup(struct mlx5_ib_dev *dev)
 591 {
 592         if (!mlx5_debugfs_root)
 593                 return;
 594
 595         debugfs_remove_recursive(dev->cache.root);
 596 }
 597
 598 static void delay_time_func(unsigned long ctx)
 599 {
 600         struct mlx5_ib_dev *dev = (struct mlx5_ib_dev *)ctx;
 601
 602         dev->fill_delay = 0;
 603 }
 604
 605 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev)
 606 {
 607         struct mlx5_mr_cache *cache = &dev->cache;
 608         struct mlx5_cache_ent *ent;
 609         int limit;
 610         int err;
 611         int i;
 612
 613         cache->wq = alloc_ordered_workqueue("mkey_cache", WQ_MEM_RECLAIM);
 614         if (!cache->wq) {
 615                 mlx5_ib_warn(dev, "failed to create work queue\n");
 616                 return -ENOMEM;
 617         }
 618
 619         setup_timer(&dev->delay_timer, delay_time_func, (unsigned long)dev);
 620         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++) {
 621                 INIT_LIST_HEAD(&cache->ent[i].head);
 622                 spin_lock_init(&cache->ent[i].lock);
 623
 624                 ent = &cache->ent[i];
 625                 INIT_LIST_HEAD(&ent->head);
 626                 spin_lock_init(&ent->lock);
 627                 ent->order = i + 2;
 628                 ent->dev = dev;
 629
 630                 if ((dev->mdev->profile->mask & MLX5_PROF_MASK_MR_CACHE) &&
 631                     (mlx5_core_is_pf(dev->mdev)))
 632                         limit = dev->mdev->profile->mr_cache[i].limit;
 633                 else
 634                         limit = 0;
 635
 636                 INIT_WORK(&ent->work, cache_work_func);
 637                 INIT_DELAYED_WORK(&ent->dwork, delayed_cache_work_func);
 638                 ent->limit = limit;
 639                 queue_work(cache->wq, &ent->work);
 640         }
 641
 642         err = mlx5_mr_cache_debugfs_init(dev);
 643         if (err)
 644                 mlx5_ib_warn(dev, "cache debugfs failure\n");
 645
 646         return 0;
 647 }
 648
 649 static void wait_for_async_commands(struct mlx5_ib_dev *dev)
 650 {
 651         struct mlx5_mr_cache *cache = &dev->cache;
 652         struct mlx5_cache_ent *ent;
 653         int total = 0;
 654         int i;
 655         int j;
 656
 657         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++) {
 658                 ent = &cache->ent[i];
 659                 for (j = 0 ; j < 1000; j++) {
 660                         if (!ent->pending)
 661                                 break;
 662                         msleep(50);
 663                 }
 664         }
 665         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++) {
 666                 ent = &cache->ent[i];
 667                 total += ent->pending;
 668         }
 669
 670         if (total)
 671                 mlx5_ib_warn(dev, "aborted while there are %d pending mr requests\n", total);
 672         else
 673                 mlx5_ib_warn(dev, "done with all pending requests\n");
 674 }
 675
 676 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev)
 677 {
 678         int i;
 679
 680         dev->cache.stopped = 1;
 681         flush_workqueue(dev->cache.wq);
 682
 683         mlx5_mr_cache_debugfs_cleanup(dev);
 684
 685         for (i = 0; i < MAX_MR_CACHE_ENTRIES; i++)
 686                 clean_keys(dev, i);
 687
 688         destroy_workqueue(dev->cache.wq);
 689         wait_for_async_commands(dev);
 690         del_timer_sync(&dev->delay_timer);
 691
 692         return 0;
 693 }
 694
 695 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc)
 696 {
 697         struct mlx5_ib_dev *dev = to_mdev(pd->device);
 698         int inlen = MLX5_ST_SZ_BYTES(create_mkey_in);
 699         struct mlx5_core_dev *mdev = dev->mdev;
 700         struct mlx5_ib_mr *mr;
 701         void *mkc;
 702         u32 *in;
 703         int err;
 704
 705         mr = kzalloc(sizeof(*mr), GFP_KERNEL);
 706         if (!mr)
 707                 return ERR_PTR(-ENOMEM);
 708
 709         in = kzalloc(inlen, GFP_KERNEL);
 710         if (!in) {
 711                 err = -ENOMEM;
 712                 goto err_free;
 713         }
 714
 715         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
 716
 717         MLX5_SET(mkc, mkc, access_mode, MLX5_MKC_ACCESS_MODE_PA);
 718         MLX5_SET(mkc, mkc, a, !!(acc & IB_ACCESS_REMOTE_ATOMIC));
 719         MLX5_SET(mkc, mkc, rw, !!(acc & IB_ACCESS_REMOTE_WRITE));
 720         MLX5_SET(mkc, mkc, rr, !!(acc & IB_ACCESS_REMOTE_READ));
 721         MLX5_SET(mkc, mkc, lw, !!(acc & IB_ACCESS_LOCAL_WRITE));
 722         MLX5_SET(mkc, mkc, lr, 1);
 723
 724         MLX5_SET(mkc, mkc, length64, 1);
 725         MLX5_SET(mkc, mkc, pd, to_mpd(pd)->pdn);
 726         MLX5_SET(mkc, mkc, qpn, 0xffffff);
 727         MLX5_SET64(mkc, mkc, start_addr, 0);
 728
 729         err = mlx5_core_create_mkey(mdev, &mr->mmkey, in, inlen);
 730         if (err)
 731                 goto err_in;
 732
 733         kfree(in);
 734         mr->ibmr.lkey = mr->mmkey.key;
 735         mr->ibmr.rkey = mr->mmkey.key;
 736         mr->umem = NULL;
 737
 738         return &mr->ibmr;
 739
 740 err_in:
 741         kfree(in);
 742
 743 err_free:
 744         kfree(mr);
 745
 746         return ERR_PTR(err);
 747 }
 748
 749 static int get_octo_len(u64 addr, u64 len, int page_size)
 750 {
 751         u64 offset;
 752         int npages;
 753
 754         offset = addr & (page_size - 1);
 755         npages = ALIGN(len + offset, page_size) >> ilog2(page_size);
 756         return (npages + 1) / 2;
 757 }
 758
 759 static int use_umr(int order)
 760 {
 761         return order <= MLX5_MAX_UMR_SHIFT;
 762 }
 763
 764 static int dma_map_mr_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 765                           int npages, int page_shift, int *size,
 766                           __be64 **mr_pas, dma_addr_t *dma)
 767 {
 768         __be64 *pas;
 769         struct device *ddev = dev->ib_dev.dma_device;
 770
 771         /*
 772          * UMR copies MTTs in units of MLX5_UMR_MTT_ALIGNMENT bytes.
 773          * To avoid copying garbage after the pas array, we allocate
 774          * a little more.
 775          */
 776         *size = ALIGN(sizeof(u64) * npages, MLX5_UMR_MTT_ALIGNMENT);
 777         *mr_pas = kmalloc(*size + MLX5_UMR_ALIGN - 1, GFP_KERNEL);
 778         if (!(*mr_pas))
 779                 return -ENOMEM;
 780
 781         pas = PTR_ALIGN(*mr_pas, MLX5_UMR_ALIGN);
 782         mlx5_ib_populate_pas(dev, umem, page_shift, pas, MLX5_IB_MTT_PRESENT);
 783         /* Clear padding after the actual pages. */
 784         memset(pas + npages, 0, *size - npages * sizeof(u64));
 785
 786         *dma = dma_map_single(ddev, pas, *size, DMA_TO_DEVICE);
 787         if (dma_mapping_error(ddev, *dma)) {
 788                 kfree(*mr_pas);
 789                 return -ENOMEM;
 790         }
 791
 792         return 0;
 793 }
 794
 795 static void prep_umr_wqe_common(struct ib_pd *pd, struct ib_send_wr *wr,
 796                                 struct ib_sge *sg, u64 dma, int n, u32 key,
 797                                 int page_shift)
 798 {
 799         struct mlx5_ib_dev *dev = to_mdev(pd->device);
 800         struct mlx5_umr_wr *umrwr = umr_wr(wr);
 801
 802         sg->addr = dma;
 803         sg->length = ALIGN(sizeof(u64) * n, 64);
 804         sg->lkey = dev->umrc.pd->local_dma_lkey;
 805
 806         wr->next = NULL;
 807         wr->sg_list = sg;
 808         if (n)
 809                 wr->num_sge = 1;
 810         else
 811                 wr->num_sge = 0;
 812
 813         wr->opcode = MLX5_IB_WR_UMR;
 814
 815         umrwr->npages = n;
 816         umrwr->page_shift = page_shift;
 817         umrwr->mkey = key;
 818 }
 819
 820 static void prep_umr_reg_wqe(struct ib_pd *pd, struct ib_send_wr *wr,
 821                              struct ib_sge *sg, u64 dma, int n, u32 key,
 822                              int page_shift, u64 virt_addr, u64 len,
 823                              int access_flags)
 824 {
 825         struct mlx5_umr_wr *umrwr = umr_wr(wr);
 826
 827         prep_umr_wqe_common(pd, wr, sg, dma, n, key, page_shift);
 828
 829         wr->send_flags = 0;
 830
 831         umrwr->target.virt_addr = virt_addr;
 832         umrwr->length = len;
 833         umrwr->access_flags = access_flags;
 834         umrwr->pd = pd;
 835 }
 836
 837 static void prep_umr_unreg_wqe(struct mlx5_ib_dev *dev,
 838                                struct ib_send_wr *wr, u32 key)
 839 {
 840         struct mlx5_umr_wr *umrwr = umr_wr(wr);
 841
 842         wr->send_flags = MLX5_IB_SEND_UMR_UNREG | MLX5_IB_SEND_UMR_FAIL_IF_FREE;
 843         wr->opcode = MLX5_IB_WR_UMR;
 844         umrwr->mkey = key;
 845 }
 846
 847 static int mr_umem_get(struct ib_pd *pd, u64 start, u64 length,
 848                        int access_flags, struct ib_umem **umem,
 849                        int *npages, int *page_shift, int *ncont,
 850                        int *order)
 851 {
 852         struct mlx5_ib_dev *dev = to_mdev(pd->device);
 853         int err;
 854
 855         *umem = ib_umem_get(pd->uobject->context, start, length,
 856                             access_flags, 0);
 857         err = PTR_ERR_OR_ZERO(*umem);
 858         if (err < 0) {
 859                 mlx5_ib_err(dev, "umem get failed (%ld)\n", PTR_ERR(umem));
 860                 return err;
 861         }
 862
 863         mlx5_ib_cont_pages(*umem, start, MLX5_MKEY_PAGE_SHIFT_MASK, npages,
 864                            page_shift, ncont, order);
 865         if (!*npages) {
 866                 mlx5_ib_warn(dev, "avoid zero region\n");
 867                 ib_umem_release(*umem);
 868                 return -EINVAL;
 869         }
 870
 871         mlx5_ib_dbg(dev, "npages %d, ncont %d, order %d, page_shift %d\n",
 872                     *npages, *ncont, *order, *page_shift);
 873
 874         return 0;
 875 }
 876
 877 static void mlx5_ib_umr_done(struct ib_cq *cq, struct ib_wc *wc)
 878 {
 879         struct mlx5_ib_umr_context *context =
 880                 container_of(wc->wr_cqe, struct mlx5_ib_umr_context, cqe);
 881
 882         context->status = wc->status;
 883         complete(&context->done);
 884 }
 885
 886 static inline void mlx5_ib_init_umr_context(struct mlx5_ib_umr_context *context)
 887 {
 888         context->cqe.done = mlx5_ib_umr_done;
 889         context->status = -1;
 890         init_completion(&context->done);
 891 }
 892
 893 static struct mlx5_ib_mr *reg_umr(struct ib_pd *pd, struct ib_umem *umem,
 894                                   u64 virt_addr, u64 len, int npages,
 895                                   int page_shift, int order, int access_flags)
 896 {
 897         struct mlx5_ib_dev *dev = to_mdev(pd->device);
 898         struct device *ddev = dev->ib_dev.dma_device;
 899         struct umr_common *umrc = &dev->umrc;
 900         struct mlx5_ib_umr_context umr_context;
 901         struct mlx5_umr_wr umrwr = {};
 902         struct ib_send_wr *bad;
 903         struct mlx5_ib_mr *mr;
 904         struct ib_sge sg;
 905         int size;
 906         __be64 *mr_pas;
 907         dma_addr_t dma;
 908         int err = 0;
 909         int i;
 910
 911         for (i = 0; i < 1; i++) {
 912                 mr = alloc_cached_mr(dev, order);
 913                 if (mr)
 914                         break;
 915
 916                 err = add_keys(dev, order2idx(dev, order), 1);
 917                 if (err && err != -EAGAIN) {
 918                         mlx5_ib_warn(dev, "add_keys failed, err %d\n", err);
 919                         break;
 920                 }
 921         }
 922
 923         if (!mr)
 924                 return ERR_PTR(-EAGAIN);
 925
 926         err = dma_map_mr_pas(dev, umem, npages, page_shift, &size, &mr_pas,
 927                              &dma);
 928         if (err)
 929                 goto free_mr;
 930
 931         mlx5_ib_init_umr_context(&umr_context);
 932
 933         umrwr.wr.wr_cqe = &umr_context.cqe;
 934         prep_umr_reg_wqe(pd, &umrwr.wr, &sg, dma, npages, mr->mmkey.key,
 935                          page_shift, virt_addr, len, access_flags);
 936
 937         down(&umrc->sem);
 938         err = ib_post_send(umrc->qp, &umrwr.wr, &bad);
 939         if (err) {
 940                 mlx5_ib_warn(dev, "post send failed, err %d\n", err);
 941                 goto unmap_dma;
 942         } else {
 943                 wait_for_completion(&umr_context.done);
 944                 if (umr_context.status != IB_WC_SUCCESS) {
 945                         mlx5_ib_warn(dev, "reg umr failed\n");
 946                         err = -EFAULT;
 947                 }
 948         }
 949
 950         mr->mmkey.iova = virt_addr;
 951         mr->mmkey.size = len;
 952         mr->mmkey.pd = to_mpd(pd)->pdn;
 953
 954         mr->live = 1;
 955
 956 unmap_dma:
 957         up(&umrc->sem);
 958         dma_unmap_single(ddev, dma, size, DMA_TO_DEVICE);
 959
 960         kfree(mr_pas);
 961
 962 free_mr:
 963         if (err) {
 964                 free_cached_mr(dev, mr);
 965                 return ERR_PTR(err);
 966         }
 967
 968         return mr;
 969 }
 970
 971 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 972 int mlx5_ib_update_mtt(struct mlx5_ib_mr *mr, u64 start_page_index, int npages,
 973                        int zap)
 974 {
 975         struct mlx5_ib_dev *dev = mr->dev;
 976         struct device *ddev = dev->ib_dev.dma_device;
 977         struct umr_common *umrc = &dev->umrc;
 978         struct mlx5_ib_umr_context umr_context;
 979         struct ib_umem *umem = mr->umem;
 980         int size;
 981         __be64 *pas;
 982         dma_addr_t dma;
 983         struct ib_send_wr *bad;
 984         struct mlx5_umr_wr wr;
 985         struct ib_sge sg;
 986         int err = 0;
 987         const int page_index_alignment = MLX5_UMR_MTT_ALIGNMENT / sizeof(u64);
 988         const int page_index_mask = page_index_alignment - 1;
 989         size_t pages_mapped = 0;
 990         size_t pages_to_map = 0;
 991         size_t pages_iter = 0;
 992         int use_emergency_buf = 0;
 993
 994         /* UMR copies MTTs in units of MLX5_UMR_MTT_ALIGNMENT bytes,
 995          * so we need to align the offset and length accordingly */
 996         if (start_page_index & page_index_mask) {
 997                 npages += start_page_index & page_index_mask;
 998                 start_page_index &= ~page_index_mask;
 999         }
1000
1001         pages_to_map = ALIGN(npages, page_index_alignment);
1002
1003         if (start_page_index + pages_to_map > MLX5_MAX_UMR_PAGES)
1004                 return -EINVAL;
1005
1006         size = sizeof(u64) * pages_to_map;
1007         size = min_t(int, PAGE_SIZE, size);
1008         /* We allocate with GFP_ATOMIC to avoid recursion into page-reclaim
1009          * code, when we are called from an invalidation. The pas buffer must
1010          * be 2k-aligned for Connect-IB. */
1011         pas = (__be64 *)get_zeroed_page(GFP_ATOMIC);
1012         if (!pas) {
1013                 mlx5_ib_warn(dev, "unable to allocate memory during MTT update, falling back to slower chunked mechanism.\n");
1014                 pas = mlx5_ib_update_mtt_emergency_buffer;
1015                 size = MLX5_UMR_MTT_MIN_CHUNK_SIZE;
1016                 use_emergency_buf = 1;
1017                 mutex_lock(&mlx5_ib_update_mtt_emergency_buffer_mutex);
1018                 memset(pas, 0, size);
1019         }
1020         pages_iter = size / sizeof(u64);
1021         dma = dma_map_single(ddev, pas, size, DMA_TO_DEVICE);
1022         if (dma_mapping_error(ddev, dma)) {
1023                 mlx5_ib_err(dev, "unable to map DMA during MTT update.\n");
1024                 err = -ENOMEM;
1025                 goto free_pas;
1026         }
1027
1028         for (pages_mapped = 0;
1029              pages_mapped < pages_to_map && !err;
1030              pages_mapped += pages_iter, start_page_index += pages_iter) {
1031                 dma_sync_single_for_cpu(ddev, dma, size, DMA_TO_DEVICE);
1032
1033                 npages = min_t(size_t,
1034                                pages_iter,
1035                                ib_umem_num_pages(umem) - start_page_index);
1036
1037                 if (!zap) {
1038                         __mlx5_ib_populate_pas(dev, umem, PAGE_SHIFT,
1039                                                start_page_index, npages, pas,
1040                                                MLX5_IB_MTT_PRESENT);
1041                         /* Clear padding after the pages brought from the
1042                          * umem. */
1043                         memset(pas + npages, 0, size - npages * sizeof(u64));
1044                 }
1045
1046                 dma_sync_single_for_device(ddev, dma, size, DMA_TO_DEVICE);
1047
1048                 mlx5_ib_init_umr_context(&umr_context);
1049
1050                 memset(&wr, 0, sizeof(wr));
1051                 wr.wr.wr_cqe = &umr_context.cqe;
1052
1053                 sg.addr = dma;
1054                 sg.length = ALIGN(npages * sizeof(u64),
1055                                 MLX5_UMR_MTT_ALIGNMENT);
1056                 sg.lkey = dev->umrc.pd->local_dma_lkey;
1057
1058                 wr.wr.send_flags = MLX5_IB_SEND_UMR_FAIL_IF_FREE |
1059                                 MLX5_IB_SEND_UMR_UPDATE_MTT;
1060                 wr.wr.sg_list = &sg;
1061                 wr.wr.num_sge = 1;
1062                 wr.wr.opcode = MLX5_IB_WR_UMR;
1063                 wr.npages = sg.length / sizeof(u64);
1064                 wr.page_shift = PAGE_SHIFT;
1065                 wr.mkey = mr->mmkey.key;
1066                 wr.target.offset = start_page_index;
1067
1068                 down(&umrc->sem);
1069                 err = ib_post_send(umrc->qp, &wr.wr, &bad);
1070                 if (err) {
1071                         mlx5_ib_err(dev, "UMR post send failed, err %d\n", err);
1072                 } else {
1073                         wait_for_completion(&umr_context.done);
1074                         if (umr_context.status != IB_WC_SUCCESS) {
1075                                 mlx5_ib_err(dev, "UMR completion failed, code %d\n",
1076                                             umr_context.status);
1077                                 err = -EFAULT;
1078                         }
1079                 }
1080                 up(&umrc->sem);
1081         }
1082         dma_unmap_single(ddev, dma, size, DMA_TO_DEVICE);
1083
1084 free_pas:
1085         if (!use_emergency_buf)
1086                 free_page((unsigned long)pas);
1087         else
1088                 mutex_unlock(&mlx5_ib_update_mtt_emergency_buffer_mutex);
1089
1090         return err;
1091 }
1092 #endif
1093
1094 /*
1095  * If ibmr is NULL it will be allocated by reg_create.
1096  * Else, the given ibmr will be used.
1097  */
1098 static struct mlx5_ib_mr *reg_create(struct ib_mr *ibmr, struct ib_pd *pd,
1099                                      u64 virt_addr, u64 length,
1100                                      struct ib_umem *umem, int npages,
1101                                      int page_shift, int access_flags)
1102 {
1103         struct mlx5_ib_dev *dev = to_mdev(pd->device);
1104         struct mlx5_ib_mr *mr;
1105         __be64 *pas;
1106         void *mkc;
1107         int inlen;
1108         u32 *in;
1109         int err;
1110         bool pg_cap = !!(MLX5_CAP_GEN(dev->mdev, pg));
1111
1112         mr = ibmr ? to_mmr(ibmr) : kzalloc(sizeof(*mr), GFP_KERNEL);
1113         if (!mr)
1114                 return ERR_PTR(-ENOMEM);
1115
1116         inlen = MLX5_ST_SZ_BYTES(create_mkey_in) +
1117                 sizeof(*pas) * ((npages + 1) / 2) * 2;
1118         in = mlx5_vzalloc(inlen);
1119         if (!in) {
1120                 err = -ENOMEM;
1121                 goto err_1;
1122         }
1123         pas = (__be64 *)MLX5_ADDR_OF(create_mkey_in, in, klm_pas_mtt);
1124         mlx5_ib_populate_pas(dev, umem, page_shift, pas,
1125                              pg_cap ? MLX5_IB_MTT_PRESENT : 0);
1126
1127         /* The pg_access bit allows setting the access flags
1128          * in the page list submitted with the command. */
1129         MLX5_SET(create_mkey_in, in, pg_access, !!(pg_cap));
1130
1131         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
1132         MLX5_SET(mkc, mkc, access_mode, MLX5_MKC_ACCESS_MODE_MTT);
1133         MLX5_SET(mkc, mkc, a, !!(access_flags & IB_ACCESS_REMOTE_ATOMIC));
1134         MLX5_SET(mkc, mkc, rw, !!(access_flags & IB_ACCESS_REMOTE_WRITE));
1135         MLX5_SET(mkc, mkc, rr, !!(access_flags & IB_ACCESS_REMOTE_READ));
1136         MLX5_SET(mkc, mkc, lw, !!(access_flags & IB_ACCESS_LOCAL_WRITE));
1137         MLX5_SET(mkc, mkc, lr, 1);
1138
1139         MLX5_SET64(mkc, mkc, start_addr, virt_addr);
1140         MLX5_SET64(mkc, mkc, len, length);
1141         MLX5_SET(mkc, mkc, pd, to_mpd(pd)->pdn);
1142         MLX5_SET(mkc, mkc, bsf_octword_size, 0);
1143         MLX5_SET(mkc, mkc, translations_octword_size,
1144                  get_octo_len(virt_addr, length, 1 << page_shift));
1145         MLX5_SET(mkc, mkc, log_page_size, page_shift);
1146         MLX5_SET(mkc, mkc, qpn, 0xffffff);
1147         MLX5_SET(create_mkey_in, in, translations_octword_actual_size,
1148                  get_octo_len(virt_addr, length, 1 << page_shift));
1149
1150         err = mlx5_core_create_mkey(dev->mdev, &mr->mmkey, in, inlen);
1151         if (err) {
1152                 mlx5_ib_warn(dev, "create mkey failed\n");
1153                 goto err_2;
1154         }
1155         mr->umem = umem;
1156         mr->dev = dev;
1157         mr->live = 1;
1158         kvfree(in);
1159
1160         mlx5_ib_dbg(dev, "mkey = 0x%x\n", mr->mmkey.key);
1161
1162         return mr;
1163
1164 err_2:
1165         kvfree(in);
1166
1167 err_1:
1168         if (!ibmr)
1169                 kfree(mr);
1170
1171         return ERR_PTR(err);
1172 }
1173
1174 static void set_mr_fileds(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr,
1175                           int npages, u64 length, int access_flags)
1176 {
1177         mr->npages = npages;
1178         atomic_add(npages, &dev->mdev->priv.reg_pages);
1179         mr->ibmr.lkey = mr->mmkey.key;
1180         mr->ibmr.rkey = mr->mmkey.key;
1181         mr->ibmr.length = length;
1182         mr->access_flags = access_flags;
1183 }
1184
1185 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
1186                                   u64 virt_addr, int access_flags,
1187                                   struct ib_udata *udata)
1188 {
1189         struct mlx5_ib_dev *dev = to_mdev(pd->device);
1190         struct mlx5_ib_mr *mr = NULL;
1191         struct ib_umem *umem;
1192         int page_shift;
1193         int npages;
1194         int ncont;
1195         int order;
1196         int err;
1197
1198         mlx5_ib_dbg(dev, "start 0x%llx, virt_addr 0x%llx, length 0x%llx, access_flags 0x%x\n",
1199                     start, virt_addr, length, access_flags);
1200         err = mr_umem_get(pd, start, length, access_flags, &umem, &npages,
1201                            &page_shift, &ncont, &order);
1202
1203         if (err < 0)
1204                 return ERR_PTR(err);
1205
1206         if (use_umr(order)) {
1207                 mr = reg_umr(pd, umem, virt_addr, length, ncont, page_shift,
1208                              order, access_flags);
1209                 if (PTR_ERR(mr) == -EAGAIN) {
1210                         mlx5_ib_dbg(dev, "cache empty for order %d", order);
1211                         mr = NULL;
1212                 }
1213         } else if (access_flags & IB_ACCESS_ON_DEMAND) {
1214                 err = -EINVAL;
1215                 pr_err("Got MR registration for ODP MR > 512MB, not supported for Connect-IB");
1216                 goto error;
1217         }
1218
1219         if (!mr)
1220                 mr = reg_create(NULL, pd, virt_addr, length, umem, ncont,
1221                                 page_shift, access_flags);
1222
1223         if (IS_ERR(mr)) {
1224                 err = PTR_ERR(mr);
1225                 goto error;
1226         }
1227
1228         mlx5_ib_dbg(dev, "mkey 0x%x\n", mr->mmkey.key);
1229
1230         mr->umem = umem;
1231         set_mr_fileds(dev, mr, npages, length, access_flags);
1232
1233 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1234         update_odp_mr(mr);
1235 #endif
1236
1237         return &mr->ibmr;
1238
1239 error:
1240         ib_umem_release(umem);
1241         return ERR_PTR(err);
1242 }
1243
1244 static int unreg_umr(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr)
1245 {
1246         struct mlx5_core_dev *mdev = dev->mdev;
1247         struct umr_common *umrc = &dev->umrc;
1248         struct mlx5_ib_umr_context umr_context;
1249         struct mlx5_umr_wr umrwr = {};
1250         struct ib_send_wr *bad;
1251         int err;
1252
1253         if (mdev->state == MLX5_DEVICE_STATE_INTERNAL_ERROR)
1254                 return 0;
1255
1256         mlx5_ib_init_umr_context(&umr_context);
1257
1258         umrwr.wr.wr_cqe = &umr_context.cqe;
1259         prep_umr_unreg_wqe(dev, &umrwr.wr, mr->mmkey.key);
1260
1261         down(&umrc->sem);
1262         err = ib_post_send(umrc->qp, &umrwr.wr, &bad);
1263         if (err) {
1264                 up(&umrc->sem);
1265                 mlx5_ib_dbg(dev, "err %d\n", err);
1266                 goto error;
1267         } else {
1268                 wait_for_completion(&umr_context.done);
1269                 up(&umrc->sem);
1270         }
1271         if (umr_context.status != IB_WC_SUCCESS) {
1272                 mlx5_ib_warn(dev, "unreg umr failed\n");
1273                 err = -EFAULT;
1274                 goto error;
1275         }
1276         return 0;
1277
1278 error:
1279         return err;
1280 }
1281
1282 static int rereg_umr(struct ib_pd *pd, struct mlx5_ib_mr *mr, u64 virt_addr,
1283                      u64 length, int npages, int page_shift, int order,
1284                      int access_flags, int flags)
1285 {
1286         struct mlx5_ib_dev *dev = to_mdev(pd->device);
1287         struct device *ddev = dev->ib_dev.dma_device;
1288         struct mlx5_ib_umr_context umr_context;
1289         struct ib_send_wr *bad;
1290         struct mlx5_umr_wr umrwr = {};
1291         struct ib_sge sg;
1292         struct umr_common *umrc = &dev->umrc;
1293         dma_addr_t dma = 0;
1294         __be64 *mr_pas = NULL;
1295         int size;
1296         int err;
1297
1298         mlx5_ib_init_umr_context(&umr_context);
1299
1300         umrwr.wr.wr_cqe = &umr_context.cqe;
1301         umrwr.wr.send_flags = MLX5_IB_SEND_UMR_FAIL_IF_FREE;
1302
1303         if (flags & IB_MR_REREG_TRANS) {
1304                 err = dma_map_mr_pas(dev, mr->umem, npages, page_shift, &size,
1305                                      &mr_pas, &dma);
1306                 if (err)
1307                         return err;
1308
1309                 umrwr.target.virt_addr = virt_addr;
1310                 umrwr.length = length;
1311                 umrwr.wr.send_flags |= MLX5_IB_SEND_UMR_UPDATE_TRANSLATION;
1312         }
1313
1314         prep_umr_wqe_common(pd, &umrwr.wr, &sg, dma, npages, mr->mmkey.key,
1315                             page_shift);
1316
1317         if (flags & IB_MR_REREG_PD) {
1318                 umrwr.pd = pd;
1319                 umrwr.wr.send_flags |= MLX5_IB_SEND_UMR_UPDATE_PD;
1320         }
1321
1322         if (flags & IB_MR_REREG_ACCESS) {
1323                 umrwr.access_flags = access_flags;
1324                 umrwr.wr.send_flags |= MLX5_IB_SEND_UMR_UPDATE_ACCESS;
1325         }
1326
1327         /* post send request to UMR QP */
1328         down(&umrc->sem);
1329         err = ib_post_send(umrc->qp, &umrwr.wr, &bad);
1330
1331         if (err) {
1332                 mlx5_ib_warn(dev, "post send failed, err %d\n", err);
1333         } else {
1334                 wait_for_completion(&umr_context.done);
1335                 if (umr_context.status != IB_WC_SUCCESS) {
1336                         mlx5_ib_warn(dev, "reg umr failed (%u)\n",
1337                                      umr_context.status);
1338                         err = -EFAULT;
1339                 }
1340         }
1341
1342         up(&umrc->sem);
1343         if (flags & IB_MR_REREG_TRANS) {
1344                 dma_unmap_single(ddev, dma, size, DMA_TO_DEVICE);
1345                 kfree(mr_pas);
1346         }
1347         return err;
1348 }
1349
1350 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
1351                           u64 length, u64 virt_addr, int new_access_flags,
1352                           struct ib_pd *new_pd, struct ib_udata *udata)
1353 {
1354         struct mlx5_ib_dev *dev = to_mdev(ib_mr->device);
1355         struct mlx5_ib_mr *mr = to_mmr(ib_mr);
1356         struct ib_pd *pd = (flags & IB_MR_REREG_PD) ? new_pd : ib_mr->pd;
1357         int access_flags = flags & IB_MR_REREG_ACCESS ?
1358                             new_access_flags :
1359                             mr->access_flags;
1360         u64 addr = (flags & IB_MR_REREG_TRANS) ? virt_addr : mr->umem->address;
1361         u64 len = (flags & IB_MR_REREG_TRANS) ? length : mr->umem->length;
1362         int page_shift = 0;
1363         int npages = 0;
1364         int ncont = 0;
1365         int order = 0;
1366         int err;
1367
1368         mlx5_ib_dbg(dev, "start 0x%llx, virt_addr 0x%llx, length 0x%llx, access_flags 0x%x\n",
1369                     start, virt_addr, length, access_flags);
1370
1371         if (flags != IB_MR_REREG_PD) {
1372                 /*
1373                  * Replace umem. This needs to be done whether or not UMR is
1374                  * used.
1375                  */
1376                 flags |= IB_MR_REREG_TRANS;
1377                 ib_umem_release(mr->umem);
1378                 err = mr_umem_get(pd, addr, len, access_flags, &mr->umem,
1379                                   &npages, &page_shift, &ncont, &order);
1380                 if (err < 0) {
1381                         mr->umem = NULL;
1382                         return err;
1383                 }
1384         }
1385
1386         if (flags & IB_MR_REREG_TRANS && !use_umr_mtt_update(mr, addr, len)) {
1387                 /*
1388                  * UMR can't be used - MKey needs to be replaced.
1389                  */
1390                 if (mr->umred) {
1391                         err = unreg_umr(dev, mr);
1392                         if (err)
1393                                 mlx5_ib_warn(dev, "Failed to unregister MR\n");
1394                 } else {
1395                         err = destroy_mkey(dev, mr);
1396                         if (err)
1397                                 mlx5_ib_warn(dev, "Failed to destroy MKey\n");
1398                 }
1399                 if (err)
1400                         return err;
1401
1402                 mr = reg_create(ib_mr, pd, addr, len, mr->umem, ncont,
1403                                 page_shift, access_flags);
1404
1405                 if (IS_ERR(mr))
1406                         return PTR_ERR(mr);
1407
1408                 mr->umred = 0;
1409         } else {
1410                 /*
1411                  * Send a UMR WQE
1412                  */
1413                 err = rereg_umr(pd, mr, addr, len, npages, page_shift,
1414                                 order, access_flags, flags);
1415                 if (err) {
1416                         mlx5_ib_warn(dev, "Failed to rereg UMR\n");
1417                         return err;
1418                 }
1419         }
1420
1421         if (flags & IB_MR_REREG_PD) {
1422                 ib_mr->pd = pd;
1423                 mr->mmkey.pd = to_mpd(pd)->pdn;
1424         }
1425
1426         if (flags & IB_MR_REREG_ACCESS)
1427                 mr->access_flags = access_flags;
1428
1429         if (flags & IB_MR_REREG_TRANS) {
1430                 atomic_sub(mr->npages, &dev->mdev->priv.reg_pages);
1431                 set_mr_fileds(dev, mr, npages, len, access_flags);
1432                 mr->mmkey.iova = addr;
1433                 mr->mmkey.size = len;
1434         }
1435 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1436         update_odp_mr(mr);
1437 #endif
1438
1439         return 0;
1440 }
1441
1442 static int
1443 mlx5_alloc_priv_descs(struct ib_device *device,
1444                       struct mlx5_ib_mr *mr,
1445                       int ndescs,
1446                       int desc_size)
1447 {
1448         int size = ndescs * desc_size;
1449         int add_size;
1450         int ret;
1451
1452         add_size = max_t(int, MLX5_UMR_ALIGN - ARCH_KMALLOC_MINALIGN, 0);
1453
1454         mr->descs_alloc = kzalloc(size + add_size, GFP_KERNEL);
1455         if (!mr->descs_alloc)
1456                 return -ENOMEM;
1457
1458         mr->descs = PTR_ALIGN(mr->descs_alloc, MLX5_UMR_ALIGN);
1459
1460         mr->desc_map = dma_map_single(device->dma_device, mr->descs,
1461                                       size, DMA_TO_DEVICE);
1462         if (dma_mapping_error(device->dma_device, mr->desc_map)) {
1463                 ret = -ENOMEM;
1464                 goto err;
1465         }
1466
1467         return 0;
1468 err:
1469         kfree(mr->descs_alloc);
1470
1471         return ret;
1472 }
1473
1474 static void
1475 mlx5_free_priv_descs(struct mlx5_ib_mr *mr)
1476 {
1477         if (mr->descs) {
1478                 struct ib_device *device = mr->ibmr.device;
1479                 int size = mr->max_descs * mr->desc_size;
1480
1481                 dma_unmap_single(device->dma_device, mr->desc_map,
1482                                  size, DMA_TO_DEVICE);
1483                 kfree(mr->descs_alloc);
1484                 mr->descs = NULL;
1485         }
1486 }
1487
1488 static int clean_mr(struct mlx5_ib_mr *mr)
1489 {
1490         struct mlx5_ib_dev *dev = to_mdev(mr->ibmr.device);
1491         int umred = mr->umred;
1492         int err;
1493
1494         if (mr->sig) {
1495                 if (mlx5_core_destroy_psv(dev->mdev,
1496                                           mr->sig->psv_memory.psv_idx))
1497                         mlx5_ib_warn(dev, "failed to destroy mem psv %d\n",
1498                                      mr->sig->psv_memory.psv_idx);
1499                 if (mlx5_core_destroy_psv(dev->mdev,
1500                                           mr->sig->psv_wire.psv_idx))
1501                         mlx5_ib_warn(dev, "failed to destroy wire psv %d\n",
1502                                      mr->sig->psv_wire.psv_idx);
1503                 kfree(mr->sig);
1504                 mr->sig = NULL;
1505         }
1506
1507         mlx5_free_priv_descs(mr);
1508
1509         if (!umred) {
1510                 err = destroy_mkey(dev, mr);
1511                 if (err) {
1512                         mlx5_ib_warn(dev, "failed to destroy mkey 0x%x (%d)\n",
1513                                      mr->mmkey.key, err);
1514                         return err;
1515                 }
1516         } else {
1517                 err = unreg_umr(dev, mr);
1518                 if (err) {
1519                         mlx5_ib_warn(dev, "failed unregister\n");
1520                         return err;
1521                 }
1522                 free_cached_mr(dev, mr);
1523         }
1524
1525         if (!umred)
1526                 kfree(mr);
1527
1528         return 0;
1529 }
1530
1531 int mlx5_ib_dereg_mr(struct ib_mr *ibmr)
1532 {
1533         struct mlx5_ib_dev *dev = to_mdev(ibmr->device);
1534         struct mlx5_ib_mr *mr = to_mmr(ibmr);
1535         int npages = mr->npages;
1536         struct ib_umem *umem = mr->umem;
1537
1538 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1539         if (umem && umem->odp_data) {
1540                 /* Prevent new page faults from succeeding */
1541                 mr->live = 0;
1542                 /* Wait for all running page-fault handlers to finish. */
1543                 synchronize_srcu(&dev->mr_srcu);
1544                 /* Destroy all page mappings */
1545                 mlx5_ib_invalidate_range(umem, ib_umem_start(umem),
1546                                          ib_umem_end(umem));
1547                 /*
1548                  * We kill the umem before the MR for ODP,
1549                  * so that there will not be any invalidations in
1550                  * flight, looking at the *mr struct.
1551                  */
1552                 ib_umem_release(umem);
1553                 atomic_sub(npages, &dev->mdev->priv.reg_pages);
1554
1555                 /* Avoid double-freeing the umem. */
1556                 umem = NULL;
1557         }
1558 #endif
1559
1560         clean_mr(mr);
1561
1562         if (umem) {
1563                 ib_umem_release(umem);
1564                 atomic_sub(npages, &dev->mdev->priv.reg_pages);
1565         }
1566
1567         return 0;
1568 }
1569
1570 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
1571                                enum ib_mr_type mr_type,
1572                                u32 max_num_sg)
1573 {
1574         struct mlx5_ib_dev *dev = to_mdev(pd->device);
1575         int inlen = MLX5_ST_SZ_BYTES(create_mkey_in);
1576         int ndescs = ALIGN(max_num_sg, 4);
1577         struct mlx5_ib_mr *mr;
1578         void *mkc;
1579         u32 *in;
1580         int err;
1581
1582         mr = kzalloc(sizeof(*mr), GFP_KERNEL);
1583         if (!mr)
1584                 return ERR_PTR(-ENOMEM);
1585
1586         in = kzalloc(inlen, GFP_KERNEL);
1587         if (!in) {
1588                 err = -ENOMEM;
1589                 goto err_free;
1590         }
1591
1592         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
1593         MLX5_SET(mkc, mkc, free, 1);
1594         MLX5_SET(mkc, mkc, translations_octword_size, ndescs);
1595         MLX5_SET(mkc, mkc, qpn, 0xffffff);
1596         MLX5_SET(mkc, mkc, pd, to_mpd(pd)->pdn);
1597
1598         if (mr_type == IB_MR_TYPE_MEM_REG) {
1599                 mr->access_mode = MLX5_MKC_ACCESS_MODE_MTT;
1600                 MLX5_SET(mkc, mkc, log_page_size, PAGE_SHIFT);
1601                 err = mlx5_alloc_priv_descs(pd->device, mr,
1602                                             ndescs, sizeof(u64));
1603                 if (err)
1604                         goto err_free_in;
1605
1606                 mr->desc_size = sizeof(u64);
1607                 mr->max_descs = ndescs;
1608         } else if (mr_type == IB_MR_TYPE_SG_GAPS) {
1609                 mr->access_mode = MLX5_MKC_ACCESS_MODE_KLMS;
1610
1611                 err = mlx5_alloc_priv_descs(pd->device, mr,
1612                                             ndescs, sizeof(struct mlx5_klm));
1613                 if (err)
1614                         goto err_free_in;
1615                 mr->desc_size = sizeof(struct mlx5_klm);
1616                 mr->max_descs = ndescs;
1617         } else if (mr_type == IB_MR_TYPE_SIGNATURE) {
1618                 u32 psv_index[2];
1619
1620                 MLX5_SET(mkc, mkc, bsf_en, 1);
1621                 MLX5_SET(mkc, mkc, bsf_octword_size, MLX5_MKEY_BSF_OCTO_SIZE);
1622                 mr->sig = kzalloc(sizeof(*mr->sig), GFP_KERNEL);
1623                 if (!mr->sig) {
1624                         err = -ENOMEM;
1625                         goto err_free_in;
1626                 }
1627
1628                 /* create mem & wire PSVs */
1629                 err = mlx5_core_create_psv(dev->mdev, to_mpd(pd)->pdn,
1630                                            2, psv_index);
1631                 if (err)
1632                         goto err_free_sig;
1633
1634                 mr->access_mode = MLX5_MKC_ACCESS_MODE_KLMS;
1635                 mr->sig->psv_memory.psv_idx = psv_index[0];
1636                 mr->sig->psv_wire.psv_idx = psv_index[1];
1637
1638                 mr->sig->sig_status_checked = true;
1639                 mr->sig->sig_err_exists = false;
1640                 /* Next UMR, Arm SIGERR */
1641                 ++mr->sig->sigerr_count;
1642         } else {
1643                 mlx5_ib_warn(dev, "Invalid mr type %d\n", mr_type);
1644                 err = -EINVAL;
1645                 goto err_free_in;
1646         }
1647
1648         MLX5_SET(mkc, mkc, access_mode, mr->access_mode);
1649         MLX5_SET(mkc, mkc, umr_en, 1);
1650
1651         err = mlx5_core_create_mkey(dev->mdev, &mr->mmkey, in, inlen);
1652         if (err)
1653                 goto err_destroy_psv;
1654
1655         mr->ibmr.lkey = mr->mmkey.key;
1656         mr->ibmr.rkey = mr->mmkey.key;
1657         mr->umem = NULL;
1658         kfree(in);
1659
1660         return &mr->ibmr;
1661
1662 err_destroy_psv:
1663         if (mr->sig) {
1664                 if (mlx5_core_destroy_psv(dev->mdev,
1665                                           mr->sig->psv_memory.psv_idx))
1666                         mlx5_ib_warn(dev, "failed to destroy mem psv %d\n",
1667                                      mr->sig->psv_memory.psv_idx);
1668                 if (mlx5_core_destroy_psv(dev->mdev,
1669                                           mr->sig->psv_wire.psv_idx))
1670                         mlx5_ib_warn(dev, "failed to destroy wire psv %d\n",
1671                                      mr->sig->psv_wire.psv_idx);
1672         }
1673         mlx5_free_priv_descs(mr);
1674 err_free_sig:
1675         kfree(mr->sig);
1676 err_free_in:
1677         kfree(in);
1678 err_free:
1679         kfree(mr);
1680         return ERR_PTR(err);
1681 }
1682
1683 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
1684                                struct ib_udata *udata)
1685 {
1686         struct mlx5_ib_dev *dev = to_mdev(pd->device);
1687         int inlen = MLX5_ST_SZ_BYTES(create_mkey_in);
1688         struct mlx5_ib_mw *mw = NULL;
1689         u32 *in = NULL;
1690         void *mkc;
1691         int ndescs;
1692         int err;
1693         struct mlx5_ib_alloc_mw req = {};
1694         struct {
1695                 __u32   comp_mask;
1696                 __u32   response_length;
1697         } resp = {};
1698
1699         err = ib_copy_from_udata(&req, udata, min(udata->inlen, sizeof(req)));
1700         if (err)
1701                 return ERR_PTR(err);
1702
1703         if (req.comp_mask || req.reserved1 || req.reserved2)
1704                 return ERR_PTR(-EOPNOTSUPP);
1705
1706         if (udata->inlen > sizeof(req) &&
1707             !ib_is_udata_cleared(udata, sizeof(req),
1708                                  udata->inlen - sizeof(req)))
1709                 return ERR_PTR(-EOPNOTSUPP);
1710
1711         ndescs = req.num_klms ? roundup(req.num_klms, 4) : roundup(1, 4);
1712
1713         mw = kzalloc(sizeof(*mw), GFP_KERNEL);
1714         in = kzalloc(inlen, GFP_KERNEL);
1715         if (!mw || !in) {
1716                 err = -ENOMEM;
1717                 goto free;
1718         }
1719
1720         mkc = MLX5_ADDR_OF(create_mkey_in, in, memory_key_mkey_entry);
1721
1722         MLX5_SET(mkc, mkc, free, 1);
1723         MLX5_SET(mkc, mkc, translations_octword_size, ndescs);
1724         MLX5_SET(mkc, mkc, pd, to_mpd(pd)->pdn);
1725         MLX5_SET(mkc, mkc, umr_en, 1);
1726         MLX5_SET(mkc, mkc, lr, 1);
1727         MLX5_SET(mkc, mkc, access_mode, MLX5_MKC_ACCESS_MODE_KLMS);
1728         MLX5_SET(mkc, mkc, en_rinval, !!((type == IB_MW_TYPE_2)));
1729         MLX5_SET(mkc, mkc, qpn, 0xffffff);
1730
1731         err = mlx5_core_create_mkey(dev->mdev, &mw->mmkey, in, inlen);
1732         if (err)
1733                 goto free;
1734
1735         mw->ibmw.rkey = mw->mmkey.key;
1736
1737         resp.response_length = min(offsetof(typeof(resp), response_length) +
1738                                    sizeof(resp.response_length), udata->outlen);
1739         if (resp.response_length) {
1740                 err = ib_copy_to_udata(udata, &resp, resp.response_length);
1741                 if (err) {
1742                         mlx5_core_destroy_mkey(dev->mdev, &mw->mmkey);
1743                         goto free;
1744                 }
1745         }
1746
1747         kfree(in);
1748         return &mw->ibmw;
1749
1750 free:
1751         kfree(mw);
1752         kfree(in);
1753         return ERR_PTR(err);
1754 }
1755
1756 int mlx5_ib_dealloc_mw(struct ib_mw *mw)
1757 {
1758         struct mlx5_ib_mw *mmw = to_mmw(mw);
1759         int err;
1760
1761         err =  mlx5_core_destroy_mkey((to_mdev(mw->device))->mdev,
1762                                       &mmw->mmkey);
1763         if (!err)
1764                 kfree(mmw);
1765         return err;
1766 }
1767
1768 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
1769                             struct ib_mr_status *mr_status)
1770 {
1771         struct mlx5_ib_mr *mmr = to_mmr(ibmr);
1772         int ret = 0;
1773
1774         if (check_mask & ~IB_MR_CHECK_SIG_STATUS) {
1775                 pr_err("Invalid status check mask\n");
1776                 ret = -EINVAL;
1777                 goto done;
1778         }
1779
1780         mr_status->fail_status = 0;
1781         if (check_mask & IB_MR_CHECK_SIG_STATUS) {
1782                 if (!mmr->sig) {
1783                         ret = -EINVAL;
1784                         pr_err("signature status check requested on a non-signature enabled MR\n");
1785                         goto done;
1786                 }
1787
1788                 mmr->sig->sig_status_checked = true;
1789                 if (!mmr->sig->sig_err_exists)
1790                         goto done;
1791
1792                 if (ibmr->lkey == mmr->sig->err_item.key)
1793                         memcpy(&mr_status->sig_err, &mmr->sig->err_item,
1794                                sizeof(mr_status->sig_err));
1795                 else {
1796                         mr_status->sig_err.err_type = IB_SIG_BAD_GUARD;
1797                         mr_status->sig_err.sig_err_offset = 0;
1798                         mr_status->sig_err.key = mmr->sig->err_item.key;
1799                 }
1800
1801                 mmr->sig->sig_err_exists = false;
1802                 mr_status->fail_status |= IB_MR_CHECK_SIG_STATUS;
1803         }
1804
1805 done:
1806         return ret;
1807 }
1808
1809 static int
1810 mlx5_ib_sg_to_klms(struct mlx5_ib_mr *mr,
1811                    struct scatterlist *sgl,
1812                    unsigned short sg_nents,
1813                    unsigned int *sg_offset_p)
1814 {
1815         struct scatterlist *sg = sgl;
1816         struct mlx5_klm *klms = mr->descs;
1817         unsigned int sg_offset = sg_offset_p ? *sg_offset_p : 0;
1818         u32 lkey = mr->ibmr.pd->local_dma_lkey;
1819         int i;
1820
1821         mr->ibmr.iova = sg_dma_address(sg) + sg_offset;
1822         mr->ibmr.length = 0;
1823         mr->ndescs = sg_nents;
1824
1825         for_each_sg(sgl, sg, sg_nents, i) {
1826                 if (unlikely(i > mr->max_descs))
1827                         break;
1828                 klms[i].va = cpu_to_be64(sg_dma_address(sg) + sg_offset);
1829                 klms[i].bcount = cpu_to_be32(sg_dma_len(sg) - sg_offset);
1830                 klms[i].key = cpu_to_be32(lkey);
1831                 mr->ibmr.length += sg_dma_len(sg);
1832
1833                 sg_offset = 0;
1834         }
1835
1836         if (sg_offset_p)
1837                 *sg_offset_p = sg_offset;
1838
1839         return i;
1840 }
1841
1842 static int mlx5_set_page(struct ib_mr *ibmr, u64 addr)
1843 {
1844         struct mlx5_ib_mr *mr = to_mmr(ibmr);
1845         __be64 *descs;
1846
1847         if (unlikely(mr->ndescs == mr->max_descs))
1848                 return -ENOMEM;
1849
1850         descs = mr->descs;
1851         descs[mr->ndescs++] = cpu_to_be64(addr | MLX5_EN_RD | MLX5_EN_WR);
1852
1853         return 0;
1854 }
1855
1856 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
1857                       unsigned int *sg_offset)
1858 {
1859         struct mlx5_ib_mr *mr = to_mmr(ibmr);
1860         int n;
1861
1862         mr->ndescs = 0;
1863
1864         ib_dma_sync_single_for_cpu(ibmr->device, mr->desc_map,
1865                                    mr->desc_size * mr->max_descs,
1866                                    DMA_TO_DEVICE);
1867
1868         if (mr->access_mode == MLX5_MKC_ACCESS_MODE_KLMS)
1869                 n = mlx5_ib_sg_to_klms(mr, sg, sg_nents, sg_offset);
1870         else
1871                 n = ib_sg_to_pages(ibmr, sg, sg_nents, sg_offset,
1872                                 mlx5_set_page);
1873
1874         ib_dma_sync_single_for_device(ibmr->device, mr->desc_map,
1875                                       mr->desc_size * mr->max_descs,
1876                                       DMA_TO_DEVICE);
1877
1878         return n;
1879 }