drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_smi.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/cq.h>
  42 #include <linux/mlx5/fs.h>
  43 #include <linux/mlx5/qp.h>
  44 #include <linux/mlx5/srq.h>
  45 #include <linux/mlx5/fs.h>
  46 #include <linux/types.h>
  47 #include <linux/mlx5/transobj.h>
  48 #include <rdma/ib_user_verbs.h>
  49 #include <rdma/mlx5-abi.h>
  50 #include <rdma/uverbs_ioctl.h>
  51 #include <rdma/mlx5_user_ioctl_cmds.h>
  52
  53 #define mlx5_ib_dbg(_dev, format, arg...)                                      \
  54         dev_dbg(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,      \
  55                 __LINE__, current->pid, ##arg)
  56
  57 #define mlx5_ib_err(_dev, format, arg...)                                      \
  58         dev_err(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,      \
  59                 __LINE__, current->pid, ##arg)
  60
  61 #define mlx5_ib_warn(_dev, format, arg...)                                     \
  62         dev_warn(&(_dev)->ib_dev.dev, "%s:%d:(pid %d): " format, __func__,     \
  63                  __LINE__, current->pid, ##arg)
  64
  65 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  66                                     sizeof(((type *)0)->fld) <= (sz))
  67 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  68 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  69
  70 #define MLX5_MKEY_PAGE_SHIFT_MASK __mlx5_mask(mkc, log_page_size)
  71
  72 enum {
  73         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  74         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  75 };
  76
  77 enum {
  78         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  79         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  80         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  81         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  82 };
  83
  84 enum mlx5_ib_mad_ifc_flags {
  85         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  86         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  87         MLX5_MAD_IFC_NET_VIEW           = 4,
  88 };
  89
  90 enum {
  91         MLX5_CROSS_CHANNEL_BFREG         = 0,
  92 };
  93
  94 enum {
  95         MLX5_CQE_VERSION_V0,
  96         MLX5_CQE_VERSION_V1,
  97 };
  98
  99 enum {
 100         MLX5_TM_MAX_RNDV_MSG_SIZE       = 64,
 101         MLX5_TM_MAX_SGE                 = 1,
 102 };
 103
 104 enum {
 105         MLX5_IB_INVALID_UAR_INDEX       = BIT(31),
 106         MLX5_IB_INVALID_BFREG           = BIT(31),
 107 };
 108
 109 enum {
 110         MLX5_MAX_MEMIC_PAGES = 0x100,
 111         MLX5_MEMIC_ALLOC_SIZE_MASK = 0x3f,
 112 };
 113
 114 enum {
 115         MLX5_MEMIC_BASE_ALIGN   = 6,
 116         MLX5_MEMIC_BASE_SIZE    = 1 << MLX5_MEMIC_BASE_ALIGN,
 117 };
 118
 119 struct mlx5_ib_ucontext {
 120         struct ib_ucontext      ibucontext;
 121         struct list_head        db_page_list;
 122
 123         /* protect doorbell record alloc/free
 124          */
 125         struct mutex            db_page_mutex;
 126         struct mlx5_bfreg_info  bfregi;
 127         u8                      cqe_version;
 128         /* Transport Domain number */
 129         u32                     tdn;
 130
 131         u64                     lib_caps;
 132         DECLARE_BITMAP(dm_pages, MLX5_MAX_MEMIC_PAGES);
 133         u16                     devx_uid;
 134         /* For RoCE LAG TX affinity */
 135         atomic_t                tx_port_affinity;
 136 };
 137
 138 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 139 {
 140         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 141 }
 142
 143 struct mlx5_ib_pd {
 144         struct ib_pd            ibpd;
 145         u32                     pdn;
 146         u16                     uid;
 147 };
 148
 149 enum {
 150         MLX5_IB_FLOW_ACTION_MODIFY_HEADER,
 151         MLX5_IB_FLOW_ACTION_PACKET_REFORMAT,
 152         MLX5_IB_FLOW_ACTION_DECAP,
 153 };
 154
 155 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 156 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_BY_PASS_NUM_REGULAR_PRIOS - 1)
 157 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 158 #error "Invalid number of bypass priorities"
 159 #endif
 160 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 161
 162 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 163 #define MLX5_IB_NUM_SNIFFER_FTS         2
 164 #define MLX5_IB_NUM_EGRESS_FTS          1
 165 struct mlx5_ib_flow_prio {
 166         struct mlx5_flow_table          *flow_table;
 167         unsigned int                    refcount;
 168 };
 169
 170 struct mlx5_ib_flow_handler {
 171         struct list_head                list;
 172         struct ib_flow                  ibflow;
 173         struct mlx5_ib_flow_prio        *prio;
 174         struct mlx5_flow_handle         *rule;
 175         struct ib_counters              *ibcounters;
 176         struct mlx5_ib_dev              *dev;
 177         struct mlx5_ib_flow_matcher     *flow_matcher;
 178 };
 179
 180 struct mlx5_ib_flow_matcher {
 181         struct mlx5_ib_match_params matcher_mask;
 182         int                     mask_len;
 183         enum mlx5_ib_flow_type  flow_type;
 184         enum mlx5_flow_namespace_type ns_type;
 185         u16                     priority;
 186         struct mlx5_core_dev    *mdev;
 187         atomic_t                usecnt;
 188         u8                      match_criteria_enable;
 189 };
 190
 191 struct mlx5_ib_flow_db {
 192         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 193         struct mlx5_ib_flow_prio        egress_prios[MLX5_IB_NUM_FLOW_FT];
 194         struct mlx5_ib_flow_prio        sniffer[MLX5_IB_NUM_SNIFFER_FTS];
 195         struct mlx5_ib_flow_prio        egress[MLX5_IB_NUM_EGRESS_FTS];
 196         struct mlx5_flow_table          *lag_demux_ft;
 197         /* Protect flow steering bypass flow tables
 198          * when add/del flow rules.
 199          * only single add/removal of flow steering rule could be done
 200          * simultaneously.
 201          */
 202         struct mutex                    lock;
 203 };
 204
 205 /* Use macros here so that don't have to duplicate
 206  * enum ib_send_flags and enum ib_qp_type for low-level driver
 207  */
 208
 209 #define MLX5_IB_SEND_UMR_ENABLE_MR             (IB_SEND_RESERVED_START << 0)
 210 #define MLX5_IB_SEND_UMR_DISABLE_MR            (IB_SEND_RESERVED_START << 1)
 211 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE          (IB_SEND_RESERVED_START << 2)
 212 #define MLX5_IB_SEND_UMR_UPDATE_XLT            (IB_SEND_RESERVED_START << 3)
 213 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION    (IB_SEND_RESERVED_START << 4)
 214 #define MLX5_IB_SEND_UMR_UPDATE_PD_ACCESS       IB_SEND_RESERVED_END
 215
 216 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 217 /*
 218  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 219  * creates the actual hardware QP.
 220  */
 221 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 222 #define MLX5_IB_QPT_DCI         IB_QPT_RESERVED3
 223 #define MLX5_IB_QPT_DCT         IB_QPT_RESERVED4
 224 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 225
 226 #define MLX5_IB_UMR_OCTOWORD           16
 227 #define MLX5_IB_UMR_XLT_ALIGNMENT      64
 228
 229 #define MLX5_IB_UPD_XLT_ZAP           BIT(0)
 230 #define MLX5_IB_UPD_XLT_ENABLE        BIT(1)
 231 #define MLX5_IB_UPD_XLT_ATOMIC        BIT(2)
 232 #define MLX5_IB_UPD_XLT_ADDR          BIT(3)
 233 #define MLX5_IB_UPD_XLT_PD            BIT(4)
 234 #define MLX5_IB_UPD_XLT_ACCESS        BIT(5)
 235 #define MLX5_IB_UPD_XLT_INDIRECT      BIT(6)
 236
 237 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 238  *
 239  * These flags are intended for internal use by the mlx5_ib driver, and they
 240  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 241  */
 242
 243 /* Create a UD QP whose source QP number is 1 */
 244 static inline enum ib_qp_create_flags mlx5_ib_create_qp_sqpn_qp1(void)
 245 {
 246         return IB_QP_CREATE_RESERVED_START;
 247 }
 248
 249 struct wr_list {
 250         u16     opcode;
 251         u16     next;
 252 };
 253
 254 enum mlx5_ib_rq_flags {
 255         MLX5_IB_RQ_CVLAN_STRIPPING      = 1 << 0,
 256         MLX5_IB_RQ_PCI_WRITE_END_PADDING        = 1 << 1,
 257 };
 258
 259 struct mlx5_ib_wq {
 260         u64                    *wrid;
 261         u32                    *wr_data;
 262         struct wr_list         *w_list;
 263         unsigned               *wqe_head;
 264         u16                     unsig_count;
 265
 266         /* serialize post to the work queue
 267          */
 268         spinlock_t              lock;
 269         int                     wqe_cnt;
 270         int                     max_post;
 271         int                     max_gs;
 272         int                     offset;
 273         int                     wqe_shift;
 274         unsigned                head;
 275         unsigned                tail;
 276         u16                     cur_post;
 277         u16                     last_poll;
 278         void                   *qend;
 279 };
 280
 281 enum mlx5_ib_wq_flags {
 282         MLX5_IB_WQ_FLAGS_DELAY_DROP = 0x1,
 283         MLX5_IB_WQ_FLAGS_STRIDING_RQ = 0x2,
 284 };
 285
 286 #define MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES 9
 287 #define MLX5_MAX_SINGLE_WQE_LOG_NUM_STRIDES 16
 288 #define MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES 6
 289 #define MLX5_MAX_SINGLE_STRIDE_LOG_NUM_BYTES 13
 290
 291 struct mlx5_ib_rwq {
 292         struct ib_wq            ibwq;
 293         struct mlx5_core_qp     core_qp;
 294         u32                     rq_num_pas;
 295         u32                     log_rq_stride;
 296         u32                     log_rq_size;
 297         u32                     rq_page_offset;
 298         u32                     log_page_size;
 299         u32                     log_num_strides;
 300         u32                     two_byte_shift_en;
 301         u32                     single_stride_log_num_of_bytes;
 302         struct ib_umem          *umem;
 303         size_t                  buf_size;
 304         unsigned int            page_shift;
 305         int                     create_type;
 306         struct mlx5_db          db;
 307         u32                     user_index;
 308         u32                     wqe_count;
 309         u32                     wqe_shift;
 310         int                     wq_sig;
 311         u32                     create_flags; /* Use enum mlx5_ib_wq_flags */
 312 };
 313
 314 enum {
 315         MLX5_QP_USER,
 316         MLX5_QP_KERNEL,
 317         MLX5_QP_EMPTY
 318 };
 319
 320 enum {
 321         MLX5_WQ_USER,
 322         MLX5_WQ_KERNEL
 323 };
 324
 325 struct mlx5_ib_rwq_ind_table {
 326         struct ib_rwq_ind_table ib_rwq_ind_tbl;
 327         u32                     rqtn;
 328         u16                     uid;
 329 };
 330
 331 struct mlx5_ib_ubuffer {
 332         struct ib_umem         *umem;
 333         int                     buf_size;
 334         u64                     buf_addr;
 335 };
 336
 337 struct mlx5_ib_qp_base {
 338         struct mlx5_ib_qp       *container_mibqp;
 339         struct mlx5_core_qp     mqp;
 340         struct mlx5_ib_ubuffer  ubuffer;
 341 };
 342
 343 struct mlx5_ib_qp_trans {
 344         struct mlx5_ib_qp_base  base;
 345         u16                     xrcdn;
 346         u8                      alt_port;
 347         u8                      atomic_rd_en;
 348         u8                      resp_depth;
 349 };
 350
 351 struct mlx5_ib_rss_qp {
 352         u32     tirn;
 353 };
 354
 355 struct mlx5_ib_rq {
 356         struct mlx5_ib_qp_base base;
 357         struct mlx5_ib_wq       *rq;
 358         struct mlx5_ib_ubuffer  ubuffer;
 359         struct mlx5_db          *doorbell;
 360         u32                     tirn;
 361         u8                      state;
 362         u32                     flags;
 363 };
 364
 365 struct mlx5_ib_sq {
 366         struct mlx5_ib_qp_base base;
 367         struct mlx5_ib_wq       *sq;
 368         struct mlx5_ib_ubuffer  ubuffer;
 369         struct mlx5_db          *doorbell;
 370         struct mlx5_flow_handle *flow_rule;
 371         u32                     tisn;
 372         u8                      state;
 373 };
 374
 375 struct mlx5_ib_raw_packet_qp {
 376         struct mlx5_ib_sq sq;
 377         struct mlx5_ib_rq rq;
 378 };
 379
 380 struct mlx5_bf {
 381         int                     buf_size;
 382         unsigned long           offset;
 383         struct mlx5_sq_bfreg   *bfreg;
 384 };
 385
 386 struct mlx5_ib_dct {
 387         struct mlx5_core_dct    mdct;
 388         u32                     *in;
 389 };
 390
 391 struct mlx5_ib_qp {
 392         struct ib_qp            ibqp;
 393         union {
 394                 struct mlx5_ib_qp_trans trans_qp;
 395                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 396                 struct mlx5_ib_rss_qp rss_qp;
 397                 struct mlx5_ib_dct dct;
 398         };
 399         struct mlx5_frag_buf    buf;
 400
 401         struct mlx5_db          db;
 402         struct mlx5_ib_wq       rq;
 403
 404         u8                      sq_signal_bits;
 405         u8                      next_fence;
 406         struct mlx5_ib_wq       sq;
 407
 408         /* serialize qp state modifications
 409          */
 410         struct mutex            mutex;
 411         u32                     flags;
 412         u8                      port;
 413         u8                      state;
 414         int                     wq_sig;
 415         int                     scat_cqe;
 416         int                     max_inline_data;
 417         struct mlx5_bf          bf;
 418         int                     has_rq;
 419
 420         /* only for user space QPs. For kernel
 421          * we have it from the bf object
 422          */
 423         int                     bfregn;
 424
 425         int                     create_type;
 426
 427         /* Store signature errors */
 428         bool                    signature_en;
 429
 430         struct list_head        qps_list;
 431         struct list_head        cq_recv_list;
 432         struct list_head        cq_send_list;
 433         struct mlx5_rate_limit  rl;
 434         u32                     underlay_qpn;
 435         u32                     flags_en;
 436         /* storage for qp sub type when core qp type is IB_QPT_DRIVER */
 437         enum ib_qp_type         qp_sub_type;
 438 };
 439
 440 struct mlx5_ib_cq_buf {
 441         struct mlx5_frag_buf_ctrl fbc;
 442         struct ib_umem          *umem;
 443         int                     cqe_size;
 444         int                     nent;
 445 };
 446
 447 enum mlx5_ib_qp_flags {
 448         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 449         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 450         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 451         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 452         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 453         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 454         /* QP uses 1 as its source QP number */
 455         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 456         MLX5_IB_QP_CAP_SCATTER_FCS              = 1 << 7,
 457         MLX5_IB_QP_RSS                          = 1 << 8,
 458         MLX5_IB_QP_CVLAN_STRIPPING              = 1 << 9,
 459         MLX5_IB_QP_UNDERLAY                     = 1 << 10,
 460         MLX5_IB_QP_PCI_WRITE_END_PADDING        = 1 << 11,
 461         MLX5_IB_QP_TUNNEL_OFFLOAD               = 1 << 12,
 462 };
 463
 464 struct mlx5_umr_wr {
 465         struct ib_send_wr               wr;
 466         u64                             virt_addr;
 467         u64                             offset;
 468         struct ib_pd                   *pd;
 469         unsigned int                    page_shift;
 470         unsigned int                    xlt_size;
 471         u64                             length;
 472         int                             access_flags;
 473         u32                             mkey;
 474 };
 475
 476 static inline const struct mlx5_umr_wr *umr_wr(const struct ib_send_wr *wr)
 477 {
 478         return container_of(wr, struct mlx5_umr_wr, wr);
 479 }
 480
 481 struct mlx5_shared_mr_info {
 482         int mr_id;
 483         struct ib_umem          *umem;
 484 };
 485
 486 enum mlx5_ib_cq_pr_flags {
 487         MLX5_IB_CQ_PR_FLAGS_CQE_128_PAD = 1 << 0,
 488 };
 489
 490 struct mlx5_ib_cq {
 491         struct ib_cq            ibcq;
 492         struct mlx5_core_cq     mcq;
 493         struct mlx5_ib_cq_buf   buf;
 494         struct mlx5_db          db;
 495
 496         /* serialize access to the CQ
 497          */
 498         spinlock_t              lock;
 499
 500         /* protect resize cq
 501          */
 502         struct mutex            resize_mutex;
 503         struct mlx5_ib_cq_buf  *resize_buf;
 504         struct ib_umem         *resize_umem;
 505         int                     cqe_size;
 506         struct list_head        list_send_qp;
 507         struct list_head        list_recv_qp;
 508         u32                     create_flags;
 509         struct list_head        wc_list;
 510         enum ib_cq_notify_flags notify_flags;
 511         struct work_struct      notify_work;
 512         u16                     private_flags; /* Use mlx5_ib_cq_pr_flags */
 513 };
 514
 515 struct mlx5_ib_wc {
 516         struct ib_wc wc;
 517         struct list_head list;
 518 };
 519
 520 struct mlx5_ib_srq {
 521         struct ib_srq           ibsrq;
 522         struct mlx5_core_srq    msrq;
 523         struct mlx5_frag_buf    buf;
 524         struct mlx5_db          db;
 525         u64                    *wrid;
 526         /* protect SRQ hanlding
 527          */
 528         spinlock_t              lock;
 529         int                     head;
 530         int                     tail;
 531         u16                     wqe_ctr;
 532         struct ib_umem         *umem;
 533         /* serialize arming a SRQ
 534          */
 535         struct mutex            mutex;
 536         int                     wq_sig;
 537 };
 538
 539 struct mlx5_ib_xrcd {
 540         struct ib_xrcd          ibxrcd;
 541         u32                     xrcdn;
 542         u16                     uid;
 543 };
 544
 545 enum mlx5_ib_mtt_access_flags {
 546         MLX5_IB_MTT_READ  = (1 << 0),
 547         MLX5_IB_MTT_WRITE = (1 << 1),
 548 };
 549
 550 struct mlx5_ib_dm {
 551         struct ib_dm            ibdm;
 552         phys_addr_t             dev_addr;
 553 };
 554
 555 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 556
 557 #define MLX5_IB_DM_ALLOWED_ACCESS (IB_ACCESS_LOCAL_WRITE   |\
 558                                    IB_ACCESS_REMOTE_WRITE  |\
 559                                    IB_ACCESS_REMOTE_READ   |\
 560                                    IB_ACCESS_REMOTE_ATOMIC |\
 561                                    IB_ZERO_BASED)
 562
 563 struct mlx5_ib_mr {
 564         struct ib_mr            ibmr;
 565         void                    *descs;
 566         dma_addr_t              desc_map;
 567         int                     ndescs;
 568         int                     max_descs;
 569         int                     desc_size;
 570         int                     access_mode;
 571         struct mlx5_core_mkey   mmkey;
 572         struct ib_umem         *umem;
 573         struct mlx5_shared_mr_info      *smr_info;
 574         struct list_head        list;
 575         int                     order;
 576         bool                    allocated_from_cache;
 577         int                     npages;
 578         struct mlx5_ib_dev     *dev;
 579         u32 out[MLX5_ST_SZ_DW(create_mkey_out)];
 580         struct mlx5_core_sig_ctx    *sig;
 581         int                     live;
 582         void                    *descs_alloc;
 583         int                     access_flags; /* Needed for rereg MR */
 584
 585         struct mlx5_ib_mr      *parent;
 586         atomic_t                num_leaf_free;
 587         wait_queue_head_t       q_leaf_free;
 588 };
 589
 590 struct mlx5_ib_mw {
 591         struct ib_mw            ibmw;
 592         struct mlx5_core_mkey   mmkey;
 593         int                     ndescs;
 594 };
 595
 596 struct mlx5_ib_umr_context {
 597         struct ib_cqe           cqe;
 598         enum ib_wc_status       status;
 599         struct completion       done;
 600 };
 601
 602 struct umr_common {
 603         struct ib_pd    *pd;
 604         struct ib_cq    *cq;
 605         struct ib_qp    *qp;
 606         /* control access to UMR QP
 607          */
 608         struct semaphore        sem;
 609 };
 610
 611 enum {
 612         MLX5_FMR_INVALID,
 613         MLX5_FMR_VALID,
 614         MLX5_FMR_BUSY,
 615 };
 616
 617 struct mlx5_cache_ent {
 618         struct list_head        head;
 619         /* sync access to the cahce entry
 620          */
 621         spinlock_t              lock;
 622
 623
 624         struct dentry          *dir;
 625         char                    name[4];
 626         u32                     order;
 627         u32                     xlt;
 628         u32                     access_mode;
 629         u32                     page;
 630
 631         u32                     size;
 632         u32                     cur;
 633         u32                     miss;
 634         u32                     limit;
 635
 636         struct dentry          *fsize;
 637         struct dentry          *fcur;
 638         struct dentry          *fmiss;
 639         struct dentry          *flimit;
 640
 641         struct mlx5_ib_dev     *dev;
 642         struct work_struct      work;
 643         struct delayed_work     dwork;
 644         int                     pending;
 645         struct completion       compl;
 646 };
 647
 648 struct mlx5_mr_cache {
 649         struct workqueue_struct *wq;
 650         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 651         int                     stopped;
 652         struct dentry           *root;
 653         unsigned long           last_add;
 654 };
 655
 656 struct mlx5_ib_gsi_qp;
 657
 658 struct mlx5_ib_port_resources {
 659         struct mlx5_ib_resources *devr;
 660         struct mlx5_ib_gsi_qp *gsi;
 661         struct work_struct pkey_change_work;
 662 };
 663
 664 struct mlx5_ib_resources {
 665         struct ib_cq    *c0;
 666         struct ib_xrcd  *x0;
 667         struct ib_xrcd  *x1;
 668         struct ib_pd    *p0;
 669         struct ib_srq   *s0;
 670         struct ib_srq   *s1;
 671         struct mlx5_ib_port_resources ports[2];
 672         /* Protects changes to the port resources */
 673         struct mutex    mutex;
 674 };
 675
 676 struct mlx5_ib_counters {
 677         const char **names;
 678         size_t *offsets;
 679         u32 num_q_counters;
 680         u32 num_cong_counters;
 681         u32 num_ext_ppcnt_counters;
 682         u16 set_id;
 683         bool set_id_valid;
 684 };
 685
 686 struct mlx5_ib_multiport_info;
 687
 688 struct mlx5_ib_multiport {
 689         struct mlx5_ib_multiport_info *mpi;
 690         /* To be held when accessing the multiport info */
 691         spinlock_t mpi_lock;
 692 };
 693
 694 struct mlx5_ib_port {
 695         struct mlx5_ib_counters cnts;
 696         struct mlx5_ib_multiport mp;
 697         struct mlx5_ib_dbg_cc_params    *dbg_cc_params;
 698 };
 699
 700 struct mlx5_roce {
 701         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 702          * netdev pointer
 703          */
 704         rwlock_t                netdev_lock;
 705         struct net_device       *netdev;
 706         struct notifier_block   nb;
 707         atomic_t                tx_port_affinity;
 708         enum ib_port_state last_port_state;
 709         struct mlx5_ib_dev      *dev;
 710         u8                      native_port_num;
 711 };
 712
 713 struct mlx5_ib_dbg_param {
 714         int                     offset;
 715         struct mlx5_ib_dev      *dev;
 716         struct dentry           *dentry;
 717         u8                      port_num;
 718 };
 719
 720 enum mlx5_ib_dbg_cc_types {
 721         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE,
 722         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE_ATI,
 723         MLX5_IB_DBG_CC_RP_TIME_RESET,
 724         MLX5_IB_DBG_CC_RP_BYTE_RESET,
 725         MLX5_IB_DBG_CC_RP_THRESHOLD,
 726         MLX5_IB_DBG_CC_RP_AI_RATE,
 727         MLX5_IB_DBG_CC_RP_HAI_RATE,
 728         MLX5_IB_DBG_CC_RP_MIN_DEC_FAC,
 729         MLX5_IB_DBG_CC_RP_MIN_RATE,
 730         MLX5_IB_DBG_CC_RP_RATE_TO_SET_ON_FIRST_CNP,
 731         MLX5_IB_DBG_CC_RP_DCE_TCP_G,
 732         MLX5_IB_DBG_CC_RP_DCE_TCP_RTT,
 733         MLX5_IB_DBG_CC_RP_RATE_REDUCE_MONITOR_PERIOD,
 734         MLX5_IB_DBG_CC_RP_INITIAL_ALPHA_VALUE,
 735         MLX5_IB_DBG_CC_RP_GD,
 736         MLX5_IB_DBG_CC_NP_CNP_DSCP,
 737         MLX5_IB_DBG_CC_NP_CNP_PRIO_MODE,
 738         MLX5_IB_DBG_CC_NP_CNP_PRIO,
 739         MLX5_IB_DBG_CC_MAX,
 740 };
 741
 742 struct mlx5_ib_dbg_cc_params {
 743         struct dentry                   *root;
 744         struct mlx5_ib_dbg_param        params[MLX5_IB_DBG_CC_MAX];
 745 };
 746
 747 enum {
 748         MLX5_MAX_DELAY_DROP_TIMEOUT_MS = 100,
 749 };
 750
 751 struct mlx5_ib_dbg_delay_drop {
 752         struct dentry           *dir_debugfs;
 753         struct dentry           *rqs_cnt_debugfs;
 754         struct dentry           *events_cnt_debugfs;
 755         struct dentry           *timeout_debugfs;
 756 };
 757
 758 struct mlx5_ib_delay_drop {
 759         struct mlx5_ib_dev     *dev;
 760         struct work_struct      delay_drop_work;
 761         /* serialize setting of delay drop */
 762         struct mutex            lock;
 763         u32                     timeout;
 764         bool                    activate;
 765         atomic_t                events_cnt;
 766         atomic_t                rqs_cnt;
 767         struct mlx5_ib_dbg_delay_drop *dbg;
 768 };
 769
 770 enum mlx5_ib_stages {
 771         MLX5_IB_STAGE_INIT,
 772         MLX5_IB_STAGE_FLOW_DB,
 773         MLX5_IB_STAGE_CAPS,
 774         MLX5_IB_STAGE_NON_DEFAULT_CB,
 775         MLX5_IB_STAGE_ROCE,
 776         MLX5_IB_STAGE_DEVICE_RESOURCES,
 777         MLX5_IB_STAGE_ODP,
 778         MLX5_IB_STAGE_COUNTERS,
 779         MLX5_IB_STAGE_CONG_DEBUGFS,
 780         MLX5_IB_STAGE_UAR,
 781         MLX5_IB_STAGE_BFREG,
 782         MLX5_IB_STAGE_PRE_IB_REG_UMR,
 783         MLX5_IB_STAGE_SPECS,
 784         MLX5_IB_STAGE_IB_REG,
 785         MLX5_IB_STAGE_POST_IB_REG_UMR,
 786         MLX5_IB_STAGE_DELAY_DROP,
 787         MLX5_IB_STAGE_CLASS_ATTR,
 788         MLX5_IB_STAGE_REP_REG,
 789         MLX5_IB_STAGE_MAX,
 790 };
 791
 792 struct mlx5_ib_stage {
 793         int (*init)(struct mlx5_ib_dev *dev);
 794         void (*cleanup)(struct mlx5_ib_dev *dev);
 795 };
 796
 797 #define STAGE_CREATE(_stage, _init, _cleanup) \
 798         .stage[_stage] = {.init = _init, .cleanup = _cleanup}
 799
 800 struct mlx5_ib_profile {
 801         struct mlx5_ib_stage stage[MLX5_IB_STAGE_MAX];
 802 };
 803
 804 struct mlx5_ib_multiport_info {
 805         struct list_head list;
 806         struct mlx5_ib_dev *ibdev;
 807         struct mlx5_core_dev *mdev;
 808         struct completion unref_comp;
 809         u64 sys_image_guid;
 810         u32 mdev_refcnt;
 811         bool is_master;
 812         bool unaffiliate;
 813 };
 814
 815 struct mlx5_ib_flow_action {
 816         struct ib_flow_action           ib_action;
 817         union {
 818                 struct {
 819                         u64                         ib_flags;
 820                         struct mlx5_accel_esp_xfrm *ctx;
 821                 } esp_aes_gcm;
 822                 struct {
 823                         struct mlx5_ib_dev *dev;
 824                         u32 sub_type;
 825                         u32 action_id;
 826                 } flow_action_raw;
 827         };
 828 };
 829
 830 struct mlx5_memic {
 831         struct mlx5_core_dev *dev;
 832         spinlock_t              memic_lock;
 833         DECLARE_BITMAP(memic_alloc_pages, MLX5_MAX_MEMIC_PAGES);
 834 };
 835
 836 struct mlx5_read_counters_attr {
 837         struct mlx5_fc *hw_cntrs_hndl;
 838         u64 *out;
 839         u32 flags;
 840 };
 841
 842 enum mlx5_ib_counters_type {
 843         MLX5_IB_COUNTERS_FLOW,
 844 };
 845
 846 struct mlx5_ib_mcounters {
 847         struct ib_counters ibcntrs;
 848         enum mlx5_ib_counters_type type;
 849         /* number of counters supported for this counters type */
 850         u32 counters_num;
 851         struct mlx5_fc *hw_cntrs_hndl;
 852         /* read function for this counters type */
 853         int (*read_counters)(struct ib_device *ibdev,
 854                              struct mlx5_read_counters_attr *read_attr);
 855         /* max index set as part of create_flow */
 856         u32 cntrs_max_index;
 857         /* number of counters data entries (<description,index> pair) */
 858         u32 ncounters;
 859         /* counters data array for descriptions and indexes */
 860         struct mlx5_ib_flow_counters_desc *counters_data;
 861         /* protects access to mcounters internal data */
 862         struct mutex mcntrs_mutex;
 863 };
 864
 865 static inline struct mlx5_ib_mcounters *
 866 to_mcounters(struct ib_counters *ibcntrs)
 867 {
 868         return container_of(ibcntrs, struct mlx5_ib_mcounters, ibcntrs);
 869 }
 870
 871 int parse_flow_flow_action(struct mlx5_ib_flow_action *maction,
 872                            bool is_egress,
 873                            struct mlx5_flow_act *action);
 874 struct mlx5_ib_lb_state {
 875         /* protect the user_td */
 876         struct mutex            mutex;
 877         u32                     user_td;
 878         int                     qps;
 879         bool                    enabled;
 880 };
 881
 882 struct mlx5_ib_dev {
 883         struct ib_device                ib_dev;
 884         const struct uverbs_object_tree_def *driver_trees[7];
 885         struct mlx5_core_dev            *mdev;
 886         struct mlx5_roce                roce[MLX5_MAX_PORTS];
 887         int                             num_ports;
 888         /* serialize update of capability mask
 889          */
 890         struct mutex                    cap_mask_mutex;
 891         bool                            ib_active;
 892         struct umr_common               umrc;
 893         /* sync used page count stats
 894          */
 895         struct mlx5_ib_resources        devr;
 896         struct mlx5_mr_cache            cache;
 897         struct timer_list               delay_timer;
 898         /* Prevents soft lock on massive reg MRs */
 899         struct mutex                    slow_path_mutex;
 900         int                             fill_delay;
 901 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 902         struct ib_odp_caps      odp_caps;
 903         u64                     odp_max_size;
 904         /*
 905          * Sleepable RCU that prevents destruction of MRs while they are still
 906          * being used by a page fault handler.
 907          */
 908         struct srcu_struct      mr_srcu;
 909         u32                     null_mkey;
 910 #endif
 911         struct mlx5_ib_flow_db  *flow_db;
 912         /* protect resources needed as part of reset flow */
 913         spinlock_t              reset_flow_resource_lock;
 914         struct list_head        qp_list;
 915         /* Array with num_ports elements */
 916         struct mlx5_ib_port     *port;
 917         struct mlx5_sq_bfreg    bfreg;
 918         struct mlx5_sq_bfreg    fp_bfreg;
 919         struct mlx5_ib_delay_drop       delay_drop;
 920         const struct mlx5_ib_profile    *profile;
 921         struct mlx5_eswitch_rep         *rep;
 922
 923         struct mlx5_ib_lb_state         lb;
 924         u8                      umr_fence;
 925         struct list_head        ib_dev_list;
 926         u64                     sys_image_guid;
 927         struct mlx5_memic       memic;
 928         u16                     devx_whitelist_uid;
 929 };
 930
 931 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
 932 {
 933         return container_of(mcq, struct mlx5_ib_cq, mcq);
 934 }
 935
 936 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
 937 {
 938         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
 939 }
 940
 941 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
 942 {
 943         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
 944 }
 945
 946 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
 947 {
 948         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
 949 }
 950
 951 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
 952 {
 953         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
 954 }
 955
 956 static inline struct mlx5_ib_rwq *to_mibrwq(struct mlx5_core_qp *core_qp)
 957 {
 958         return container_of(core_qp, struct mlx5_ib_rwq, core_qp);
 959 }
 960
 961 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
 962 {
 963         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
 964 }
 965
 966 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
 967 {
 968         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
 969 }
 970
 971 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
 972 {
 973         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
 974 }
 975
 976 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
 977 {
 978         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
 979 }
 980
 981 static inline struct mlx5_ib_rwq *to_mrwq(struct ib_wq *ibwq)
 982 {
 983         return container_of(ibwq, struct mlx5_ib_rwq, ibwq);
 984 }
 985
 986 static inline struct mlx5_ib_rwq_ind_table *to_mrwq_ind_table(struct ib_rwq_ind_table *ib_rwq_ind_tbl)
 987 {
 988         return container_of(ib_rwq_ind_tbl, struct mlx5_ib_rwq_ind_table, ib_rwq_ind_tbl);
 989 }
 990
 991 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
 992 {
 993         return container_of(msrq, struct mlx5_ib_srq, msrq);
 994 }
 995
 996 static inline struct mlx5_ib_dm *to_mdm(struct ib_dm *ibdm)
 997 {
 998         return container_of(ibdm, struct mlx5_ib_dm, ibdm);
 999 }
1000
1001 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
1002 {
1003         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
1004 }
1005
1006 static inline struct mlx5_ib_mw *to_mmw(struct ib_mw *ibmw)
1007 {
1008         return container_of(ibmw, struct mlx5_ib_mw, ibmw);
1009 }
1010
1011 static inline struct mlx5_ib_flow_action *
1012 to_mflow_act(struct ib_flow_action *ibact)
1013 {
1014         return container_of(ibact, struct mlx5_ib_flow_action, ib_action);
1015 }
1016
1017 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context, unsigned long virt,
1018                         struct mlx5_db *db);
1019 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
1020 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1021 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1022 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
1023 int mlx5_MAD_IFC(struct mlx5_ib_dev *dev, int ignore_mkey, int ignore_bkey,
1024                  u8 port, const struct ib_wc *in_wc, const struct ib_grh *in_grh,
1025                  const void *in_mad, void *response_mad);
1026 struct ib_ah *mlx5_ib_create_ah(struct ib_pd *pd, struct rdma_ah_attr *ah_attr,
1027                                 struct ib_udata *udata);
1028 int mlx5_ib_query_ah(struct ib_ah *ibah, struct rdma_ah_attr *ah_attr);
1029 int mlx5_ib_destroy_ah(struct ib_ah *ah);
1030 struct ib_srq *mlx5_ib_create_srq(struct ib_pd *pd,
1031                                   struct ib_srq_init_attr *init_attr,
1032                                   struct ib_udata *udata);
1033 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
1034                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
1035 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
1036 int mlx5_ib_destroy_srq(struct ib_srq *srq);
1037 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, const struct ib_recv_wr *wr,
1038                           const struct ib_recv_wr **bad_wr);
1039 int mlx5_ib_enable_lb(struct mlx5_ib_dev *dev, bool td, bool qp);
1040 void mlx5_ib_disable_lb(struct mlx5_ib_dev *dev, bool td, bool qp);
1041 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
1042                                 struct ib_qp_init_attr *init_attr,
1043                                 struct ib_udata *udata);
1044 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
1045                       int attr_mask, struct ib_udata *udata);
1046 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
1047                      struct ib_qp_init_attr *qp_init_attr);
1048 int mlx5_ib_destroy_qp(struct ib_qp *qp);
1049 void mlx5_ib_drain_sq(struct ib_qp *qp);
1050 void mlx5_ib_drain_rq(struct ib_qp *qp);
1051 int mlx5_ib_post_send(struct ib_qp *ibqp, const struct ib_send_wr *wr,
1052                       const struct ib_send_wr **bad_wr);
1053 int mlx5_ib_post_recv(struct ib_qp *ibqp, const struct ib_recv_wr *wr,
1054                       const struct ib_recv_wr **bad_wr);
1055 void *mlx5_get_send_wqe(struct mlx5_ib_qp *qp, int n);
1056 int mlx5_ib_read_user_wqe(struct mlx5_ib_qp *qp, int send, int wqe_index,
1057                           void *buffer, u32 length,
1058                           struct mlx5_ib_qp_base *base);
1059 struct ib_cq *mlx5_ib_create_cq(struct ib_device *ibdev,
1060                                 const struct ib_cq_init_attr *attr,
1061                                 struct ib_ucontext *context,
1062                                 struct ib_udata *udata);
1063 int mlx5_ib_destroy_cq(struct ib_cq *cq);
1064 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
1065 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
1066 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
1067 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
1068 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
1069 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
1070                                   u64 virt_addr, int access_flags,
1071                                   struct ib_udata *udata);
1072 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
1073                                struct ib_udata *udata);
1074 int mlx5_ib_dealloc_mw(struct ib_mw *mw);
1075 int mlx5_ib_update_xlt(struct mlx5_ib_mr *mr, u64 idx, int npages,
1076                        int page_shift, int flags);
1077 struct mlx5_ib_mr *mlx5_ib_alloc_implicit_mr(struct mlx5_ib_pd *pd,
1078                                              int access_flags);
1079 void mlx5_ib_free_implicit_mr(struct mlx5_ib_mr *mr);
1080 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
1081                           u64 length, u64 virt_addr, int access_flags,
1082                           struct ib_pd *pd, struct ib_udata *udata);
1083 int mlx5_ib_dereg_mr(struct ib_mr *ibmr);
1084 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
1085                                enum ib_mr_type mr_type,
1086                                u32 max_num_sg);
1087 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
1088                       unsigned int *sg_offset);
1089 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
1090                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
1091                         const struct ib_mad_hdr *in, size_t in_mad_size,
1092                         struct ib_mad_hdr *out, size_t *out_mad_size,
1093                         u16 *out_mad_pkey_index);
1094 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
1095                                           struct ib_ucontext *context,
1096                                           struct ib_udata *udata);
1097 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd);
1098 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
1099 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
1100 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
1101                                           struct ib_smp *out_mad);
1102 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
1103                                          __be64 *sys_image_guid);
1104 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
1105                                  u16 *max_pkeys);
1106 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
1107                                  u32 *vendor_id);
1108 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
1109 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
1110 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
1111                             u16 *pkey);
1112 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
1113                             union ib_gid *gid);
1114 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
1115                             struct ib_port_attr *props);
1116 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
1117                        struct ib_port_attr *props);
1118 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
1119 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
1120 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr,
1121                         unsigned long max_page_shift,
1122                         int *count, int *shift,
1123                         int *ncont, int *order);
1124 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1125                             int page_shift, size_t offset, size_t num_pages,
1126                             __be64 *pas, int access_flags);
1127 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1128                           int page_shift, __be64 *pas, int access_flags);
1129 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
1130 int mlx5_ib_get_cqe_size(struct ib_cq *ibcq);
1131 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
1132 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
1133
1134 struct mlx5_ib_mr *mlx5_mr_cache_alloc(struct mlx5_ib_dev *dev, int entry);
1135 void mlx5_mr_cache_free(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr);
1136 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
1137                             struct ib_mr_status *mr_status);
1138 struct ib_wq *mlx5_ib_create_wq(struct ib_pd *pd,
1139                                 struct ib_wq_init_attr *init_attr,
1140                                 struct ib_udata *udata);
1141 int mlx5_ib_destroy_wq(struct ib_wq *wq);
1142 int mlx5_ib_modify_wq(struct ib_wq *wq, struct ib_wq_attr *wq_attr,
1143                       u32 wq_attr_mask, struct ib_udata *udata);
1144 struct ib_rwq_ind_table *mlx5_ib_create_rwq_ind_table(struct ib_device *device,
1145                                                       struct ib_rwq_ind_table_init_attr *init_attr,
1146                                                       struct ib_udata *udata);
1147 int mlx5_ib_destroy_rwq_ind_table(struct ib_rwq_ind_table *wq_ind_table);
1148 bool mlx5_ib_dc_atomic_is_supported(struct mlx5_ib_dev *dev);
1149 struct ib_dm *mlx5_ib_alloc_dm(struct ib_device *ibdev,
1150                                struct ib_ucontext *context,
1151                                struct ib_dm_alloc_attr *attr,
1152                                struct uverbs_attr_bundle *attrs);
1153 int mlx5_ib_dealloc_dm(struct ib_dm *ibdm);
1154 struct ib_mr *mlx5_ib_reg_dm_mr(struct ib_pd *pd, struct ib_dm *dm,
1155                                 struct ib_dm_mr_attr *attr,
1156                                 struct uverbs_attr_bundle *attrs);
1157
1158 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1159 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
1160 void mlx5_ib_pfault(struct mlx5_core_dev *mdev, void *context,
1161                     struct mlx5_pagefault *pfault);
1162 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
1163 int __init mlx5_ib_odp_init(void);
1164 void mlx5_ib_odp_cleanup(void);
1165 void mlx5_ib_invalidate_range(struct ib_umem_odp *umem_odp, unsigned long start,
1166                               unsigned long end);
1167 void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent);
1168 void mlx5_odp_populate_klm(struct mlx5_klm *pklm, size_t offset,
1169                            size_t nentries, struct mlx5_ib_mr *mr, int flags);
1170 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1171 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
1172 {
1173         return;
1174 }
1175
1176 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
1177 static inline int mlx5_ib_odp_init(void) { return 0; }
1178 static inline void mlx5_ib_odp_cleanup(void)                                {}
1179 static inline void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent) {}
1180 static inline void mlx5_odp_populate_klm(struct mlx5_klm *pklm, size_t offset,
1181                                          size_t nentries, struct mlx5_ib_mr *mr,
1182                                          int flags) {}
1183
1184 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1185
1186 /* Needed for rep profile */
1187 int mlx5_ib_stage_init_init(struct mlx5_ib_dev *dev);
1188 void mlx5_ib_stage_init_cleanup(struct mlx5_ib_dev *dev);
1189 int mlx5_ib_stage_rep_flow_db_init(struct mlx5_ib_dev *dev);
1190 int mlx5_ib_stage_caps_init(struct mlx5_ib_dev *dev);
1191 int mlx5_ib_stage_rep_non_default_cb(struct mlx5_ib_dev *dev);
1192 int mlx5_ib_stage_rep_roce_init(struct mlx5_ib_dev *dev);
1193 void mlx5_ib_stage_rep_roce_cleanup(struct mlx5_ib_dev *dev);
1194 int mlx5_ib_stage_dev_res_init(struct mlx5_ib_dev *dev);
1195 void mlx5_ib_stage_dev_res_cleanup(struct mlx5_ib_dev *dev);
1196 int mlx5_ib_stage_counters_init(struct mlx5_ib_dev *dev);
1197 void mlx5_ib_stage_counters_cleanup(struct mlx5_ib_dev *dev);
1198 int mlx5_ib_stage_bfrag_init(struct mlx5_ib_dev *dev);
1199 void mlx5_ib_stage_bfrag_cleanup(struct mlx5_ib_dev *dev);
1200 void mlx5_ib_stage_pre_ib_reg_umr_cleanup(struct mlx5_ib_dev *dev);
1201 int mlx5_ib_stage_ib_reg_init(struct mlx5_ib_dev *dev);
1202 void mlx5_ib_stage_ib_reg_cleanup(struct mlx5_ib_dev *dev);
1203 int mlx5_ib_stage_post_ib_reg_umr_init(struct mlx5_ib_dev *dev);
1204 void __mlx5_ib_remove(struct mlx5_ib_dev *dev,
1205                       const struct mlx5_ib_profile *profile,
1206                       int stage);
1207 void *__mlx5_ib_add(struct mlx5_ib_dev *dev,
1208                     const struct mlx5_ib_profile *profile);
1209
1210 int mlx5_ib_get_vf_config(struct ib_device *device, int vf,
1211                           u8 port, struct ifla_vf_info *info);
1212 int mlx5_ib_set_vf_link_state(struct ib_device *device, int vf,
1213                               u8 port, int state);
1214 int mlx5_ib_get_vf_stats(struct ib_device *device, int vf,
1215                          u8 port, struct ifla_vf_stats *stats);
1216 int mlx5_ib_set_vf_guid(struct ib_device *device, int vf, u8 port,
1217                         u64 guid, int type);
1218
1219 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev,
1220                                const struct ib_gid_attr *attr);
1221
1222 void mlx5_ib_cleanup_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1223 int mlx5_ib_init_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1224
1225 /* GSI QP helper functions */
1226 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
1227                                     struct ib_qp_init_attr *init_attr);
1228 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
1229 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
1230                           int attr_mask);
1231 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
1232                          int qp_attr_mask,
1233                          struct ib_qp_init_attr *qp_init_attr);
1234 int mlx5_ib_gsi_post_send(struct ib_qp *qp, const struct ib_send_wr *wr,
1235                           const struct ib_send_wr **bad_wr);
1236 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, const struct ib_recv_wr *wr,
1237                           const struct ib_recv_wr **bad_wr);
1238 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
1239
1240 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
1241
1242 void mlx5_ib_free_bfreg(struct mlx5_ib_dev *dev, struct mlx5_bfreg_info *bfregi,
1243                         int bfregn);
1244 struct mlx5_ib_dev *mlx5_ib_get_ibdev_from_mpi(struct mlx5_ib_multiport_info *mpi);
1245 struct mlx5_core_dev *mlx5_ib_get_native_port_mdev(struct mlx5_ib_dev *dev,
1246                                                    u8 ib_port_num,
1247                                                    u8 *native_port_num);
1248 void mlx5_ib_put_native_port_mdev(struct mlx5_ib_dev *dev,
1249                                   u8 port_num);
1250
1251 #if IS_ENABLED(CONFIG_INFINIBAND_USER_ACCESS)
1252 int mlx5_ib_devx_create(struct mlx5_ib_dev *dev);
1253 void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev, u16 uid);
1254 const struct uverbs_object_tree_def *mlx5_ib_get_devx_tree(void);
1255 struct mlx5_ib_flow_handler *mlx5_ib_raw_fs_rule_add(
1256         struct mlx5_ib_dev *dev, struct mlx5_ib_flow_matcher *fs_matcher,
1257         struct mlx5_flow_act *flow_act, void *cmd_in, int inlen,
1258         int dest_id, int dest_type);
1259 bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id, int *dest_type);
1260 int mlx5_ib_get_flow_trees(const struct uverbs_object_tree_def **root);
1261 void mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction);
1262 #else
1263 static inline int
1264 mlx5_ib_devx_create(struct mlx5_ib_dev *dev) { return -EOPNOTSUPP; };
1265 static inline void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev, u16 uid) {}
1266 static inline const struct uverbs_object_tree_def *
1267 mlx5_ib_get_devx_tree(void) { return NULL; }
1268 static inline bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id,
1269                                              int *dest_type)
1270 {
1271         return false;
1272 }
1273 static inline int
1274 mlx5_ib_get_flow_trees(const struct uverbs_object_tree_def **root)
1275 {
1276         return 0;
1277 }
1278 static inline void
1279 mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction)
1280 {
1281         return;
1282 };
1283 #endif
1284 static inline void init_query_mad(struct ib_smp *mad)
1285 {
1286         mad->base_version  = 1;
1287         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
1288         mad->class_version = 1;
1289         mad->method        = IB_MGMT_METHOD_GET;
1290 }
1291
1292 static inline u8 convert_access(int acc)
1293 {
1294         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
1295                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
1296                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
1297                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
1298                MLX5_PERM_LOCAL_READ;
1299 }
1300
1301 static inline int is_qp1(enum ib_qp_type qp_type)
1302 {
1303         return qp_type == MLX5_IB_QPT_HW_GSI;
1304 }
1305
1306 #define MLX5_MAX_UMR_SHIFT 16
1307 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
1308
1309 static inline u32 check_cq_create_flags(u32 flags)
1310 {
1311         /*
1312          * It returns non-zero value for unsupported CQ
1313          * create flags, otherwise it returns zero.
1314          */
1315         return (flags & ~(IB_UVERBS_CQ_FLAGS_IGNORE_OVERRUN |
1316                           IB_UVERBS_CQ_FLAGS_TIMESTAMP_COMPLETION));
1317 }
1318
1319 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
1320                                      u32 *user_index)
1321 {
1322         if (cqe_version) {
1323                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
1324                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
1325                         return -EINVAL;
1326                 *user_index = cmd_uidx;
1327         } else {
1328                 *user_index = MLX5_IB_DEFAULT_UIDX;
1329         }
1330
1331         return 0;
1332 }
1333
1334 static inline int get_qp_user_index(struct mlx5_ib_ucontext *ucontext,
1335                                     struct mlx5_ib_create_qp *ucmd,
1336                                     int inlen,
1337                                     u32 *user_index)
1338 {
1339         u8 cqe_version = ucontext->cqe_version;
1340
1341         if (field_avail(struct mlx5_ib_create_qp, uidx, inlen) &&
1342             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1343                 return 0;
1344
1345         if (!!(field_avail(struct mlx5_ib_create_qp, uidx, inlen) !=
1346                !!cqe_version))
1347                 return -EINVAL;
1348
1349         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1350 }
1351
1352 static inline int get_srq_user_index(struct mlx5_ib_ucontext *ucontext,
1353                                      struct mlx5_ib_create_srq *ucmd,
1354                                      int inlen,
1355                                      u32 *user_index)
1356 {
1357         u8 cqe_version = ucontext->cqe_version;
1358
1359         if (field_avail(struct mlx5_ib_create_srq, uidx, inlen) &&
1360             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1361                 return 0;
1362
1363         if (!!(field_avail(struct mlx5_ib_create_srq, uidx, inlen) !=
1364                !!cqe_version))
1365                 return -EINVAL;
1366
1367         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1368 }
1369
1370 static inline int get_uars_per_sys_page(struct mlx5_ib_dev *dev, bool lib_support)
1371 {
1372         return lib_support && MLX5_CAP_GEN(dev->mdev, uar_4k) ?
1373                                 MLX5_UARS_IN_PAGE : 1;
1374 }
1375
1376 static inline int get_num_static_uars(struct mlx5_ib_dev *dev,
1377                                       struct mlx5_bfreg_info *bfregi)
1378 {
1379         return get_uars_per_sys_page(dev, bfregi->lib_uar_4k) * bfregi->num_static_sys_pages;
1380 }
1381
1382 unsigned long mlx5_ib_get_xlt_emergency_page(void);
1383 void mlx5_ib_put_xlt_emergency_page(void);
1384
1385 int bfregn_to_uar_index(struct mlx5_ib_dev *dev,
1386                         struct mlx5_bfreg_info *bfregi, u32 bfregn,
1387                         bool dyn_bfreg);
1388 #endif /* MLX5_IB_H */