drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_smi.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/cq.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/srq.h>
  44 #include <linux/types.h>
  45 #include <linux/mlx5/transobj.h>
  46
  47 #define mlx5_ib_dbg(dev, format, arg...)                                \
  48 pr_debug("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,    \
  49          __LINE__, current->pid, ##arg)
  50
  51 #define mlx5_ib_err(dev, format, arg...)                                \
  52 pr_err("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,      \
  53         __LINE__, current->pid, ##arg)
  54
  55 #define mlx5_ib_warn(dev, format, arg...)                               \
  56 pr_warn("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,     \
  57         __LINE__, current->pid, ##arg)
  58
  59 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  60                                     sizeof(((type *)0)->fld) <= (sz))
  61 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  62 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  63
  64 enum {
  65         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  66         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  67 };
  68
  69 enum mlx5_ib_mmap_cmd {
  70         MLX5_IB_MMAP_REGULAR_PAGE               = 0,
  71         MLX5_IB_MMAP_GET_CONTIGUOUS_PAGES       = 1,
  72         /* 5 is chosen in order to be compatible with old versions of libmlx5 */
  73         MLX5_IB_MMAP_CORE_CLOCK                 = 5,
  74 };
  75
  76 enum {
  77         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  78         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  79         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  80         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  81 };
  82
  83 enum mlx5_ib_latency_class {
  84         MLX5_IB_LATENCY_CLASS_LOW,
  85         MLX5_IB_LATENCY_CLASS_MEDIUM,
  86         MLX5_IB_LATENCY_CLASS_HIGH,
  87         MLX5_IB_LATENCY_CLASS_FAST_PATH
  88 };
  89
  90 enum mlx5_ib_mad_ifc_flags {
  91         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  92         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  93         MLX5_MAD_IFC_NET_VIEW           = 4,
  94 };
  95
  96 enum {
  97         MLX5_CROSS_CHANNEL_UUAR         = 0,
  98 };
  99
 100 enum {
 101         MLX5_CQE_VERSION_V0,
 102         MLX5_CQE_VERSION_V1,
 103 };
 104
 105 struct mlx5_ib_ucontext {
 106         struct ib_ucontext      ibucontext;
 107         struct list_head        db_page_list;
 108
 109         /* protect doorbell record alloc/free
 110          */
 111         struct mutex            db_page_mutex;
 112         struct mlx5_uuar_info   uuari;
 113         u8                      cqe_version;
 114         /* Transport Domain number */
 115         u32                     tdn;
 116 };
 117
 118 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 119 {
 120         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 121 }
 122
 123 struct mlx5_ib_pd {
 124         struct ib_pd            ibpd;
 125         u32                     pdn;
 126 };
 127
 128 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 129 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_IB_FLOW_MCAST_PRIO - 1)
 130 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 131 #error "Invalid number of bypass priorities"
 132 #endif
 133 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 134
 135 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 136 struct mlx5_ib_flow_prio {
 137         struct mlx5_flow_table          *flow_table;
 138         unsigned int                    refcount;
 139 };
 140
 141 struct mlx5_ib_flow_handler {
 142         struct list_head                list;
 143         struct ib_flow                  ibflow;
 144         unsigned int                    prio;
 145         struct mlx5_flow_rule   *rule;
 146 };
 147
 148 struct mlx5_ib_flow_db {
 149         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 150         /* Protect flow steering bypass flow tables
 151          * when add/del flow rules.
 152          * only single add/removal of flow steering rule could be done
 153          * simultaneously.
 154          */
 155         struct mutex                    lock;
 156 };
 157
 158 /* Use macros here so that don't have to duplicate
 159  * enum ib_send_flags and enum ib_qp_type for low-level driver
 160  */
 161
 162 #define MLX5_IB_SEND_UMR_UNREG  IB_SEND_RESERVED_START
 163 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE (IB_SEND_RESERVED_START << 1)
 164 #define MLX5_IB_SEND_UMR_UPDATE_MTT (IB_SEND_RESERVED_START << 2)
 165
 166 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION     (IB_SEND_RESERVED_START << 3)
 167 #define MLX5_IB_SEND_UMR_UPDATE_PD              (IB_SEND_RESERVED_START << 4)
 168 #define MLX5_IB_SEND_UMR_UPDATE_ACCESS          IB_SEND_RESERVED_END
 169
 170 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 171 /*
 172  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 173  * creates the actual hardware QP.
 174  */
 175 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 176 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 177
 178 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 179  *
 180  * These flags are intended for internal use by the mlx5_ib driver, and they
 181  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 182  */
 183
 184 /* Create a UD QP whose source QP number is 1 */
 185 static inline enum ib_qp_create_flags mlx5_ib_create_qp_sqpn_qp1(void)
 186 {
 187         return IB_QP_CREATE_RESERVED_START;
 188 }
 189
 190 struct wr_list {
 191         u16     opcode;
 192         u16     next;
 193 };
 194
 195 struct mlx5_ib_wq {
 196         u64                    *wrid;
 197         u32                    *wr_data;
 198         struct wr_list         *w_list;
 199         unsigned               *wqe_head;
 200         u16                     unsig_count;
 201
 202         /* serialize post to the work queue
 203          */
 204         spinlock_t              lock;
 205         int                     wqe_cnt;
 206         int                     max_post;
 207         int                     max_gs;
 208         int                     offset;
 209         int                     wqe_shift;
 210         unsigned                head;
 211         unsigned                tail;
 212         u16                     cur_post;
 213         u16                     last_poll;
 214         void                   *qend;
 215 };
 216
 217 enum {
 218         MLX5_QP_USER,
 219         MLX5_QP_KERNEL,
 220         MLX5_QP_EMPTY
 221 };
 222
 223 /*
 224  * Connect-IB can trigger up to four concurrent pagefaults
 225  * per-QP.
 226  */
 227 enum mlx5_ib_pagefault_context {
 228         MLX5_IB_PAGEFAULT_RESPONDER_READ,
 229         MLX5_IB_PAGEFAULT_REQUESTOR_READ,
 230         MLX5_IB_PAGEFAULT_RESPONDER_WRITE,
 231         MLX5_IB_PAGEFAULT_REQUESTOR_WRITE,
 232         MLX5_IB_PAGEFAULT_CONTEXTS
 233 };
 234
 235 static inline enum mlx5_ib_pagefault_context
 236         mlx5_ib_get_pagefault_context(struct mlx5_pagefault *pagefault)
 237 {
 238         return pagefault->flags & (MLX5_PFAULT_REQUESTOR | MLX5_PFAULT_WRITE);
 239 }
 240
 241 struct mlx5_ib_pfault {
 242         struct work_struct      work;
 243         struct mlx5_pagefault   mpfault;
 244 };
 245
 246 struct mlx5_ib_ubuffer {
 247         struct ib_umem         *umem;
 248         int                     buf_size;
 249         u64                     buf_addr;
 250 };
 251
 252 struct mlx5_ib_qp_base {
 253         struct mlx5_ib_qp       *container_mibqp;
 254         struct mlx5_core_qp     mqp;
 255         struct mlx5_ib_ubuffer  ubuffer;
 256 };
 257
 258 struct mlx5_ib_qp_trans {
 259         struct mlx5_ib_qp_base  base;
 260         u16                     xrcdn;
 261         u8                      alt_port;
 262         u8                      atomic_rd_en;
 263         u8                      resp_depth;
 264 };
 265
 266 struct mlx5_ib_rq {
 267         struct mlx5_ib_qp_base base;
 268         struct mlx5_ib_wq       *rq;
 269         struct mlx5_ib_ubuffer  ubuffer;
 270         struct mlx5_db          *doorbell;
 271         u32                     tirn;
 272         u8                      state;
 273 };
 274
 275 struct mlx5_ib_sq {
 276         struct mlx5_ib_qp_base base;
 277         struct mlx5_ib_wq       *sq;
 278         struct mlx5_ib_ubuffer  ubuffer;
 279         struct mlx5_db          *doorbell;
 280         u32                     tisn;
 281         u8                      state;
 282 };
 283
 284 struct mlx5_ib_raw_packet_qp {
 285         struct mlx5_ib_sq sq;
 286         struct mlx5_ib_rq rq;
 287 };
 288
 289 struct mlx5_ib_qp {
 290         struct ib_qp            ibqp;
 291         union {
 292                 struct mlx5_ib_qp_trans trans_qp;
 293                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 294         };
 295         struct mlx5_buf         buf;
 296
 297         struct mlx5_db          db;
 298         struct mlx5_ib_wq       rq;
 299
 300         u8                      sq_signal_bits;
 301         u8                      fm_cache;
 302         struct mlx5_ib_wq       sq;
 303
 304         /* serialize qp state modifications
 305          */
 306         struct mutex            mutex;
 307         u32                     flags;
 308         u8                      port;
 309         u8                      state;
 310         int                     wq_sig;
 311         int                     scat_cqe;
 312         int                     max_inline_data;
 313         struct mlx5_bf         *bf;
 314         int                     has_rq;
 315
 316         /* only for user space QPs. For kernel
 317          * we have it from the bf object
 318          */
 319         int                     uuarn;
 320
 321         int                     create_type;
 322
 323         /* Store signature errors */
 324         bool                    signature_en;
 325
 326 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 327         /*
 328          * A flag that is true for QP's that are in a state that doesn't
 329          * allow page faults, and shouldn't schedule any more faults.
 330          */
 331         int                     disable_page_faults;
 332         /*
 333          * The disable_page_faults_lock protects a QP's disable_page_faults
 334          * field, allowing for a thread to atomically check whether the QP
 335          * allows page faults, and if so schedule a page fault.
 336          */
 337         spinlock_t              disable_page_faults_lock;
 338         struct mlx5_ib_pfault   pagefaults[MLX5_IB_PAGEFAULT_CONTEXTS];
 339 #endif
 340 };
 341
 342 struct mlx5_ib_cq_buf {
 343         struct mlx5_buf         buf;
 344         struct ib_umem          *umem;
 345         int                     cqe_size;
 346         int                     nent;
 347 };
 348
 349 enum mlx5_ib_qp_flags {
 350         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 351         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 352         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 353         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 354         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 355         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 356         /* QP uses 1 as its source QP number */
 357         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 358 };
 359
 360 struct mlx5_umr_wr {
 361         struct ib_send_wr               wr;
 362         union {
 363                 u64                     virt_addr;
 364                 u64                     offset;
 365         } target;
 366         struct ib_pd                   *pd;
 367         unsigned int                    page_shift;
 368         unsigned int                    npages;
 369         u32                             length;
 370         int                             access_flags;
 371         u32                             mkey;
 372 };
 373
 374 static inline struct mlx5_umr_wr *umr_wr(struct ib_send_wr *wr)
 375 {
 376         return container_of(wr, struct mlx5_umr_wr, wr);
 377 }
 378
 379 struct mlx5_shared_mr_info {
 380         int mr_id;
 381         struct ib_umem          *umem;
 382 };
 383
 384 struct mlx5_ib_cq {
 385         struct ib_cq            ibcq;
 386         struct mlx5_core_cq     mcq;
 387         struct mlx5_ib_cq_buf   buf;
 388         struct mlx5_db          db;
 389
 390         /* serialize access to the CQ
 391          */
 392         spinlock_t              lock;
 393
 394         /* protect resize cq
 395          */
 396         struct mutex            resize_mutex;
 397         struct mlx5_ib_cq_buf  *resize_buf;
 398         struct ib_umem         *resize_umem;
 399         int                     cqe_size;
 400         u32                     create_flags;
 401         struct list_head        wc_list;
 402         enum ib_cq_notify_flags notify_flags;
 403         struct work_struct      notify_work;
 404 };
 405
 406 struct mlx5_ib_wc {
 407         struct ib_wc wc;
 408         struct list_head list;
 409 };
 410
 411 struct mlx5_ib_srq {
 412         struct ib_srq           ibsrq;
 413         struct mlx5_core_srq    msrq;
 414         struct mlx5_buf         buf;
 415         struct mlx5_db          db;
 416         u64                    *wrid;
 417         /* protect SRQ hanlding
 418          */
 419         spinlock_t              lock;
 420         int                     head;
 421         int                     tail;
 422         u16                     wqe_ctr;
 423         struct ib_umem         *umem;
 424         /* serialize arming a SRQ
 425          */
 426         struct mutex            mutex;
 427         int                     wq_sig;
 428 };
 429
 430 struct mlx5_ib_xrcd {
 431         struct ib_xrcd          ibxrcd;
 432         u32                     xrcdn;
 433 };
 434
 435 enum mlx5_ib_mtt_access_flags {
 436         MLX5_IB_MTT_READ  = (1 << 0),
 437         MLX5_IB_MTT_WRITE = (1 << 1),
 438 };
 439
 440 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 441
 442 struct mlx5_ib_mr {
 443         struct ib_mr            ibmr;
 444         void                    *descs;
 445         dma_addr_t              desc_map;
 446         int                     ndescs;
 447         int                     max_descs;
 448         int                     desc_size;
 449         struct mlx5_core_mkey   mmkey;
 450         struct ib_umem         *umem;
 451         struct mlx5_shared_mr_info      *smr_info;
 452         struct list_head        list;
 453         int                     order;
 454         int                     umred;
 455         int                     npages;
 456         struct mlx5_ib_dev     *dev;
 457         struct mlx5_create_mkey_mbox_out out;
 458         struct mlx5_core_sig_ctx    *sig;
 459         int                     live;
 460         void                    *descs_alloc;
 461         int                     access_flags; /* Needed for rereg MR */
 462 };
 463
 464 struct mlx5_ib_umr_context {
 465         enum ib_wc_status       status;
 466         struct completion       done;
 467 };
 468
 469 static inline void mlx5_ib_init_umr_context(struct mlx5_ib_umr_context *context)
 470 {
 471         context->status = -1;
 472         init_completion(&context->done);
 473 }
 474
 475 struct umr_common {
 476         struct ib_pd    *pd;
 477         struct ib_cq    *cq;
 478         struct ib_qp    *qp;
 479         /* control access to UMR QP
 480          */
 481         struct semaphore        sem;
 482 };
 483
 484 enum {
 485         MLX5_FMR_INVALID,
 486         MLX5_FMR_VALID,
 487         MLX5_FMR_BUSY,
 488 };
 489
 490 struct mlx5_cache_ent {
 491         struct list_head        head;
 492         /* sync access to the cahce entry
 493          */
 494         spinlock_t              lock;
 495
 496
 497         struct dentry          *dir;
 498         char                    name[4];
 499         u32                     order;
 500         u32                     size;
 501         u32                     cur;
 502         u32                     miss;
 503         u32                     limit;
 504
 505         struct dentry          *fsize;
 506         struct dentry          *fcur;
 507         struct dentry          *fmiss;
 508         struct dentry          *flimit;
 509
 510         struct mlx5_ib_dev     *dev;
 511         struct work_struct      work;
 512         struct delayed_work     dwork;
 513         int                     pending;
 514 };
 515
 516 struct mlx5_mr_cache {
 517         struct workqueue_struct *wq;
 518         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 519         int                     stopped;
 520         struct dentry           *root;
 521         unsigned long           last_add;
 522 };
 523
 524 struct mlx5_ib_gsi_qp;
 525
 526 struct mlx5_ib_port_resources {
 527         struct mlx5_ib_resources *devr;
 528         struct mlx5_ib_gsi_qp *gsi;
 529         struct work_struct pkey_change_work;
 530 };
 531
 532 struct mlx5_ib_resources {
 533         struct ib_cq    *c0;
 534         struct ib_xrcd  *x0;
 535         struct ib_xrcd  *x1;
 536         struct ib_pd    *p0;
 537         struct ib_srq   *s0;
 538         struct ib_srq   *s1;
 539         struct mlx5_ib_port_resources ports[2];
 540         /* Protects changes to the port resources */
 541         struct mutex    mutex;
 542 };
 543
 544 struct mlx5_roce {
 545         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 546          * netdev pointer
 547          */
 548         rwlock_t                netdev_lock;
 549         struct net_device       *netdev;
 550         struct notifier_block   nb;
 551 };
 552
 553 struct mlx5_ib_dev {
 554         struct ib_device                ib_dev;
 555         struct mlx5_core_dev            *mdev;
 556         struct mlx5_roce                roce;
 557         MLX5_DECLARE_DOORBELL_LOCK(uar_lock);
 558         int                             num_ports;
 559         /* serialize update of capability mask
 560          */
 561         struct mutex                    cap_mask_mutex;
 562         bool                            ib_active;
 563         struct umr_common               umrc;
 564         /* sync used page count stats
 565          */
 566         struct mlx5_ib_resources        devr;
 567         struct mlx5_mr_cache            cache;
 568         struct timer_list               delay_timer;
 569         int                             fill_delay;
 570 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 571         struct ib_odp_caps      odp_caps;
 572         /*
 573          * Sleepable RCU that prevents destruction of MRs while they are still
 574          * being used by a page fault handler.
 575          */
 576         struct srcu_struct      mr_srcu;
 577 #endif
 578         struct mlx5_ib_flow_db  flow_db;
 579 };
 580
 581 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
 582 {
 583         return container_of(mcq, struct mlx5_ib_cq, mcq);
 584 }
 585
 586 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
 587 {
 588         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
 589 }
 590
 591 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
 592 {
 593         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
 594 }
 595
 596 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
 597 {
 598         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
 599 }
 600
 601 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
 602 {
 603         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
 604 }
 605
 606 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
 607 {
 608         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
 609 }
 610
 611 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
 612 {
 613         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
 614 }
 615
 616 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
 617 {
 618         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
 619 }
 620
 621 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
 622 {
 623         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
 624 }
 625
 626 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
 627 {
 628         return container_of(msrq, struct mlx5_ib_srq, msrq);
 629 }
 630
 631 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
 632 {
 633         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
 634 }
 635
 636 struct mlx5_ib_ah {
 637         struct ib_ah            ibah;
 638         struct mlx5_av          av;
 639 };
 640
 641 static inline struct mlx5_ib_ah *to_mah(struct ib_ah *ibah)
 642 {
 643         return container_of(ibah, struct mlx5_ib_ah, ibah);
 644 }
 645
 646 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context, unsigned long virt,
 647                         struct mlx5_db *db);
 648 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
 649 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 650 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 651 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
 652 int mlx5_MAD_IFC(struct mlx5_ib_dev *dev, int ignore_mkey, int ignore_bkey,
 653                  u8 port, const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 654                  const void *in_mad, void *response_mad);
 655 struct ib_ah *mlx5_ib_create_ah(struct ib_pd *pd, struct ib_ah_attr *ah_attr);
 656 int mlx5_ib_query_ah(struct ib_ah *ibah, struct ib_ah_attr *ah_attr);
 657 int mlx5_ib_destroy_ah(struct ib_ah *ah);
 658 struct ib_srq *mlx5_ib_create_srq(struct ib_pd *pd,
 659                                   struct ib_srq_init_attr *init_attr,
 660                                   struct ib_udata *udata);
 661 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
 662                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
 663 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
 664 int mlx5_ib_destroy_srq(struct ib_srq *srq);
 665 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, struct ib_recv_wr *wr,
 666                           struct ib_recv_wr **bad_wr);
 667 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
 668                                 struct ib_qp_init_attr *init_attr,
 669                                 struct ib_udata *udata);
 670 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
 671                       int attr_mask, struct ib_udata *udata);
 672 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
 673                      struct ib_qp_init_attr *qp_init_attr);
 674 int mlx5_ib_destroy_qp(struct ib_qp *qp);
 675 int mlx5_ib_post_send(struct ib_qp *ibqp, struct ib_send_wr *wr,
 676                       struct ib_send_wr **bad_wr);
 677 int mlx5_ib_post_recv(struct ib_qp *ibqp, struct ib_recv_wr *wr,
 678                       struct ib_recv_wr **bad_wr);
 679 void *mlx5_get_send_wqe(struct mlx5_ib_qp *qp, int n);
 680 int mlx5_ib_read_user_wqe(struct mlx5_ib_qp *qp, int send, int wqe_index,
 681                           void *buffer, u32 length,
 682                           struct mlx5_ib_qp_base *base);
 683 struct ib_cq *mlx5_ib_create_cq(struct ib_device *ibdev,
 684                                 const struct ib_cq_init_attr *attr,
 685                                 struct ib_ucontext *context,
 686                                 struct ib_udata *udata);
 687 int mlx5_ib_destroy_cq(struct ib_cq *cq);
 688 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
 689 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
 690 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
 691 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
 692 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
 693 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
 694                                   u64 virt_addr, int access_flags,
 695                                   struct ib_udata *udata);
 696 int mlx5_ib_update_mtt(struct mlx5_ib_mr *mr, u64 start_page_index,
 697                        int npages, int zap);
 698 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
 699                           u64 length, u64 virt_addr, int access_flags,
 700                           struct ib_pd *pd, struct ib_udata *udata);
 701 int mlx5_ib_dereg_mr(struct ib_mr *ibmr);
 702 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
 703                                enum ib_mr_type mr_type,
 704                                u32 max_num_sg);
 705 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr,
 706                       struct scatterlist *sg,
 707                       int sg_nents);
 708 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
 709                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 710                         const struct ib_mad_hdr *in, size_t in_mad_size,
 711                         struct ib_mad_hdr *out, size_t *out_mad_size,
 712                         u16 *out_mad_pkey_index);
 713 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
 714                                           struct ib_ucontext *context,
 715                                           struct ib_udata *udata);
 716 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd);
 717 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
 718 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
 719 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
 720                                           struct ib_smp *out_mad);
 721 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
 722                                          __be64 *sys_image_guid);
 723 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
 724                                  u16 *max_pkeys);
 725 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
 726                                  u32 *vendor_id);
 727 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
 728 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
 729 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
 730                             u16 *pkey);
 731 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
 732                             union ib_gid *gid);
 733 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
 734                             struct ib_port_attr *props);
 735 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
 736                        struct ib_port_attr *props);
 737 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
 738 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
 739 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift,
 740                         int *ncont, int *order);
 741 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 742                             int page_shift, size_t offset, size_t num_pages,
 743                             __be64 *pas, int access_flags);
 744 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 745                           int page_shift, __be64 *pas, int access_flags);
 746 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
 747 int mlx5_ib_get_cqe_size(struct mlx5_ib_dev *dev, struct ib_cq *ibcq);
 748 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
 749 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
 750 int mlx5_mr_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift);
 751 void mlx5_umr_cq_handler(struct ib_cq *cq, void *cq_context);
 752 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
 753                             struct ib_mr_status *mr_status);
 754
 755 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 756 extern struct workqueue_struct *mlx5_ib_page_fault_wq;
 757
 758 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
 759 void mlx5_ib_mr_pfault_handler(struct mlx5_ib_qp *qp,
 760                                struct mlx5_ib_pfault *pfault);
 761 void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp);
 762 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
 763 void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev);
 764 int __init mlx5_ib_odp_init(void);
 765 void mlx5_ib_odp_cleanup(void);
 766 void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp);
 767 void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp);
 768 void mlx5_ib_invalidate_range(struct ib_umem *umem, unsigned long start,
 769                               unsigned long end);
 770
 771 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 772 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
 773 {
 774         return;
 775 }
 776
 777 static inline void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp)         {}
 778 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
 779 static inline void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev)    {}
 780 static inline int mlx5_ib_odp_init(void) { return 0; }
 781 static inline void mlx5_ib_odp_cleanup(void)                            {}
 782 static inline void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp) {}
 783 static inline void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp)  {}
 784
 785 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 786
 787 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev, u8 port_num,
 788                                int index);
 789
 790 /* GSI QP helper functions */
 791 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
 792                                     struct ib_qp_init_attr *init_attr);
 793 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
 794 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
 795                           int attr_mask);
 796 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
 797                          int qp_attr_mask,
 798                          struct ib_qp_init_attr *qp_init_attr);
 799 int mlx5_ib_gsi_post_send(struct ib_qp *qp, struct ib_send_wr *wr,
 800                           struct ib_send_wr **bad_wr);
 801 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, struct ib_recv_wr *wr,
 802                           struct ib_recv_wr **bad_wr);
 803 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
 804
 805 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
 806
 807 static inline void init_query_mad(struct ib_smp *mad)
 808 {
 809         mad->base_version  = 1;
 810         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
 811         mad->class_version = 1;
 812         mad->method        = IB_MGMT_METHOD_GET;
 813 }
 814
 815 static inline u8 convert_access(int acc)
 816 {
 817         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
 818                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
 819                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
 820                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
 821                MLX5_PERM_LOCAL_READ;
 822 }
 823
 824 static inline int is_qp1(enum ib_qp_type qp_type)
 825 {
 826         return qp_type == MLX5_IB_QPT_HW_GSI;
 827 }
 828
 829 #define MLX5_MAX_UMR_SHIFT 16
 830 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
 831
 832 static inline u32 check_cq_create_flags(u32 flags)
 833 {
 834         /*
 835          * It returns non-zero value for unsupported CQ
 836          * create flags, otherwise it returns zero.
 837          */
 838         return (flags & ~(IB_CQ_FLAGS_IGNORE_OVERRUN |
 839                           IB_CQ_FLAGS_TIMESTAMP_COMPLETION));
 840 }
 841
 842 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
 843                                      u32 *user_index)
 844 {
 845         if (cqe_version) {
 846                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
 847                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
 848                         return -EINVAL;
 849                 *user_index = cmd_uidx;
 850         } else {
 851                 *user_index = MLX5_IB_DEFAULT_UIDX;
 852         }
 853
 854         return 0;
 855 }
 856 #endif /* MLX5_IB_H */