drivers/infiniband/hw/hfi1/hfi.h

   1 #ifndef _HFI1_KERNEL_H
   2 #define _HFI1_KERNEL_H
   3 /*
   4  * Copyright(c) 2015-2017 Intel Corporation.
   5  *
   6  * This file is provided under a dual BSD/GPLv2 license.  When using or
   7  * redistributing this file, you may do so under either license.
   8  *
   9  * GPL LICENSE SUMMARY
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of version 2 of the GNU General Public License as
  13  * published by the Free Software Foundation.
  14  *
  15  * This program is distributed in the hope that it will be useful, but
  16  * WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18  * General Public License for more details.
  19  *
  20  * BSD LICENSE
  21  *
  22  * Redistribution and use in source and binary forms, with or without
  23  * modification, are permitted provided that the following conditions
  24  * are met:
  25  *
  26  *  - Redistributions of source code must retain the above copyright
  27  *    notice, this list of conditions and the following disclaimer.
  28  *  - Redistributions in binary form must reproduce the above copyright
  29  *    notice, this list of conditions and the following disclaimer in
  30  *    the documentation and/or other materials provided with the
  31  *    distribution.
  32  *  - Neither the name of Intel Corporation nor the names of its
  33  *    contributors may be used to endorse or promote products derived
  34  *    from this software without specific prior written permission.
  35  *
  36  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  37  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  38  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  39  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  40  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  41  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  42  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  43  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  44  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  45  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  46  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  47  *
  48  */
  49
  50 #include <linux/interrupt.h>
  51 #include <linux/pci.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/mutex.h>
  54 #include <linux/list.h>
  55 #include <linux/scatterlist.h>
  56 #include <linux/slab.h>
  57 #include <linux/idr.h>
  58 #include <linux/io.h>
  59 #include <linux/fs.h>
  60 #include <linux/completion.h>
  61 #include <linux/kref.h>
  62 #include <linux/sched.h>
  63 #include <linux/cdev.h>
  64 #include <linux/delay.h>
  65 #include <linux/kthread.h>
  66 #include <linux/i2c.h>
  67 #include <linux/i2c-algo-bit.h>
  68 #include <rdma/ib_hdrs.h>
  69 #include <rdma/opa_addr.h>
  70 #include <linux/rhashtable.h>
  71 #include <linux/netdevice.h>
  72 #include <rdma/rdma_vt.h>
  73 #include <rdma/opa_addr.h>
  74
  75 #include "chip_registers.h"
  76 #include "common.h"
  77 #include "verbs.h"
  78 #include "pio.h"
  79 #include "chip.h"
  80 #include "mad.h"
  81 #include "qsfp.h"
  82 #include "platform.h"
  83 #include "affinity.h"
  84
  85 /* bumped 1 from s/w major version of TrueScale */
  86 #define HFI1_CHIP_VERS_MAJ 3U
  87
  88 /* don't care about this except printing */
  89 #define HFI1_CHIP_VERS_MIN 0U
  90
  91 /* The Organization Unique Identifier (Mfg code), and its position in GUID */
  92 #define HFI1_OUI 0x001175
  93 #define HFI1_OUI_LSB 40
  94
  95 #define DROP_PACKET_OFF         0
  96 #define DROP_PACKET_ON          1
  97
  98 #define NEIGHBOR_TYPE_HFI               0
  99 #define NEIGHBOR_TYPE_SWITCH    1
 100
 101 extern unsigned long hfi1_cap_mask;
 102 #define HFI1_CAP_KGET_MASK(mask, cap) ((mask) & HFI1_CAP_##cap)
 103 #define HFI1_CAP_UGET_MASK(mask, cap) \
 104         (((mask) >> HFI1_CAP_USER_SHIFT) & HFI1_CAP_##cap)
 105 #define HFI1_CAP_KGET(cap) (HFI1_CAP_KGET_MASK(hfi1_cap_mask, cap))
 106 #define HFI1_CAP_UGET(cap) (HFI1_CAP_UGET_MASK(hfi1_cap_mask, cap))
 107 #define HFI1_CAP_IS_KSET(cap) (!!HFI1_CAP_KGET(cap))
 108 #define HFI1_CAP_IS_USET(cap) (!!HFI1_CAP_UGET(cap))
 109 #define HFI1_MISC_GET() ((hfi1_cap_mask >> HFI1_CAP_MISC_SHIFT) & \
 110                         HFI1_CAP_MISC_MASK)
 111 /* Offline Disabled Reason is 4-bits */
 112 #define HFI1_ODR_MASK(rsn) ((rsn) & OPA_PI_MASK_OFFLINE_REASON)
 113
 114 /*
 115  * Control context is always 0 and handles the error packets.
 116  * It also handles the VL15 and multicast packets.
 117  */
 118 #define HFI1_CTRL_CTXT    0
 119
 120 /*
 121  * Driver context will store software counters for each of the events
 122  * associated with these status registers
 123  */
 124 #define NUM_CCE_ERR_STATUS_COUNTERS 41
 125 #define NUM_RCV_ERR_STATUS_COUNTERS 64
 126 #define NUM_MISC_ERR_STATUS_COUNTERS 13
 127 #define NUM_SEND_PIO_ERR_STATUS_COUNTERS 36
 128 #define NUM_SEND_DMA_ERR_STATUS_COUNTERS 4
 129 #define NUM_SEND_EGRESS_ERR_STATUS_COUNTERS 64
 130 #define NUM_SEND_ERR_STATUS_COUNTERS 3
 131 #define NUM_SEND_CTXT_ERR_STATUS_COUNTERS 5
 132 #define NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS 24
 133
 134 /*
 135  * per driver stats, either not device nor port-specific, or
 136  * summed over all of the devices and ports.
 137  * They are described by name via ipathfs filesystem, so layout
 138  * and number of elements can change without breaking compatibility.
 139  * If members are added or deleted hfi1_statnames[] in debugfs.c must
 140  * change to match.
 141  */
 142 struct hfi1_ib_stats {
 143         __u64 sps_ints; /* number of interrupts handled */
 144         __u64 sps_errints; /* number of error interrupts */
 145         __u64 sps_txerrs; /* tx-related packet errors */
 146         __u64 sps_rcverrs; /* non-crc rcv packet errors */
 147         __u64 sps_hwerrs; /* hardware errors reported (parity, etc.) */
 148         __u64 sps_nopiobufs; /* no pio bufs avail from kernel */
 149         __u64 sps_ctxts; /* number of contexts currently open */
 150         __u64 sps_lenerrs; /* number of kernel packets where RHF != LRH len */
 151         __u64 sps_buffull;
 152         __u64 sps_hdrfull;
 153 };
 154
 155 extern struct hfi1_ib_stats hfi1_stats;
 156 extern const struct pci_error_handlers hfi1_pci_err_handler;
 157
 158 /*
 159  * First-cut criterion for "device is active" is
 160  * two thousand dwords combined Tx, Rx traffic per
 161  * 5-second interval. SMA packets are 64 dwords,
 162  * and occur "a few per second", presumably each way.
 163  */
 164 #define HFI1_TRAFFIC_ACTIVE_THRESHOLD (2000)
 165
 166 /*
 167  * Below contains all data related to a single context (formerly called port).
 168  */
 169
 170 struct hfi1_opcode_stats_perctx;
 171
 172 struct ctxt_eager_bufs {
 173         ssize_t size;            /* total size of eager buffers */
 174         u32 count;               /* size of buffers array */
 175         u32 numbufs;             /* number of buffers allocated */
 176         u32 alloced;             /* number of rcvarray entries used */
 177         u32 rcvtid_size;         /* size of each eager rcv tid */
 178         u32 threshold;           /* head update threshold */
 179         struct eager_buffer {
 180                 void *addr;
 181                 dma_addr_t dma;
 182                 ssize_t len;
 183         } *buffers;
 184         struct {
 185                 void *addr;
 186                 dma_addr_t dma;
 187         } *rcvtids;
 188 };
 189
 190 struct exp_tid_set {
 191         struct list_head list;
 192         u32 count;
 193 };
 194
 195 struct hfi1_ctxtdata {
 196         /* shadow the ctxt's RcvCtrl register */
 197         u64 rcvctrl;
 198         /* rcvhdrq base, needs mmap before useful */
 199         void *rcvhdrq;
 200         /* kernel virtual address where hdrqtail is updated */
 201         volatile __le64 *rcvhdrtail_kvaddr;
 202         /* when waiting for rcv or pioavail */
 203         wait_queue_head_t wait;
 204         /* rcvhdrq size (for freeing) */
 205         size_t rcvhdrq_size;
 206         /* number of rcvhdrq entries */
 207         u16 rcvhdrq_cnt;
 208         /* size of each of the rcvhdrq entries */
 209         u16 rcvhdrqentsize;
 210         /* mmap of hdrq, must fit in 44 bits */
 211         dma_addr_t rcvhdrq_dma;
 212         dma_addr_t rcvhdrqtailaddr_dma;
 213         struct ctxt_eager_bufs egrbufs;
 214         /* this receive context's assigned PIO ACK send context */
 215         struct send_context *sc;
 216
 217         /* dynamic receive available interrupt timeout */
 218         u32 rcvavail_timeout;
 219         /* Reference count the base context usage */
 220         struct kref kref;
 221
 222         /* Device context index */
 223         u16 ctxt;
 224         /*
 225          * non-zero if ctxt can be shared, and defines the maximum number of
 226          * sub-contexts for this device context.
 227          */
 228         u16 subctxt_cnt;
 229         /* non-zero if ctxt is being shared. */
 230         u16 subctxt_id;
 231         u8 uuid[16];
 232         /* job key */
 233         u16 jkey;
 234         /* number of RcvArray groups for this context. */
 235         u32 rcv_array_groups;
 236         /* index of first eager TID entry. */
 237         u32 eager_base;
 238         /* number of expected TID entries */
 239         u32 expected_count;
 240         /* index of first expected TID entry. */
 241         u32 expected_base;
 242
 243         struct exp_tid_set tid_group_list;
 244         struct exp_tid_set tid_used_list;
 245         struct exp_tid_set tid_full_list;
 246
 247         /* lock protecting all Expected TID data */
 248         struct mutex exp_lock;
 249         /* per-context configuration flags */
 250         unsigned long flags;
 251         /* per-context event flags for fileops/intr communication */
 252         unsigned long event_flags;
 253         /* total number of polled urgent packets */
 254         u32 urgent;
 255         /* saved total number of polled urgent packets for poll edge trigger */
 256         u32 urgent_poll;
 257         /* same size as task_struct .comm[], command that opened context */
 258         char comm[TASK_COMM_LEN];
 259         /* so file ops can get at unit */
 260         struct hfi1_devdata *dd;
 261         /* so functions that need physical port can get it easily */
 262         struct hfi1_pportdata *ppd;
 263         /* associated msix interrupt */
 264         u32 msix_intr;
 265         /* A page of memory for rcvhdrhead, rcvegrhead, rcvegrtail * N */
 266         void *subctxt_uregbase;
 267         /* An array of pages for the eager receive buffers * N */
 268         void *subctxt_rcvegrbuf;
 269         /* An array of pages for the eager header queue entries * N */
 270         void *subctxt_rcvhdr_base;
 271         /* Bitmask of in use context(s) */
 272         DECLARE_BITMAP(in_use_ctxts, HFI1_MAX_SHARED_CTXTS);
 273         /* The version of the library which opened this ctxt */
 274         u32 userversion;
 275         /* Type of packets or conditions we want to poll for */
 276         u16 poll_type;
 277         /* receive packet sequence counter */
 278         u8 seq_cnt;
 279         /* ctxt rcvhdrq head offset */
 280         u32 head;
 281         /* QPs waiting for context processing */
 282         struct list_head qp_wait_list;
 283         /* interrupt handling */
 284         u64 imask;      /* clear interrupt mask */
 285         int ireg;       /* clear interrupt register */
 286         unsigned numa_id; /* numa node of this context */
 287         /* verbs rx_stats per rcd */
 288         struct hfi1_opcode_stats_perctx *opstats;
 289
 290         /* Is ASPM interrupt supported for this context */
 291         bool aspm_intr_supported;
 292         /* ASPM state (enabled/disabled) for this context */
 293         bool aspm_enabled;
 294         /* Timer for re-enabling ASPM if interrupt activity quietens down */
 295         struct timer_list aspm_timer;
 296         /* Lock to serialize between intr, timer intr and user threads */
 297         spinlock_t aspm_lock;
 298         /* Is ASPM processing enabled for this context (in intr context) */
 299         bool aspm_intr_enable;
 300         /* Last interrupt timestamp */
 301         ktime_t aspm_ts_last_intr;
 302         /* Last timestamp at which we scheduled a timer for this context */
 303         ktime_t aspm_ts_timer_sched;
 304
 305         /*
 306          * The interrupt handler for a particular receive context can vary
 307          * throughout it's lifetime. This is not a lock protected data member so
 308          * it must be updated atomically and the prev and new value must always
 309          * be valid. Worst case is we process an extra interrupt and up to 64
 310          * packets with the wrong interrupt handler.
 311          */
 312         int (*do_interrupt)(struct hfi1_ctxtdata *rcd, int threaded);
 313
 314         /* Indicates that this is vnic context */
 315         bool is_vnic;
 316
 317         /* vnic queue index this context is mapped to */
 318         u8 vnic_q_idx;
 319 };
 320
 321 /*
 322  * Represents a single packet at a high level. Put commonly computed things in
 323  * here so we do not have to keep doing them over and over. The rule of thumb is
 324  * if something is used one time to derive some value, store that something in
 325  * here. If it is used multiple times, then store the result of that derivation
 326  * in here.
 327  */
 328 struct hfi1_packet {
 329         void *ebuf;
 330         void *hdr;
 331         void *payload;
 332         struct hfi1_ctxtdata *rcd;
 333         __le32 *rhf_addr;
 334         struct rvt_qp *qp;
 335         struct ib_other_headers *ohdr;
 336         struct ib_grh *grh;
 337         u64 rhf;
 338         u32 maxcnt;
 339         u32 rhqoff;
 340         u32 dlid;
 341         u32 slid;
 342         u16 tlen;
 343         s16 etail;
 344         u8 hlen;
 345         u8 numpkt;
 346         u8 rsize;
 347         u8 updegr;
 348         u8 etype;
 349         u8 extra_byte;
 350         u8 pad;
 351         u8 sc;
 352         u8 sl;
 353         u8 opcode;
 354         bool becn;
 355         bool fecn;
 356 };
 357
 358 /* Packet types */
 359 #define HFI1_PKT_TYPE_9B  0
 360 #define HFI1_PKT_TYPE_16B 1
 361
 362 /*
 363  * OPA 16B Header
 364  */
 365 #define OPA_16B_L4_MASK         0xFFull
 366 #define OPA_16B_SC_MASK         0x1F00000ull
 367 #define OPA_16B_SC_SHIFT        20
 368 #define OPA_16B_LID_MASK        0xFFFFFull
 369 #define OPA_16B_DLID_MASK       0xF000ull
 370 #define OPA_16B_DLID_SHIFT      20
 371 #define OPA_16B_DLID_HIGH_SHIFT 12
 372 #define OPA_16B_SLID_MASK       0xF00ull
 373 #define OPA_16B_SLID_SHIFT      20
 374 #define OPA_16B_SLID_HIGH_SHIFT 8
 375 #define OPA_16B_BECN_MASK       0x80000000ull
 376 #define OPA_16B_BECN_SHIFT      31
 377 #define OPA_16B_FECN_MASK       0x10000000ull
 378 #define OPA_16B_FECN_SHIFT      28
 379 #define OPA_16B_L2_MASK         0x60000000ull
 380 #define OPA_16B_L2_SHIFT        29
 381 #define OPA_16B_PKEY_MASK       0xFFFF0000ull
 382 #define OPA_16B_PKEY_SHIFT      16
 383 #define OPA_16B_LEN_MASK        0x7FF00000ull
 384 #define OPA_16B_LEN_SHIFT       20
 385 #define OPA_16B_RC_MASK         0xE000000ull
 386 #define OPA_16B_RC_SHIFT        25
 387 #define OPA_16B_AGE_MASK        0xFF0000ull
 388 #define OPA_16B_AGE_SHIFT       16
 389 #define OPA_16B_ENTROPY_MASK    0xFFFFull
 390
 391 /*
 392  * OPA 16B L2/L4 Encodings
 393  */
 394 #define OPA_16B_L4_9B           0x00
 395 #define OPA_16B_L2_TYPE         0x02
 396 #define OPA_16B_L4_IB_LOCAL     0x09
 397 #define OPA_16B_L4_IB_GLOBAL    0x0A
 398 #define OPA_16B_L4_ETHR         OPA_VNIC_L4_ETHR
 399
 400 static inline u8 hfi1_16B_get_l4(struct hfi1_16b_header *hdr)
 401 {
 402         return (u8)(hdr->lrh[2] & OPA_16B_L4_MASK);
 403 }
 404
 405 static inline u8 hfi1_16B_get_sc(struct hfi1_16b_header *hdr)
 406 {
 407         return (u8)((hdr->lrh[1] & OPA_16B_SC_MASK) >> OPA_16B_SC_SHIFT);
 408 }
 409
 410 static inline u32 hfi1_16B_get_dlid(struct hfi1_16b_header *hdr)
 411 {
 412         return (u32)((hdr->lrh[1] & OPA_16B_LID_MASK) |
 413                      (((hdr->lrh[2] & OPA_16B_DLID_MASK) >>
 414                      OPA_16B_DLID_HIGH_SHIFT) << OPA_16B_DLID_SHIFT));
 415 }
 416
 417 static inline u32 hfi1_16B_get_slid(struct hfi1_16b_header *hdr)
 418 {
 419         return (u32)((hdr->lrh[0] & OPA_16B_LID_MASK) |
 420                      (((hdr->lrh[2] & OPA_16B_SLID_MASK) >>
 421                      OPA_16B_SLID_HIGH_SHIFT) << OPA_16B_SLID_SHIFT));
 422 }
 423
 424 static inline u8 hfi1_16B_get_becn(struct hfi1_16b_header *hdr)
 425 {
 426         return (u8)((hdr->lrh[0] & OPA_16B_BECN_MASK) >> OPA_16B_BECN_SHIFT);
 427 }
 428
 429 static inline u8 hfi1_16B_get_fecn(struct hfi1_16b_header *hdr)
 430 {
 431         return (u8)((hdr->lrh[1] & OPA_16B_FECN_MASK) >> OPA_16B_FECN_SHIFT);
 432 }
 433
 434 static inline u8 hfi1_16B_get_l2(struct hfi1_16b_header *hdr)
 435 {
 436         return (u8)((hdr->lrh[1] & OPA_16B_L2_MASK) >> OPA_16B_L2_SHIFT);
 437 }
 438
 439 static inline u16 hfi1_16B_get_pkey(struct hfi1_16b_header *hdr)
 440 {
 441         return (u16)((hdr->lrh[2] & OPA_16B_PKEY_MASK) >> OPA_16B_PKEY_SHIFT);
 442 }
 443
 444 static inline u8 hfi1_16B_get_rc(struct hfi1_16b_header *hdr)
 445 {
 446         return (u8)((hdr->lrh[1] & OPA_16B_RC_MASK) >> OPA_16B_RC_SHIFT);
 447 }
 448
 449 static inline u8 hfi1_16B_get_age(struct hfi1_16b_header *hdr)
 450 {
 451         return (u8)((hdr->lrh[3] & OPA_16B_AGE_MASK) >> OPA_16B_AGE_SHIFT);
 452 }
 453
 454 static inline u16 hfi1_16B_get_len(struct hfi1_16b_header *hdr)
 455 {
 456         return (u16)((hdr->lrh[0] & OPA_16B_LEN_MASK) >> OPA_16B_LEN_SHIFT);
 457 }
 458
 459 static inline u16 hfi1_16B_get_entropy(struct hfi1_16b_header *hdr)
 460 {
 461         return (u16)(hdr->lrh[3] & OPA_16B_ENTROPY_MASK);
 462 }
 463
 464 #define OPA_16B_MAKE_QW(low_dw, high_dw) (((u64)(high_dw) << 32) | (low_dw))
 465
 466 /*
 467  * BTH
 468  */
 469 #define OPA_16B_BTH_PAD_MASK    7
 470 static inline u8 hfi1_16B_bth_get_pad(struct ib_other_headers *ohdr)
 471 {
 472         return (u8)((be32_to_cpu(ohdr->bth[0]) >> IB_BTH_PAD_SHIFT) &
 473                    OPA_16B_BTH_PAD_MASK);
 474 }
 475
 476 struct rvt_sge_state;
 477
 478 /*
 479  * Get/Set IB link-level config parameters for f_get/set_ib_cfg()
 480  * Mostly for MADs that set or query link parameters, also ipath
 481  * config interfaces
 482  */
 483 #define HFI1_IB_CFG_LIDLMC 0 /* LID (LS16b) and Mask (MS16b) */
 484 #define HFI1_IB_CFG_LWID_DG_ENB 1 /* allowed Link-width downgrade */
 485 #define HFI1_IB_CFG_LWID_ENB 2 /* allowed Link-width */
 486 #define HFI1_IB_CFG_LWID 3 /* currently active Link-width */
 487 #define HFI1_IB_CFG_SPD_ENB 4 /* allowed Link speeds */
 488 #define HFI1_IB_CFG_SPD 5 /* current Link spd */
 489 #define HFI1_IB_CFG_RXPOL_ENB 6 /* Auto-RX-polarity enable */
 490 #define HFI1_IB_CFG_LREV_ENB 7 /* Auto-Lane-reversal enable */
 491 #define HFI1_IB_CFG_LINKLATENCY 8 /* Link Latency (IB1.2 only) */
 492 #define HFI1_IB_CFG_HRTBT 9 /* IB heartbeat off/enable/auto; DDR/QDR only */
 493 #define HFI1_IB_CFG_OP_VLS 10 /* operational VLs */
 494 #define HFI1_IB_CFG_VL_HIGH_CAP 11 /* num of VL high priority weights */
 495 #define HFI1_IB_CFG_VL_LOW_CAP 12 /* num of VL low priority weights */
 496 #define HFI1_IB_CFG_OVERRUN_THRESH 13 /* IB overrun threshold */
 497 #define HFI1_IB_CFG_PHYERR_THRESH 14 /* IB PHY error threshold */
 498 #define HFI1_IB_CFG_LINKDEFAULT 15 /* IB link default (sleep/poll) */
 499 #define HFI1_IB_CFG_PKEYS 16 /* update partition keys */
 500 #define HFI1_IB_CFG_MTU 17 /* update MTU in IBC */
 501 #define HFI1_IB_CFG_VL_HIGH_LIMIT 19
 502 #define HFI1_IB_CFG_PMA_TICKS 20 /* PMA sample tick resolution */
 503 #define HFI1_IB_CFG_PORT 21 /* switch port we are connected to */
 504
 505 /*
 506  * HFI or Host Link States
 507  *
 508  * These describe the states the driver thinks the logical and physical
 509  * states are in.  Used as an argument to set_link_state().  Implemented
 510  * as bits for easy multi-state checking.  The actual state can only be
 511  * one.
 512  */
 513 #define __HLS_UP_INIT_BP        0
 514 #define __HLS_UP_ARMED_BP       1
 515 #define __HLS_UP_ACTIVE_BP      2
 516 #define __HLS_DN_DOWNDEF_BP     3       /* link down default */
 517 #define __HLS_DN_POLL_BP        4
 518 #define __HLS_DN_DISABLE_BP     5
 519 #define __HLS_DN_OFFLINE_BP     6
 520 #define __HLS_VERIFY_CAP_BP     7
 521 #define __HLS_GOING_UP_BP       8
 522 #define __HLS_GOING_OFFLINE_BP  9
 523 #define __HLS_LINK_COOLDOWN_BP 10
 524
 525 #define HLS_UP_INIT       BIT(__HLS_UP_INIT_BP)
 526 #define HLS_UP_ARMED      BIT(__HLS_UP_ARMED_BP)
 527 #define HLS_UP_ACTIVE     BIT(__HLS_UP_ACTIVE_BP)
 528 #define HLS_DN_DOWNDEF    BIT(__HLS_DN_DOWNDEF_BP) /* link down default */
 529 #define HLS_DN_POLL       BIT(__HLS_DN_POLL_BP)
 530 #define HLS_DN_DISABLE    BIT(__HLS_DN_DISABLE_BP)
 531 #define HLS_DN_OFFLINE    BIT(__HLS_DN_OFFLINE_BP)
 532 #define HLS_VERIFY_CAP    BIT(__HLS_VERIFY_CAP_BP)
 533 #define HLS_GOING_UP      BIT(__HLS_GOING_UP_BP)
 534 #define HLS_GOING_OFFLINE BIT(__HLS_GOING_OFFLINE_BP)
 535 #define HLS_LINK_COOLDOWN BIT(__HLS_LINK_COOLDOWN_BP)
 536
 537 #define HLS_UP (HLS_UP_INIT | HLS_UP_ARMED | HLS_UP_ACTIVE)
 538 #define HLS_DOWN ~(HLS_UP)
 539
 540 #define HLS_DEFAULT HLS_DN_POLL
 541
 542 /* use this MTU size if none other is given */
 543 #define HFI1_DEFAULT_ACTIVE_MTU 10240
 544 /* use this MTU size as the default maximum */
 545 #define HFI1_DEFAULT_MAX_MTU 10240
 546 /* default partition key */
 547 #define DEFAULT_PKEY 0xffff
 548
 549 /*
 550  * Possible fabric manager config parameters for fm_{get,set}_table()
 551  */
 552 #define FM_TBL_VL_HIGH_ARB              1 /* Get/set VL high prio weights */
 553 #define FM_TBL_VL_LOW_ARB               2 /* Get/set VL low prio weights */
 554 #define FM_TBL_BUFFER_CONTROL           3 /* Get/set Buffer Control */
 555 #define FM_TBL_SC2VLNT                  4 /* Get/set SC->VLnt */
 556 #define FM_TBL_VL_PREEMPT_ELEMS         5 /* Get (no set) VL preempt elems */
 557 #define FM_TBL_VL_PREEMPT_MATRIX        6 /* Get (no set) VL preempt matrix */
 558
 559 /*
 560  * Possible "operations" for f_rcvctrl(ppd, op, ctxt)
 561  * these are bits so they can be combined, e.g.
 562  * HFI1_RCVCTRL_INTRAVAIL_ENB | HFI1_RCVCTRL_CTXT_ENB
 563  */
 564 #define HFI1_RCVCTRL_TAILUPD_ENB 0x01
 565 #define HFI1_RCVCTRL_TAILUPD_DIS 0x02
 566 #define HFI1_RCVCTRL_CTXT_ENB 0x04
 567 #define HFI1_RCVCTRL_CTXT_DIS 0x08
 568 #define HFI1_RCVCTRL_INTRAVAIL_ENB 0x10
 569 #define HFI1_RCVCTRL_INTRAVAIL_DIS 0x20
 570 #define HFI1_RCVCTRL_PKEY_ENB 0x40  /* Note, default is enabled */
 571 #define HFI1_RCVCTRL_PKEY_DIS 0x80
 572 #define HFI1_RCVCTRL_TIDFLOW_ENB 0x0400
 573 #define HFI1_RCVCTRL_TIDFLOW_DIS 0x0800
 574 #define HFI1_RCVCTRL_ONE_PKT_EGR_ENB 0x1000
 575 #define HFI1_RCVCTRL_ONE_PKT_EGR_DIS 0x2000
 576 #define HFI1_RCVCTRL_NO_RHQ_DROP_ENB 0x4000
 577 #define HFI1_RCVCTRL_NO_RHQ_DROP_DIS 0x8000
 578 #define HFI1_RCVCTRL_NO_EGR_DROP_ENB 0x10000
 579 #define HFI1_RCVCTRL_NO_EGR_DROP_DIS 0x20000
 580
 581 /* partition enforcement flags */
 582 #define HFI1_PART_ENFORCE_IN    0x1
 583 #define HFI1_PART_ENFORCE_OUT   0x2
 584
 585 /* how often we check for synthetic counter wrap around */
 586 #define SYNTH_CNT_TIME 3
 587
 588 /* Counter flags */
 589 #define CNTR_NORMAL             0x0 /* Normal counters, just read register */
 590 #define CNTR_SYNTH              0x1 /* Synthetic counters, saturate at all 1s */
 591 #define CNTR_DISABLED           0x2 /* Disable this counter */
 592 #define CNTR_32BIT              0x4 /* Simulate 64 bits for this counter */
 593 #define CNTR_VL                 0x8 /* Per VL counter */
 594 #define CNTR_SDMA              0x10
 595 #define CNTR_INVALID_VL         -1  /* Specifies invalid VL */
 596 #define CNTR_MODE_W             0x0
 597 #define CNTR_MODE_R             0x1
 598
 599 /* VLs Supported/Operational */
 600 #define HFI1_MIN_VLS_SUPPORTED 1
 601 #define HFI1_MAX_VLS_SUPPORTED 8
 602
 603 #define HFI1_GUIDS_PER_PORT  5
 604 #define HFI1_PORT_GUID_INDEX 0
 605
 606 static inline void incr_cntr64(u64 *cntr)
 607 {
 608         if (*cntr < (u64)-1LL)
 609                 (*cntr)++;
 610 }
 611
 612 static inline void incr_cntr32(u32 *cntr)
 613 {
 614         if (*cntr < (u32)-1LL)
 615                 (*cntr)++;
 616 }
 617
 618 #define MAX_NAME_SIZE 64
 619 struct hfi1_msix_entry {
 620         enum irq_type type;
 621         int irq;
 622         void *arg;
 623         cpumask_t mask;
 624         struct irq_affinity_notify notify;
 625 };
 626
 627 /* per-SL CCA information */
 628 struct cca_timer {
 629         struct hrtimer hrtimer;
 630         struct hfi1_pportdata *ppd; /* read-only */
 631         int sl; /* read-only */
 632         u16 ccti; /* read/write - current value of CCTI */
 633 };
 634
 635 struct link_down_reason {
 636         /*
 637          * SMA-facing value.  Should be set from .latest when
 638          * HLS_UP_* -> HLS_DN_* transition actually occurs.
 639          */
 640         u8 sma;
 641         u8 latest;
 642 };
 643
 644 enum {
 645         LO_PRIO_TABLE,
 646         HI_PRIO_TABLE,
 647         MAX_PRIO_TABLE
 648 };
 649
 650 struct vl_arb_cache {
 651         /* protect vl arb cache */
 652         spinlock_t lock;
 653         struct ib_vl_weight_elem table[VL_ARB_TABLE_SIZE];
 654 };
 655
 656 /*
 657  * The structure below encapsulates data relevant to a physical IB Port.
 658  * Current chips support only one such port, but the separation
 659  * clarifies things a bit. Note that to conform to IB conventions,
 660  * port-numbers are one-based. The first or only port is port1.
 661  */
 662 struct hfi1_pportdata {
 663         struct hfi1_ibport ibport_data;
 664
 665         struct hfi1_devdata *dd;
 666         struct kobject pport_cc_kobj;
 667         struct kobject sc2vl_kobj;
 668         struct kobject sl2sc_kobj;
 669         struct kobject vl2mtu_kobj;
 670
 671         /* PHY support */
 672         struct qsfp_data qsfp_info;
 673         /* Values for SI tuning of SerDes */
 674         u32 port_type;
 675         u32 tx_preset_eq;
 676         u32 tx_preset_noeq;
 677         u32 rx_preset;
 678         u8  local_atten;
 679         u8  remote_atten;
 680         u8  default_atten;
 681         u8  max_power_class;
 682
 683         /* did we read platform config from scratch registers? */
 684         bool config_from_scratch;
 685
 686         /* GUIDs for this interface, in host order, guids[0] is a port guid */
 687         u64 guids[HFI1_GUIDS_PER_PORT];
 688
 689         /* GUID for peer interface, in host order */
 690         u64 neighbor_guid;
 691
 692         /* up or down physical link state */
 693         u32 linkup;
 694
 695         /*
 696          * this address is mapped read-only into user processes so they can
 697          * get status cheaply, whenever they want.  One qword of status per port
 698          */
 699         u64 *statusp;
 700
 701         /* SendDMA related entries */
 702
 703         struct workqueue_struct *hfi1_wq;
 704         struct workqueue_struct *link_wq;
 705
 706         /* move out of interrupt context */
 707         struct work_struct link_vc_work;
 708         struct work_struct link_up_work;
 709         struct work_struct link_down_work;
 710         struct work_struct sma_message_work;
 711         struct work_struct freeze_work;
 712         struct work_struct link_downgrade_work;
 713         struct work_struct link_bounce_work;
 714         struct delayed_work start_link_work;
 715         /* host link state variables */
 716         struct mutex hls_lock;
 717         u32 host_link_state;
 718
 719         /* these are the "32 bit" regs */
 720
 721         u32 ibmtu; /* The MTU programmed for this unit */
 722         /*
 723          * Current max size IB packet (in bytes) including IB headers, that
 724          * we can send. Changes when ibmtu changes.
 725          */
 726         u32 ibmaxlen;
 727         u32 current_egress_rate; /* units [10^6 bits/sec] */
 728         /* LID programmed for this instance */
 729         u32 lid;
 730         /* list of pkeys programmed; 0 if not set */
 731         u16 pkeys[MAX_PKEY_VALUES];
 732         u16 link_width_supported;
 733         u16 link_width_downgrade_supported;
 734         u16 link_speed_supported;
 735         u16 link_width_enabled;
 736         u16 link_width_downgrade_enabled;
 737         u16 link_speed_enabled;
 738         u16 link_width_active;
 739         u16 link_width_downgrade_tx_active;
 740         u16 link_width_downgrade_rx_active;
 741         u16 link_speed_active;
 742         u8 vls_supported;
 743         u8 vls_operational;
 744         u8 actual_vls_operational;
 745         /* LID mask control */
 746         u8 lmc;
 747         /* Rx Polarity inversion (compensate for ~tx on partner) */
 748         u8 rx_pol_inv;
 749
 750         u8 hw_pidx;     /* physical port index */
 751         u8 port;        /* IB port number and index into dd->pports - 1 */
 752         /* type of neighbor node */
 753         u8 neighbor_type;
 754         u8 neighbor_normal;
 755         u8 neighbor_fm_security; /* 1 if firmware checking is disabled */
 756         u8 neighbor_port_number;
 757         u8 is_sm_config_started;
 758         u8 offline_disabled_reason;
 759         u8 is_active_optimize_enabled;
 760         u8 driver_link_ready;   /* driver ready for active link */
 761         u8 link_enabled;        /* link enabled? */
 762         u8 linkinit_reason;
 763         u8 local_tx_rate;       /* rate given to 8051 firmware */
 764         u8 qsfp_retry_count;
 765
 766         /* placeholders for IB MAD packet settings */
 767         u8 overrun_threshold;
 768         u8 phy_error_threshold;
 769         unsigned int is_link_down_queued;
 770
 771         /* Used to override LED behavior for things like maintenance beaconing*/
 772         /*
 773          * Alternates per phase of blink
 774          * [0] holds LED off duration, [1] holds LED on duration
 775          */
 776         unsigned long led_override_vals[2];
 777         u8 led_override_phase; /* LSB picks from vals[] */
 778         atomic_t led_override_timer_active;
 779         /* Used to flash LEDs in override mode */
 780         struct timer_list led_override_timer;
 781
 782         u32 sm_trap_qp;
 783         u32 sa_qp;
 784
 785         /*
 786          * cca_timer_lock protects access to the per-SL cca_timer
 787          * structures (specifically the ccti member).
 788          */
 789         spinlock_t cca_timer_lock ____cacheline_aligned_in_smp;
 790         struct cca_timer cca_timer[OPA_MAX_SLS];
 791
 792         /* List of congestion control table entries */
 793         struct ib_cc_table_entry_shadow ccti_entries[CC_TABLE_SHADOW_MAX];
 794
 795         /* congestion entries, each entry corresponding to a SL */
 796         struct opa_congestion_setting_entry_shadow
 797                 congestion_entries[OPA_MAX_SLS];
 798
 799         /*
 800          * cc_state_lock protects (write) access to the per-port
 801          * struct cc_state.
 802          */
 803         spinlock_t cc_state_lock ____cacheline_aligned_in_smp;
 804
 805         struct cc_state __rcu *cc_state;
 806
 807         /* Total number of congestion control table entries */
 808         u16 total_cct_entry;
 809
 810         /* Bit map identifying service level */
 811         u32 cc_sl_control_map;
 812
 813         /* CA's max number of 64 entry units in the congestion control table */
 814         u8 cc_max_table_entries;
 815
 816         /*
 817          * begin congestion log related entries
 818          * cc_log_lock protects all congestion log related data
 819          */
 820         spinlock_t cc_log_lock ____cacheline_aligned_in_smp;
 821         u8 threshold_cong_event_map[OPA_MAX_SLS / 8];
 822         u16 threshold_event_counter;
 823         struct opa_hfi1_cong_log_event_internal cc_events[OPA_CONG_LOG_ELEMS];
 824         int cc_log_idx; /* index for logging events */
 825         int cc_mad_idx; /* index for reporting events */
 826         /* end congestion log related entries */
 827
 828         struct vl_arb_cache vl_arb_cache[MAX_PRIO_TABLE];
 829
 830         /* port relative counter buffer */
 831         u64 *cntrs;
 832         /* port relative synthetic counter buffer */
 833         u64 *scntrs;
 834         /* port_xmit_discards are synthesized from different egress errors */
 835         u64 port_xmit_discards;
 836         u64 port_xmit_discards_vl[C_VL_COUNT];
 837         u64 port_xmit_constraint_errors;
 838         u64 port_rcv_constraint_errors;
 839         /* count of 'link_err' interrupts from DC */
 840         u64 link_downed;
 841         /* number of times link retrained successfully */
 842         u64 link_up;
 843         /* number of times a link unknown frame was reported */
 844         u64 unknown_frame_count;
 845         /* port_ltp_crc_mode is returned in 'portinfo' MADs */
 846         u16 port_ltp_crc_mode;
 847         /* port_crc_mode_enabled is the crc we support */
 848         u8 port_crc_mode_enabled;
 849         /* mgmt_allowed is also returned in 'portinfo' MADs */
 850         u8 mgmt_allowed;
 851         u8 part_enforce; /* partition enforcement flags */
 852         struct link_down_reason local_link_down_reason;
 853         struct link_down_reason neigh_link_down_reason;
 854         /* Value to be sent to link peer on LinkDown .*/
 855         u8 remote_link_down_reason;
 856         /* Error events that will cause a port bounce. */
 857         u32 port_error_action;
 858         struct work_struct linkstate_active_work;
 859         /* Does this port need to prescan for FECNs */
 860         bool cc_prescan;
 861 };
 862
 863 typedef int (*rhf_rcv_function_ptr)(struct hfi1_packet *packet);
 864
 865 typedef void (*opcode_handler)(struct hfi1_packet *packet);
 866 typedef void (*hfi1_make_req)(struct rvt_qp *qp,
 867                               struct hfi1_pkt_state *ps,
 868                               struct rvt_swqe *wqe);
 869
 870
 871 /* return values for the RHF receive functions */
 872 #define RHF_RCV_CONTINUE  0     /* keep going */
 873 #define RHF_RCV_DONE      1     /* stop, this packet processed */
 874 #define RHF_RCV_REPROCESS 2     /* stop. retain this packet */
 875
 876 struct rcv_array_data {
 877         u8 group_size;
 878         u16 ngroups;
 879         u16 nctxt_extra;
 880 };
 881
 882 struct per_vl_data {
 883         u16 mtu;
 884         struct send_context *sc;
 885 };
 886
 887 /* 16 to directly index */
 888 #define PER_VL_SEND_CONTEXTS 16
 889
 890 struct err_info_rcvport {
 891         u8 status_and_code;
 892         u64 packet_flit1;
 893         u64 packet_flit2;
 894 };
 895
 896 struct err_info_constraint {
 897         u8 status;
 898         u16 pkey;
 899         u32 slid;
 900 };
 901
 902 struct hfi1_temp {
 903         unsigned int curr;       /* current temperature */
 904         unsigned int lo_lim;     /* low temperature limit */
 905         unsigned int hi_lim;     /* high temperature limit */
 906         unsigned int crit_lim;   /* critical temperature limit */
 907         u8 triggers;      /* temperature triggers */
 908 };
 909
 910 struct hfi1_i2c_bus {
 911         struct hfi1_devdata *controlling_dd; /* current controlling device */
 912         struct i2c_adapter adapter;     /* bus details */
 913         struct i2c_algo_bit_data algo;  /* bus algorithm details */
 914         int num;                        /* bus number, 0 or 1 */
 915 };
 916
 917 /* common data between shared ASIC HFIs */
 918 struct hfi1_asic_data {
 919         struct hfi1_devdata *dds[2];    /* back pointers */
 920         struct mutex asic_resource_mutex;
 921         struct hfi1_i2c_bus *i2c_bus0;
 922         struct hfi1_i2c_bus *i2c_bus1;
 923 };
 924
 925 /* sizes for both the QP and RSM map tables */
 926 #define NUM_MAP_ENTRIES  256
 927 #define NUM_MAP_REGS      32
 928
 929 /*
 930  * Number of VNIC contexts used. Ensure it is less than or equal to
 931  * max queues supported by VNIC (HFI1_VNIC_MAX_QUEUE).
 932  */
 933 #define HFI1_NUM_VNIC_CTXT   8
 934
 935 /* Number of VNIC RSM entries */
 936 #define NUM_VNIC_MAP_ENTRIES 8
 937
 938 /* Virtual NIC information */
 939 struct hfi1_vnic_data {
 940         struct hfi1_ctxtdata *ctxt[HFI1_NUM_VNIC_CTXT];
 941         struct kmem_cache *txreq_cache;
 942         u8 num_vports;
 943         struct idr vesw_idr;
 944         u8 rmt_start;
 945         u8 num_ctxt;
 946         u32 msix_idx;
 947 };
 948
 949 struct hfi1_vnic_vport_info;
 950
 951 /* device data struct now contains only "general per-device" info.
 952  * fields related to a physical IB port are in a hfi1_pportdata struct.
 953  */
 954 struct sdma_engine;
 955 struct sdma_vl_map;
 956
 957 #define BOARD_VERS_MAX 96 /* how long the version string can be */
 958 #define SERIAL_MAX 16 /* length of the serial number */
 959
 960 typedef int (*send_routine)(struct rvt_qp *, struct hfi1_pkt_state *, u64);
 961 struct hfi1_devdata {
 962         struct hfi1_ibdev verbs_dev;     /* must be first */
 963         struct list_head list;
 964         /* pointers to related structs for this device */
 965         /* pci access data structure */
 966         struct pci_dev *pcidev;
 967         struct cdev user_cdev;
 968         struct cdev diag_cdev;
 969         struct cdev ui_cdev;
 970         struct device *user_device;
 971         struct device *diag_device;
 972         struct device *ui_device;
 973
 974         /* first mapping up to RcvArray */
 975         u8 __iomem *kregbase1;
 976         resource_size_t physaddr;
 977
 978         /* second uncached mapping from RcvArray to pio send buffers */
 979         u8 __iomem *kregbase2;
 980         /* for detecting offset above kregbase2 address */
 981         u32 base2_start;
 982
 983         /* Per VL data. Enough for all VLs but not all elements are set/used. */
 984         struct per_vl_data vld[PER_VL_SEND_CONTEXTS];
 985         /* send context data */
 986         struct send_context_info *send_contexts;
 987         /* map hardware send contexts to software index */
 988         u8 *hw_to_sw;
 989         /* spinlock for allocating and releasing send context resources */
 990         spinlock_t sc_lock;
 991         /* lock for pio_map */
 992         spinlock_t pio_map_lock;
 993         /* Send Context initialization lock. */
 994         spinlock_t sc_init_lock;
 995         /* lock for sdma_map */
 996         spinlock_t                          sde_map_lock;
 997         /* array of kernel send contexts */
 998         struct send_context **kernel_send_context;
 999         /* array of vl maps */
1000         struct pio_vl_map __rcu *pio_map;
1001         /* default flags to last descriptor */
1002         u64 default_desc1;
1003
1004         /* fields common to all SDMA engines */
1005
1006         volatile __le64                    *sdma_heads_dma; /* DMA'ed by chip */
1007         dma_addr_t                          sdma_heads_phys;
1008         void                               *sdma_pad_dma; /* DMA'ed by chip */
1009         dma_addr_t                          sdma_pad_phys;
1010         /* for deallocation */
1011         size_t                              sdma_heads_size;
1012         /* number from the chip */
1013         u32                                 chip_sdma_engines;
1014         /* num used */
1015         u32                                 num_sdma;
1016         /* array of engines sized by num_sdma */
1017         struct sdma_engine                 *per_sdma;
1018         /* array of vl maps */
1019         struct sdma_vl_map __rcu           *sdma_map;
1020         /* SPC freeze waitqueue and variable */
1021         wait_queue_head_t                 sdma_unfreeze_wq;
1022         atomic_t                          sdma_unfreeze_count;
1023
1024         u32 lcb_access_count;           /* count of LCB users */
1025
1026         /* common data between shared ASIC HFIs in this OS */
1027         struct hfi1_asic_data *asic_data;
1028
1029         /* mem-mapped pointer to base of PIO buffers */
1030         void __iomem *piobase;
1031         /*
1032          * write-combining mem-mapped pointer to base of RcvArray
1033          * memory.
1034          */
1035         void __iomem *rcvarray_wc;
1036         /*
1037          * credit return base - a per-NUMA range of DMA address that
1038          * the chip will use to update the per-context free counter
1039          */
1040         struct credit_return_base *cr_base;
1041
1042         /* send context numbers and sizes for each type */
1043         struct sc_config_sizes sc_sizes[SC_MAX];
1044
1045         char *boardname; /* human readable board info */
1046
1047         /* reset value */
1048         u64 z_int_counter;
1049         u64 z_rcv_limit;
1050         u64 z_send_schedule;
1051
1052         u64 __percpu *send_schedule;
1053         /* number of reserved contexts for VNIC usage */
1054         u16 num_vnic_contexts;
1055         /* number of receive contexts in use by the driver */
1056         u32 num_rcv_contexts;
1057         /* number of pio send contexts in use by the driver */
1058         u32 num_send_contexts;
1059         /*
1060          * number of ctxts available for PSM open
1061          */
1062         u32 freectxts;
1063         /* total number of available user/PSM contexts */
1064         u32 num_user_contexts;
1065         /* base receive interrupt timeout, in CSR units */
1066         u32 rcv_intr_timeout_csr;
1067
1068         u32 freezelen; /* max length of freezemsg */
1069         u64 __iomem *egrtidbase;
1070         spinlock_t sendctrl_lock; /* protect changes to SendCtrl */
1071         spinlock_t rcvctrl_lock; /* protect changes to RcvCtrl */
1072         spinlock_t uctxt_lock; /* protect rcd changes */
1073         struct mutex dc8051_lock; /* exclusive access to 8051 */
1074         struct workqueue_struct *update_cntr_wq;
1075         struct work_struct update_cntr_work;
1076         /* exclusive access to 8051 memory */
1077         spinlock_t dc8051_memlock;
1078         int dc8051_timed_out;   /* remember if the 8051 timed out */
1079         /*
1080          * A page that will hold event notification bitmaps for all
1081          * contexts. This page will be mapped into all processes.
1082          */
1083         unsigned long *events;
1084         /*
1085          * per unit status, see also portdata statusp
1086          * mapped read-only into user processes so they can get unit and
1087          * IB link status cheaply
1088          */
1089         struct hfi1_status *status;
1090
1091         /* revision register shadow */
1092         u64 revision;
1093         /* Base GUID for device (network order) */
1094         u64 base_guid;
1095
1096         /* these are the "32 bit" regs */
1097
1098         /* value we put in kr_rcvhdrsize */
1099         u32 rcvhdrsize;
1100         /* number of receive contexts the chip supports */
1101         u32 chip_rcv_contexts;
1102         /* number of receive array entries */
1103         u32 chip_rcv_array_count;
1104         /* number of PIO send contexts the chip supports */
1105         u32 chip_send_contexts;
1106         /* number of bytes in the PIO memory buffer */
1107         u32 chip_pio_mem_size;
1108         /* number of bytes in the SDMA memory buffer */
1109         u32 chip_sdma_mem_size;
1110
1111         /* size of each rcvegrbuffer */
1112         u32 rcvegrbufsize;
1113         /* log2 of above */
1114         u16 rcvegrbufsize_shift;
1115         /* both sides of the PCIe link are gen3 capable */
1116         u8 link_gen3_capable;
1117         u8 dc_shutdown;
1118         /* localbus width (1, 2,4,8,16,32) from config space  */
1119         u32 lbus_width;
1120         /* localbus speed in MHz */
1121         u32 lbus_speed;
1122         int unit; /* unit # of this chip */
1123         int node; /* home node of this chip */
1124
1125         /* save these PCI fields to restore after a reset */
1126         u32 pcibar0;
1127         u32 pcibar1;
1128         u32 pci_rom;
1129         u16 pci_command;
1130         u16 pcie_devctl;
1131         u16 pcie_lnkctl;
1132         u16 pcie_devctl2;
1133         u32 pci_msix0;
1134         u32 pci_lnkctl3;
1135         u32 pci_tph2;
1136
1137         /*
1138          * ASCII serial number, from flash, large enough for original
1139          * all digit strings, and longer serial number format
1140          */
1141         u8 serial[SERIAL_MAX];
1142         /* human readable board version */
1143         u8 boardversion[BOARD_VERS_MAX];
1144         u8 lbus_info[32]; /* human readable localbus info */
1145         /* chip major rev, from CceRevision */
1146         u8 majrev;
1147         /* chip minor rev, from CceRevision */
1148         u8 minrev;
1149         /* hardware ID */
1150         u8 hfi1_id;
1151         /* implementation code */
1152         u8 icode;
1153         /* vAU of this device */
1154         u8 vau;
1155         /* vCU of this device */
1156         u8 vcu;
1157         /* link credits of this device */
1158         u16 link_credits;
1159         /* initial vl15 credits to use */
1160         u16 vl15_init;
1161
1162         /*
1163          * Cached value for vl15buf, read during verify cap interrupt. VL15
1164          * credits are to be kept at 0 and set when handling the link-up
1165          * interrupt. This removes the possibility of receiving VL15 MAD
1166          * packets before this HFI is ready.
1167          */
1168         u16 vl15buf_cached;
1169
1170         /* Misc small ints */
1171         u8 n_krcv_queues;
1172         u8 qos_shift;
1173
1174         u16 irev;       /* implementation revision */
1175         u32 dc8051_ver; /* 8051 firmware version */
1176
1177         spinlock_t hfi1_diag_trans_lock; /* protect diag observer ops */
1178         struct platform_config platform_config;
1179         struct platform_config_cache pcfg_cache;
1180
1181         struct diag_client *diag_client;
1182
1183         /* MSI-X information */
1184         struct hfi1_msix_entry *msix_entries;
1185         u32 num_msix_entries;
1186         u32 first_dyn_msix_idx;
1187
1188         /* INTx information */
1189         u32 requested_intx_irq;         /* did we request one? */
1190
1191         /* general interrupt: mask of handled interrupts */
1192         u64 gi_mask[CCE_NUM_INT_CSRS];
1193
1194         struct rcv_array_data rcv_entries;
1195
1196         /* cycle length of PS* counters in HW (in picoseconds) */
1197         u16 psxmitwait_check_rate;
1198
1199         /*
1200          * 64 bit synthetic counters
1201          */
1202         struct timer_list synth_stats_timer;
1203
1204         /*
1205          * device counters
1206          */
1207         char *cntrnames;
1208         size_t cntrnameslen;
1209         size_t ndevcntrs;
1210         u64 *cntrs;
1211         u64 *scntrs;
1212
1213         /*
1214          * remembered values for synthetic counters
1215          */
1216         u64 last_tx;
1217         u64 last_rx;
1218
1219         /*
1220          * per-port counters
1221          */
1222         size_t nportcntrs;
1223         char *portcntrnames;
1224         size_t portcntrnameslen;
1225
1226         struct err_info_rcvport err_info_rcvport;
1227         struct err_info_constraint err_info_rcv_constraint;
1228         struct err_info_constraint err_info_xmit_constraint;
1229
1230         atomic_t drop_packet;
1231         u8 do_drop;
1232         u8 err_info_uncorrectable;
1233         u8 err_info_fmconfig;
1234
1235         /*
1236          * Software counters for the status bits defined by the
1237          * associated error status registers
1238          */
1239         u64 cce_err_status_cnt[NUM_CCE_ERR_STATUS_COUNTERS];
1240         u64 rcv_err_status_cnt[NUM_RCV_ERR_STATUS_COUNTERS];
1241         u64 misc_err_status_cnt[NUM_MISC_ERR_STATUS_COUNTERS];
1242         u64 send_pio_err_status_cnt[NUM_SEND_PIO_ERR_STATUS_COUNTERS];
1243         u64 send_dma_err_status_cnt[NUM_SEND_DMA_ERR_STATUS_COUNTERS];
1244         u64 send_egress_err_status_cnt[NUM_SEND_EGRESS_ERR_STATUS_COUNTERS];
1245         u64 send_err_status_cnt[NUM_SEND_ERR_STATUS_COUNTERS];
1246
1247         /* Software counter that spans all contexts */
1248         u64 sw_ctxt_err_status_cnt[NUM_SEND_CTXT_ERR_STATUS_COUNTERS];
1249         /* Software counter that spans all DMA engines */
1250         u64 sw_send_dma_eng_err_status_cnt[
1251                 NUM_SEND_DMA_ENG_ERR_STATUS_COUNTERS];
1252         /* Software counter that aggregates all cce_err_status errors */
1253         u64 sw_cce_err_status_aggregate;
1254         /* Software counter that aggregates all bypass packet rcv errors */
1255         u64 sw_rcv_bypass_packet_errors;
1256         /* receive interrupt function */
1257         rhf_rcv_function_ptr normal_rhf_rcv_functions[8];
1258
1259         /* Save the enabled LCB error bits */
1260         u64 lcb_err_en;
1261
1262         /*
1263          * Capability to have different send engines simply by changing a
1264          * pointer value.
1265          */
1266         send_routine process_pio_send ____cacheline_aligned_in_smp;
1267         send_routine process_dma_send;
1268         void (*pio_inline_send)(struct hfi1_devdata *dd, struct pio_buf *pbuf,
1269                                 u64 pbc, const void *from, size_t count);
1270         int (*process_vnic_dma_send)(struct hfi1_devdata *dd, u8 q_idx,
1271                                      struct hfi1_vnic_vport_info *vinfo,
1272                                      struct sk_buff *skb, u64 pbc, u8 plen);
1273         /* hfi1_pportdata, points to array of (physical) port-specific
1274          * data structs, indexed by pidx (0..n-1)
1275          */
1276         struct hfi1_pportdata *pport;
1277         /* receive context data */
1278         struct hfi1_ctxtdata **rcd;
1279         u64 __percpu *int_counter;
1280         /* verbs tx opcode stats */
1281         struct hfi1_opcode_stats_perctx __percpu *tx_opstats;
1282         /* device (not port) flags, basically device capabilities */
1283         u16 flags;
1284         /* Number of physical ports available */
1285         u8 num_pports;
1286         /* Lowest context number which can be used by user processes or VNIC */
1287         u8 first_dyn_alloc_ctxt;
1288         /* adding a new field here would make it part of this cacheline */
1289
1290         /* seqlock for sc2vl */
1291         seqlock_t sc2vl_lock ____cacheline_aligned_in_smp;
1292         u64 sc2vl[4];
1293         /* receive interrupt functions */
1294         rhf_rcv_function_ptr *rhf_rcv_function_map;
1295         u64 __percpu *rcv_limit;
1296         u16 rhf_offset; /* offset of RHF within receive header entry */
1297         /* adding a new field here would make it part of this cacheline */
1298
1299         /* OUI comes from the HW. Used everywhere as 3 separate bytes. */
1300         u8 oui1;
1301         u8 oui2;
1302         u8 oui3;
1303
1304         /* Timer and counter used to detect RcvBufOvflCnt changes */
1305         struct timer_list rcverr_timer;
1306
1307         wait_queue_head_t event_queue;
1308
1309         /* receive context tail dummy address */
1310         __le64 *rcvhdrtail_dummy_kvaddr;
1311         dma_addr_t rcvhdrtail_dummy_dma;
1312
1313         u32 rcv_ovfl_cnt;
1314         /* Serialize ASPM enable/disable between multiple verbs contexts */
1315         spinlock_t aspm_lock;
1316         /* Number of verbs contexts which have disabled ASPM */
1317         atomic_t aspm_disabled_cnt;
1318         /* Keeps track of user space clients */
1319         atomic_t user_refcount;
1320         /* Used to wait for outstanding user space clients before dev removal */
1321         struct completion user_comp;
1322
1323         bool eprom_available;   /* true if EPROM is available for this device */
1324         bool aspm_supported;    /* Does HW support ASPM */
1325         bool aspm_enabled;      /* ASPM state: enabled/disabled */
1326         struct rhashtable *sdma_rht;
1327
1328         struct kobject kobj;
1329
1330         /* vnic data */
1331         struct hfi1_vnic_data vnic;
1332 };
1333
1334 static inline bool hfi1_vnic_is_rsm_full(struct hfi1_devdata *dd, int spare)
1335 {
1336         return (dd->vnic.rmt_start + spare) > NUM_MAP_ENTRIES;
1337 }
1338
1339 /* 8051 firmware version helper */
1340 #define dc8051_ver(a, b, c) ((a) << 16 | (b) << 8 | (c))
1341 #define dc8051_ver_maj(a) (((a) & 0xff0000) >> 16)
1342 #define dc8051_ver_min(a) (((a) & 0x00ff00) >> 8)
1343 #define dc8051_ver_patch(a) ((a) & 0x0000ff)
1344
1345 /* f_put_tid types */
1346 #define PT_EXPECTED       0
1347 #define PT_EAGER          1
1348 #define PT_INVALID_FLUSH  2
1349 #define PT_INVALID        3
1350
1351 struct tid_rb_node;
1352 struct mmu_rb_node;
1353 struct mmu_rb_handler;
1354
1355 /* Private data for file operations */
1356 struct hfi1_filedata {
1357         struct hfi1_devdata *dd;
1358         struct hfi1_ctxtdata *uctxt;
1359         struct hfi1_user_sdma_comp_q *cq;
1360         struct hfi1_user_sdma_pkt_q *pq;
1361         u16 subctxt;
1362         /* for cpu affinity; -1 if none */
1363         int rec_cpu_num;
1364         u32 tid_n_pinned;
1365         struct mmu_rb_handler *handler;
1366         struct tid_rb_node **entry_to_rb;
1367         spinlock_t tid_lock; /* protect tid_[limit,used] counters */
1368         u32 tid_limit;
1369         u32 tid_used;
1370         u32 *invalid_tids;
1371         u32 invalid_tid_idx;
1372         /* protect invalid_tids array and invalid_tid_idx */
1373         spinlock_t invalid_lock;
1374         struct mm_struct *mm;
1375 };
1376
1377 extern struct list_head hfi1_dev_list;
1378 extern spinlock_t hfi1_devs_lock;
1379 struct hfi1_devdata *hfi1_lookup(int unit);
1380
1381 static inline unsigned long uctxt_offset(struct hfi1_ctxtdata *uctxt)
1382 {
1383         return (uctxt->ctxt - uctxt->dd->first_dyn_alloc_ctxt) *
1384                 HFI1_MAX_SHARED_CTXTS;
1385 }
1386
1387 int hfi1_init(struct hfi1_devdata *dd, int reinit);
1388 int hfi1_count_active_units(void);
1389
1390 int hfi1_diag_add(struct hfi1_devdata *dd);
1391 void hfi1_diag_remove(struct hfi1_devdata *dd);
1392 void handle_linkup_change(struct hfi1_devdata *dd, u32 linkup);
1393
1394 void handle_user_interrupt(struct hfi1_ctxtdata *rcd);
1395
1396 int hfi1_create_rcvhdrq(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1397 int hfi1_setup_eagerbufs(struct hfi1_ctxtdata *rcd);
1398 int hfi1_create_kctxts(struct hfi1_devdata *dd);
1399 int hfi1_create_ctxtdata(struct hfi1_pportdata *ppd, int numa,
1400                          struct hfi1_ctxtdata **rcd);
1401 void hfi1_free_ctxt(struct hfi1_ctxtdata *rcd);
1402 void hfi1_init_pportdata(struct pci_dev *pdev, struct hfi1_pportdata *ppd,
1403                          struct hfi1_devdata *dd, u8 hw_pidx, u8 port);
1404 void hfi1_free_ctxtdata(struct hfi1_devdata *dd, struct hfi1_ctxtdata *rcd);
1405 int hfi1_rcd_put(struct hfi1_ctxtdata *rcd);
1406 void hfi1_rcd_get(struct hfi1_ctxtdata *rcd);
1407 struct hfi1_ctxtdata *hfi1_rcd_get_by_index_safe(struct hfi1_devdata *dd,
1408                                                  u16 ctxt);
1409 struct hfi1_ctxtdata *hfi1_rcd_get_by_index(struct hfi1_devdata *dd, u16 ctxt);
1410 int handle_receive_interrupt(struct hfi1_ctxtdata *rcd, int thread);
1411 int handle_receive_interrupt_nodma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1412 int handle_receive_interrupt_dma_rtail(struct hfi1_ctxtdata *rcd, int thread);
1413 void set_all_slowpath(struct hfi1_devdata *dd);
1414 void hfi1_vnic_synchronize_irq(struct hfi1_devdata *dd);
1415 void hfi1_set_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1416 void hfi1_reset_vnic_msix_info(struct hfi1_ctxtdata *rcd);
1417
1418 extern const struct pci_device_id hfi1_pci_tbl[];
1419 void hfi1_make_ud_req_9B(struct rvt_qp *qp,
1420                          struct hfi1_pkt_state *ps,
1421                          struct rvt_swqe *wqe);
1422
1423 void hfi1_make_ud_req_16B(struct rvt_qp *qp,
1424                           struct hfi1_pkt_state *ps,
1425                           struct rvt_swqe *wqe);
1426
1427 /* receive packet handler dispositions */
1428 #define RCV_PKT_OK      0x0 /* keep going */
1429 #define RCV_PKT_LIMIT   0x1 /* stop, hit limit, start thread */
1430 #define RCV_PKT_DONE    0x2 /* stop, no more packets detected */
1431
1432 /* calculate the current RHF address */
1433 static inline __le32 *get_rhf_addr(struct hfi1_ctxtdata *rcd)
1434 {
1435         return (__le32 *)rcd->rcvhdrq + rcd->head + rcd->dd->rhf_offset;
1436 }
1437
1438 int hfi1_reset_device(int);
1439
1440 void receive_interrupt_work(struct work_struct *work);
1441
1442 /* extract service channel from header and rhf */
1443 static inline int hfi1_9B_get_sc5(struct ib_header *hdr, u64 rhf)
1444 {
1445         return ib_get_sc(hdr) | ((!!(rhf_dc_info(rhf))) << 4);
1446 }
1447
1448 #define HFI1_JKEY_WIDTH       16
1449 #define HFI1_JKEY_MASK        (BIT(16) - 1)
1450 #define HFI1_ADMIN_JKEY_RANGE 32
1451
1452 /*
1453  * J_KEYs are split and allocated in the following groups:
1454  *   0 - 31    - users with administrator privileges
1455  *  32 - 63    - kernel protocols using KDETH packets
1456  *  64 - 65535 - all other users using KDETH packets
1457  */
1458 static inline u16 generate_jkey(kuid_t uid)
1459 {
1460         u16 jkey = from_kuid(current_user_ns(), uid) & HFI1_JKEY_MASK;
1461
1462         if (capable(CAP_SYS_ADMIN))
1463                 jkey &= HFI1_ADMIN_JKEY_RANGE - 1;
1464         else if (jkey < 64)
1465                 jkey |= BIT(HFI1_JKEY_WIDTH - 1);
1466
1467         return jkey;
1468 }
1469
1470 /*
1471  * active_egress_rate
1472  *
1473  * returns the active egress rate in units of [10^6 bits/sec]
1474  */
1475 static inline u32 active_egress_rate(struct hfi1_pportdata *ppd)
1476 {
1477         u16 link_speed = ppd->link_speed_active;
1478         u16 link_width = ppd->link_width_active;
1479         u32 egress_rate;
1480
1481         if (link_speed == OPA_LINK_SPEED_25G)
1482                 egress_rate = 25000;
1483         else /* assume OPA_LINK_SPEED_12_5G */
1484                 egress_rate = 12500;
1485
1486         switch (link_width) {
1487         case OPA_LINK_WIDTH_4X:
1488                 egress_rate *= 4;
1489                 break;
1490         case OPA_LINK_WIDTH_3X:
1491                 egress_rate *= 3;
1492                 break;
1493         case OPA_LINK_WIDTH_2X:
1494                 egress_rate *= 2;
1495                 break;
1496         default:
1497                 /* assume IB_WIDTH_1X */
1498                 break;
1499         }
1500
1501         return egress_rate;
1502 }
1503
1504 /*
1505  * egress_cycles
1506  *
1507  * Returns the number of 'fabric clock cycles' to egress a packet
1508  * of length 'len' bytes, at 'rate' Mbit/s. Since the fabric clock
1509  * rate is (approximately) 805 MHz, the units of the returned value
1510  * are (1/805 MHz).
1511  */
1512 static inline u32 egress_cycles(u32 len, u32 rate)
1513 {
1514         u32 cycles;
1515
1516         /*
1517          * cycles is:
1518          *
1519          *          (length) [bits] / (rate) [bits/sec]
1520          *  ---------------------------------------------------
1521          *  fabric_clock_period == 1 /(805 * 10^6) [cycles/sec]
1522          */
1523
1524         cycles = len * 8; /* bits */
1525         cycles *= 805;
1526         cycles /= rate;
1527
1528         return cycles;
1529 }
1530
1531 void set_link_ipg(struct hfi1_pportdata *ppd);
1532 void process_becn(struct hfi1_pportdata *ppd, u8 sl, u32 rlid, u32 lqpn,
1533                   u32 rqpn, u8 svc_type);
1534 void return_cnp(struct hfi1_ibport *ibp, struct rvt_qp *qp, u32 remote_qpn,
1535                 u32 pkey, u32 slid, u32 dlid, u8 sc5,
1536                 const struct ib_grh *old_grh);
1537 void return_cnp_16B(struct hfi1_ibport *ibp, struct rvt_qp *qp,
1538                     u32 remote_qpn, u32 pkey, u32 slid, u32 dlid,
1539                     u8 sc5, const struct ib_grh *old_grh);
1540 typedef void (*hfi1_handle_cnp)(struct hfi1_ibport *ibp, struct rvt_qp *qp,
1541                                 u32 remote_qpn, u32 pkey, u32 slid, u32 dlid,
1542                                 u8 sc5, const struct ib_grh *old_grh);
1543
1544 #define PKEY_CHECK_INVALID -1
1545 int egress_pkey_check(struct hfi1_pportdata *ppd, u32 slid, u16 pkey,
1546                       u8 sc5, int8_t s_pkey_index);
1547
1548 #define PACKET_EGRESS_TIMEOUT 350
1549 static inline void pause_for_credit_return(struct hfi1_devdata *dd)
1550 {
1551         /* Pause at least 1us, to ensure chip returns all credits */
1552         u32 usec = cclock_to_ns(dd, PACKET_EGRESS_TIMEOUT) / 1000;
1553
1554         udelay(usec ? usec : 1);
1555 }
1556
1557 /**
1558  * sc_to_vlt() reverse lookup sc to vl
1559  * @dd - devdata
1560  * @sc5 - 5 bit sc
1561  */
1562 static inline u8 sc_to_vlt(struct hfi1_devdata *dd, u8 sc5)
1563 {
1564         unsigned seq;
1565         u8 rval;
1566
1567         if (sc5 >= OPA_MAX_SCS)
1568                 return (u8)(0xff);
1569
1570         do {
1571                 seq = read_seqbegin(&dd->sc2vl_lock);
1572                 rval = *(((u8 *)dd->sc2vl) + sc5);
1573         } while (read_seqretry(&dd->sc2vl_lock, seq));
1574
1575         return rval;
1576 }
1577
1578 #define PKEY_MEMBER_MASK 0x8000
1579 #define PKEY_LOW_15_MASK 0x7fff
1580
1581 /*
1582  * ingress_pkey_matches_entry - return 1 if the pkey matches ent (ent
1583  * being an entry from the ingress partition key table), return 0
1584  * otherwise. Use the matching criteria for ingress partition keys
1585  * specified in the OPAv1 spec., section 9.10.14.
1586  */
1587 static inline int ingress_pkey_matches_entry(u16 pkey, u16 ent)
1588 {
1589         u16 mkey = pkey & PKEY_LOW_15_MASK;
1590         u16 ment = ent & PKEY_LOW_15_MASK;
1591
1592         if (mkey == ment) {
1593                 /*
1594                  * If pkey[15] is clear (limited partition member),
1595                  * is bit 15 in the corresponding table element
1596                  * clear (limited member)?
1597                  */
1598                 if (!(pkey & PKEY_MEMBER_MASK))
1599                         return !!(ent & PKEY_MEMBER_MASK);
1600                 return 1;
1601         }
1602         return 0;
1603 }
1604
1605 /*
1606  * ingress_pkey_table_search - search the entire pkey table for
1607  * an entry which matches 'pkey'. return 0 if a match is found,
1608  * and 1 otherwise.
1609  */
1610 static int ingress_pkey_table_search(struct hfi1_pportdata *ppd, u16 pkey)
1611 {
1612         int i;
1613
1614         for (i = 0; i < MAX_PKEY_VALUES; i++) {
1615                 if (ingress_pkey_matches_entry(pkey, ppd->pkeys[i]))
1616                         return 0;
1617         }
1618         return 1;
1619 }
1620
1621 /*
1622  * ingress_pkey_table_fail - record a failure of ingress pkey validation,
1623  * i.e., increment port_rcv_constraint_errors for the port, and record
1624  * the 'error info' for this failure.
1625  */
1626 static void ingress_pkey_table_fail(struct hfi1_pportdata *ppd, u16 pkey,
1627                                     u16 slid)
1628 {
1629         struct hfi1_devdata *dd = ppd->dd;
1630
1631         incr_cntr64(&ppd->port_rcv_constraint_errors);
1632         if (!(dd->err_info_rcv_constraint.status & OPA_EI_STATUS_SMASK)) {
1633                 dd->err_info_rcv_constraint.status |= OPA_EI_STATUS_SMASK;
1634                 dd->err_info_rcv_constraint.slid = slid;
1635                 dd->err_info_rcv_constraint.pkey = pkey;
1636         }
1637 }
1638
1639 /*
1640  * ingress_pkey_check - Return 0 if the ingress pkey is valid, return 1
1641  * otherwise. Use the criteria in the OPAv1 spec, section 9.10.14. idx
1642  * is a hint as to the best place in the partition key table to begin
1643  * searching. This function should not be called on the data path because
1644  * of performance reasons. On datapath pkey check is expected to be done
1645  * by HW and rcv_pkey_check function should be called instead.
1646  */
1647 static inline int ingress_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1648                                      u8 sc5, u8 idx, u32 slid, bool force)
1649 {
1650         if (!(force) && !(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1651                 return 0;
1652
1653         /* If SC15, pkey[0:14] must be 0x7fff */
1654         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1655                 goto bad;
1656
1657         /* Is the pkey = 0x0, or 0x8000? */
1658         if ((pkey & PKEY_LOW_15_MASK) == 0)
1659                 goto bad;
1660
1661         /* The most likely matching pkey has index 'idx' */
1662         if (ingress_pkey_matches_entry(pkey, ppd->pkeys[idx]))
1663                 return 0;
1664
1665         /* no match - try the whole table */
1666         if (!ingress_pkey_table_search(ppd, pkey))
1667                 return 0;
1668
1669 bad:
1670         ingress_pkey_table_fail(ppd, pkey, slid);
1671         return 1;
1672 }
1673
1674 /*
1675  * rcv_pkey_check - Return 0 if the ingress pkey is valid, return 1
1676  * otherwise. It only ensures pkey is vlid for QP0. This function
1677  * should be called on the data path instead of ingress_pkey_check
1678  * as on data path, pkey check is done by HW (except for QP0).
1679  */
1680 static inline int rcv_pkey_check(struct hfi1_pportdata *ppd, u16 pkey,
1681                                  u8 sc5, u16 slid)
1682 {
1683         if (!(ppd->part_enforce & HFI1_PART_ENFORCE_IN))
1684                 return 0;
1685
1686         /* If SC15, pkey[0:14] must be 0x7fff */
1687         if ((sc5 == 0xf) && ((pkey & PKEY_LOW_15_MASK) != PKEY_LOW_15_MASK))
1688                 goto bad;
1689
1690         return 0;
1691 bad:
1692         ingress_pkey_table_fail(ppd, pkey, slid);
1693         return 1;
1694 }
1695
1696 /* MTU handling */
1697
1698 /* MTU enumeration, 256-4k match IB */
1699 #define OPA_MTU_0     0
1700 #define OPA_MTU_256   1
1701 #define OPA_MTU_512   2
1702 #define OPA_MTU_1024  3
1703 #define OPA_MTU_2048  4
1704 #define OPA_MTU_4096  5
1705
1706 u32 lrh_max_header_bytes(struct hfi1_devdata *dd);
1707 int mtu_to_enum(u32 mtu, int default_if_bad);
1708 u16 enum_to_mtu(int mtu);
1709 static inline int valid_ib_mtu(unsigned int mtu)
1710 {
1711         return mtu == 256 || mtu == 512 ||
1712                 mtu == 1024 || mtu == 2048 ||
1713                 mtu == 4096;
1714 }
1715
1716 static inline int valid_opa_max_mtu(unsigned int mtu)
1717 {
1718         return mtu >= 2048 &&
1719                 (valid_ib_mtu(mtu) || mtu == 8192 || mtu == 10240);
1720 }
1721
1722 int set_mtu(struct hfi1_pportdata *ppd);
1723
1724 int hfi1_set_lid(struct hfi1_pportdata *ppd, u32 lid, u8 lmc);
1725 void hfi1_disable_after_error(struct hfi1_devdata *dd);
1726 int hfi1_set_uevent_bits(struct hfi1_pportdata *ppd, const int evtbit);
1727 int hfi1_rcvbuf_validate(u32 size, u8 type, u16 *encode);
1728
1729 int fm_get_table(struct hfi1_pportdata *ppd, int which, void *t);
1730 int fm_set_table(struct hfi1_pportdata *ppd, int which, void *t);
1731
1732 void set_up_vau(struct hfi1_devdata *dd, u8 vau);
1733 void set_up_vl15(struct hfi1_devdata *dd, u16 vl15buf);
1734 void reset_link_credits(struct hfi1_devdata *dd);
1735 void assign_remote_cm_au_table(struct hfi1_devdata *dd, u8 vcu);
1736
1737 int set_buffer_control(struct hfi1_pportdata *ppd, struct buffer_control *bc);
1738
1739 static inline struct hfi1_devdata *dd_from_ppd(struct hfi1_pportdata *ppd)
1740 {
1741         return ppd->dd;
1742 }
1743
1744 static inline struct hfi1_devdata *dd_from_dev(struct hfi1_ibdev *dev)
1745 {
1746         return container_of(dev, struct hfi1_devdata, verbs_dev);
1747 }
1748
1749 static inline struct hfi1_devdata *dd_from_ibdev(struct ib_device *ibdev)
1750 {
1751         return dd_from_dev(to_idev(ibdev));
1752 }
1753
1754 static inline struct hfi1_pportdata *ppd_from_ibp(struct hfi1_ibport *ibp)
1755 {
1756         return container_of(ibp, struct hfi1_pportdata, ibport_data);
1757 }
1758
1759 static inline struct hfi1_ibdev *dev_from_rdi(struct rvt_dev_info *rdi)
1760 {
1761         return container_of(rdi, struct hfi1_ibdev, rdi);
1762 }
1763
1764 static inline struct hfi1_ibport *to_iport(struct ib_device *ibdev, u8 port)
1765 {
1766         struct hfi1_devdata *dd = dd_from_ibdev(ibdev);
1767         unsigned pidx = port - 1; /* IB number port from 1, hdw from 0 */
1768
1769         WARN_ON(pidx >= dd->num_pports);
1770         return &dd->pport[pidx].ibport_data;
1771 }
1772
1773 static inline struct hfi1_ibport *rcd_to_iport(struct hfi1_ctxtdata *rcd)
1774 {
1775         return &rcd->ppd->ibport_data;
1776 }
1777
1778 void hfi1_process_ecn_slowpath(struct rvt_qp *qp, struct hfi1_packet *pkt,
1779                                bool do_cnp);
1780 static inline bool process_ecn(struct rvt_qp *qp, struct hfi1_packet *pkt,
1781                                bool do_cnp)
1782 {
1783         struct ib_other_headers *ohdr = pkt->ohdr;
1784
1785         u32 bth1;
1786         bool becn = false;
1787         bool fecn = false;
1788
1789         if (pkt->etype == RHF_RCV_TYPE_BYPASS) {
1790                 fecn = hfi1_16B_get_fecn(pkt->hdr);
1791                 becn = hfi1_16B_get_becn(pkt->hdr);
1792         } else {
1793                 bth1 = be32_to_cpu(ohdr->bth[1]);
1794                 fecn = bth1 & IB_FECN_SMASK;
1795                 becn = bth1 & IB_BECN_SMASK;
1796         }
1797         if (unlikely(fecn || becn)) {
1798                 hfi1_process_ecn_slowpath(qp, pkt, do_cnp);
1799                 return fecn;
1800         }
1801         return false;
1802 }
1803
1804 /*
1805  * Return the indexed PKEY from the port PKEY table.
1806  */
1807 static inline u16 hfi1_get_pkey(struct hfi1_ibport *ibp, unsigned index)
1808 {
1809         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1810         u16 ret;
1811
1812         if (index >= ARRAY_SIZE(ppd->pkeys))
1813                 ret = 0;
1814         else
1815                 ret = ppd->pkeys[index];
1816
1817         return ret;
1818 }
1819
1820 /*
1821  * Return the indexed GUID from the port GUIDs table.
1822  */
1823 static inline __be64 get_sguid(struct hfi1_ibport *ibp, unsigned int index)
1824 {
1825         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
1826
1827         WARN_ON(index >= HFI1_GUIDS_PER_PORT);
1828         return cpu_to_be64(ppd->guids[index]);
1829 }
1830
1831 /*
1832  * Called by readers of cc_state only, must call under rcu_read_lock().
1833  */
1834 static inline struct cc_state *get_cc_state(struct hfi1_pportdata *ppd)
1835 {
1836         return rcu_dereference(ppd->cc_state);
1837 }
1838
1839 /*
1840  * Called by writers of cc_state only,  must call under cc_state_lock.
1841  */
1842 static inline
1843 struct cc_state *get_cc_state_protected(struct hfi1_pportdata *ppd)
1844 {
1845         return rcu_dereference_protected(ppd->cc_state,
1846                                          lockdep_is_held(&ppd->cc_state_lock));
1847 }
1848
1849 /*
1850  * values for dd->flags (_device_ related flags)
1851  */
1852 #define HFI1_INITTED           0x1    /* chip and driver up and initted */
1853 #define HFI1_PRESENT           0x2    /* chip accesses can be done */
1854 #define HFI1_FROZEN            0x4    /* chip in SPC freeze */
1855 #define HFI1_HAS_SDMA_TIMEOUT  0x8
1856 #define HFI1_HAS_SEND_DMA      0x10   /* Supports Send DMA */
1857 #define HFI1_FORCED_FREEZE     0x80   /* driver forced freeze mode */
1858
1859 /* IB dword length mask in PBC (lower 11 bits); same for all chips */
1860 #define HFI1_PBC_LENGTH_MASK                     ((1 << 11) - 1)
1861
1862 /* ctxt_flag bit offsets */
1863                 /* base context has not finished initializing */
1864 #define HFI1_CTXT_BASE_UNINIT 1
1865                 /* base context initaliation failed */
1866 #define HFI1_CTXT_BASE_FAILED 2
1867                 /* waiting for a packet to arrive */
1868 #define HFI1_CTXT_WAITING_RCV 3
1869                 /* waiting for an urgent packet to arrive */
1870 #define HFI1_CTXT_WAITING_URG 4
1871
1872 /* free up any allocated data at closes */
1873 struct hfi1_devdata *hfi1_init_dd(struct pci_dev *pdev,
1874                                   const struct pci_device_id *ent);
1875 void hfi1_free_devdata(struct hfi1_devdata *dd);
1876 struct hfi1_devdata *hfi1_alloc_devdata(struct pci_dev *pdev, size_t extra);
1877
1878 /* LED beaconing functions */
1879 void hfi1_start_led_override(struct hfi1_pportdata *ppd, unsigned int timeon,
1880                              unsigned int timeoff);
1881 void shutdown_led_override(struct hfi1_pportdata *ppd);
1882
1883 #define HFI1_CREDIT_RETURN_RATE (100)
1884
1885 /*
1886  * The number of words for the KDETH protocol field.  If this is
1887  * larger then the actual field used, then part of the payload
1888  * will be in the header.
1889  *
1890  * Optimally, we want this sized so that a typical case will
1891  * use full cache lines.  The typical local KDETH header would
1892  * be:
1893  *
1894  *      Bytes   Field
1895  *        8     LRH
1896  *       12     BHT
1897  *       ??     KDETH
1898  *        8     RHF
1899  *      ---
1900  *       28 + KDETH
1901  *
1902  * For a 64-byte cache line, KDETH would need to be 36 bytes or 9 DWORDS
1903  */
1904 #define DEFAULT_RCVHDRSIZE 9
1905
1906 /*
1907  * Maximal header byte count:
1908  *
1909  *      Bytes   Field
1910  *        8     LRH
1911  *       40     GRH (optional)
1912  *       12     BTH
1913  *       ??     KDETH
1914  *        8     RHF
1915  *      ---
1916  *       68 + KDETH
1917  *
1918  * We also want to maintain a cache line alignment to assist DMA'ing
1919  * of the header bytes.  Round up to a good size.
1920  */
1921 #define DEFAULT_RCVHDR_ENTSIZE 32
1922
1923 bool hfi1_can_pin_pages(struct hfi1_devdata *dd, struct mm_struct *mm,
1924                         u32 nlocked, u32 npages);
1925 int hfi1_acquire_user_pages(struct mm_struct *mm, unsigned long vaddr,
1926                             size_t npages, bool writable, struct page **pages);
1927 void hfi1_release_user_pages(struct mm_struct *mm, struct page **p,
1928                              size_t npages, bool dirty);
1929
1930 static inline void clear_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1931 {
1932         *((u64 *)rcd->rcvhdrtail_kvaddr) = 0ULL;
1933 }
1934
1935 static inline u32 get_rcvhdrtail(const struct hfi1_ctxtdata *rcd)
1936 {
1937         /*
1938          * volatile because it's a DMA target from the chip, routine is
1939          * inlined, and don't want register caching or reordering.
1940          */
1941         return (u32)le64_to_cpu(*rcd->rcvhdrtail_kvaddr);
1942 }
1943
1944 /*
1945  * sysfs interface.
1946  */
1947
1948 extern const char ib_hfi1_version[];
1949
1950 int hfi1_device_create(struct hfi1_devdata *dd);
1951 void hfi1_device_remove(struct hfi1_devdata *dd);
1952
1953 int hfi1_create_port_files(struct ib_device *ibdev, u8 port_num,
1954                            struct kobject *kobj);
1955 int hfi1_verbs_register_sysfs(struct hfi1_devdata *dd);
1956 void hfi1_verbs_unregister_sysfs(struct hfi1_devdata *dd);
1957 /* Hook for sysfs read of QSFP */
1958 int qsfp_dump(struct hfi1_pportdata *ppd, char *buf, int len);
1959
1960 int hfi1_pcie_init(struct pci_dev *pdev, const struct pci_device_id *ent);
1961 void hfi1_pcie_cleanup(struct pci_dev *pdev);
1962 int hfi1_pcie_ddinit(struct hfi1_devdata *dd, struct pci_dev *pdev);
1963 void hfi1_pcie_ddcleanup(struct hfi1_devdata *);
1964 int pcie_speeds(struct hfi1_devdata *dd);
1965 int request_msix(struct hfi1_devdata *dd, u32 msireq);
1966 int restore_pci_variables(struct hfi1_devdata *dd);
1967 int save_pci_variables(struct hfi1_devdata *dd);
1968 int do_pcie_gen3_transition(struct hfi1_devdata *dd);
1969 int parse_platform_config(struct hfi1_devdata *dd);
1970 int get_platform_config_field(struct hfi1_devdata *dd,
1971                               enum platform_config_table_type_encoding
1972                               table_type, int table_index, int field_index,
1973                               u32 *data, u32 len);
1974
1975 const char *get_unit_name(int unit);
1976 const char *get_card_name(struct rvt_dev_info *rdi);
1977 struct pci_dev *get_pci_dev(struct rvt_dev_info *rdi);
1978
1979 /*
1980  * Flush write combining store buffers (if present) and perform a write
1981  * barrier.
1982  */
1983 static inline void flush_wc(void)
1984 {
1985         asm volatile("sfence" : : : "memory");
1986 }
1987
1988 void handle_eflags(struct hfi1_packet *packet);
1989 int process_receive_ib(struct hfi1_packet *packet);
1990 int process_receive_bypass(struct hfi1_packet *packet);
1991 int process_receive_error(struct hfi1_packet *packet);
1992 int kdeth_process_expected(struct hfi1_packet *packet);
1993 int kdeth_process_eager(struct hfi1_packet *packet);
1994 int process_receive_invalid(struct hfi1_packet *packet);
1995 void seqfile_dump_rcd(struct seq_file *s, struct hfi1_ctxtdata *rcd);
1996
1997 /* global module parameter variables */
1998 extern unsigned int hfi1_max_mtu;
1999 extern unsigned int hfi1_cu;
2000 extern unsigned int user_credit_return_threshold;
2001 extern int num_user_contexts;
2002 extern unsigned long n_krcvqs;
2003 extern uint krcvqs[];
2004 extern int krcvqsset;
2005 extern uint kdeth_qp;
2006 extern uint loopback;
2007 extern uint quick_linkup;
2008 extern uint rcv_intr_timeout;
2009 extern uint rcv_intr_count;
2010 extern uint rcv_intr_dynamic;
2011 extern ushort link_crc_mask;
2012
2013 extern struct mutex hfi1_mutex;
2014
2015 /* Number of seconds before our card status check...  */
2016 #define STATUS_TIMEOUT 60
2017
2018 #define DRIVER_NAME             "hfi1"
2019 #define HFI1_USER_MINOR_BASE     0
2020 #define HFI1_TRACE_MINOR         127
2021 #define HFI1_NMINORS             255
2022
2023 #define PCI_VENDOR_ID_INTEL 0x8086
2024 #define PCI_DEVICE_ID_INTEL0 0x24f0
2025 #define PCI_DEVICE_ID_INTEL1 0x24f1
2026
2027 #define HFI1_PKT_USER_SC_INTEGRITY                                          \
2028         (SEND_CTXT_CHECK_ENABLE_DISALLOW_NON_KDETH_PACKETS_SMASK            \
2029         | SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK           \
2030         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_SMASK              \
2031         | SEND_CTXT_CHECK_ENABLE_DISALLOW_GRH_SMASK)
2032
2033 #define HFI1_PKT_KERNEL_SC_INTEGRITY                                        \
2034         (SEND_CTXT_CHECK_ENABLE_DISALLOW_KDETH_PACKETS_SMASK)
2035
2036 static inline u64 hfi1_pkt_default_send_ctxt_mask(struct hfi1_devdata *dd,
2037                                                   u16 ctxt_type)
2038 {
2039         u64 base_sc_integrity;
2040
2041         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
2042         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
2043                 return 0;
2044
2045         base_sc_integrity =
2046         SEND_CTXT_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2047         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK
2048         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2049         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2050         | SEND_CTXT_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2051         | SEND_CTXT_CHECK_ENABLE_DISALLOW_PBC_TEST_SMASK
2052         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2053         | SEND_CTXT_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2054         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2055         | SEND_CTXT_CHECK_ENABLE_DISALLOW_RAW_SMASK
2056         | SEND_CTXT_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2057         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2058         | SEND_CTXT_CHECK_ENABLE_CHECK_OPCODE_SMASK
2059         | SEND_CTXT_CHECK_ENABLE_CHECK_SLID_SMASK
2060         | SEND_CTXT_CHECK_ENABLE_CHECK_VL_SMASK
2061         | SEND_CTXT_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2062
2063         if (ctxt_type == SC_USER)
2064                 base_sc_integrity |= HFI1_PKT_USER_SC_INTEGRITY;
2065         else
2066                 base_sc_integrity |= HFI1_PKT_KERNEL_SC_INTEGRITY;
2067
2068         /* turn on send-side job key checks if !A0 */
2069         if (!is_ax(dd))
2070                 base_sc_integrity |= SEND_CTXT_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2071
2072         return base_sc_integrity;
2073 }
2074
2075 static inline u64 hfi1_pkt_base_sdma_integrity(struct hfi1_devdata *dd)
2076 {
2077         u64 base_sdma_integrity;
2078
2079         /* No integrity checks if HFI1_CAP_NO_INTEGRITY is set */
2080         if (HFI1_CAP_IS_KSET(NO_INTEGRITY))
2081                 return 0;
2082
2083         base_sdma_integrity =
2084         SEND_DMA_CHECK_ENABLE_DISALLOW_BYPASS_BAD_PKT_LEN_SMASK
2085         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_BYPASS_PACKETS_SMASK
2086         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_LONG_IB_PACKETS_SMASK
2087         | SEND_DMA_CHECK_ENABLE_DISALLOW_BAD_PKT_LEN_SMASK
2088         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_BYPASS_PACKETS_SMASK
2089         | SEND_DMA_CHECK_ENABLE_DISALLOW_TOO_SMALL_IB_PACKETS_SMASK
2090         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_IPV6_SMASK
2091         | SEND_DMA_CHECK_ENABLE_DISALLOW_RAW_SMASK
2092         | SEND_DMA_CHECK_ENABLE_CHECK_BYPASS_VL_MAPPING_SMASK
2093         | SEND_DMA_CHECK_ENABLE_CHECK_VL_MAPPING_SMASK
2094         | SEND_DMA_CHECK_ENABLE_CHECK_OPCODE_SMASK
2095         | SEND_DMA_CHECK_ENABLE_CHECK_SLID_SMASK
2096         | SEND_DMA_CHECK_ENABLE_CHECK_VL_SMASK
2097         | SEND_DMA_CHECK_ENABLE_CHECK_ENABLE_SMASK;
2098
2099         if (!HFI1_CAP_IS_KSET(STATIC_RATE_CTRL))
2100                 base_sdma_integrity |=
2101                 SEND_DMA_CHECK_ENABLE_DISALLOW_PBC_STATIC_RATE_CONTROL_SMASK;
2102
2103         /* turn on send-side job key checks if !A0 */
2104         if (!is_ax(dd))
2105                 base_sdma_integrity |=
2106                         SEND_DMA_CHECK_ENABLE_CHECK_JOB_KEY_SMASK;
2107
2108         return base_sdma_integrity;
2109 }
2110
2111 /*
2112  * hfi1_early_err is used (only!) to print early errors before devdata is
2113  * allocated, or when dd->pcidev may not be valid, and at the tail end of
2114  * cleanup when devdata may have been freed, etc.  hfi1_dev_porterr is
2115  * the same as dd_dev_err, but is used when the message really needs
2116  * the IB port# to be definitive as to what's happening..
2117  */
2118 #define hfi1_early_err(dev, fmt, ...) \
2119         dev_err(dev, fmt, ##__VA_ARGS__)
2120
2121 #define hfi1_early_info(dev, fmt, ...) \
2122         dev_info(dev, fmt, ##__VA_ARGS__)
2123
2124 #define dd_dev_emerg(dd, fmt, ...) \
2125         dev_emerg(&(dd)->pcidev->dev, "%s: " fmt, \
2126                   get_unit_name((dd)->unit), ##__VA_ARGS__)
2127
2128 #define dd_dev_err(dd, fmt, ...) \
2129         dev_err(&(dd)->pcidev->dev, "%s: " fmt, \
2130                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2131
2132 #define dd_dev_err_ratelimited(dd, fmt, ...) \
2133         dev_err_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2134                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2135
2136 #define dd_dev_warn(dd, fmt, ...) \
2137         dev_warn(&(dd)->pcidev->dev, "%s: " fmt, \
2138                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2139
2140 #define dd_dev_warn_ratelimited(dd, fmt, ...) \
2141         dev_warn_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2142                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2143
2144 #define dd_dev_info(dd, fmt, ...) \
2145         dev_info(&(dd)->pcidev->dev, "%s: " fmt, \
2146                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2147
2148 #define dd_dev_info_ratelimited(dd, fmt, ...) \
2149         dev_info_ratelimited(&(dd)->pcidev->dev, "%s: " fmt, \
2150                         get_unit_name((dd)->unit), ##__VA_ARGS__)
2151
2152 #define dd_dev_dbg(dd, fmt, ...) \
2153         dev_dbg(&(dd)->pcidev->dev, "%s: " fmt, \
2154                 get_unit_name((dd)->unit), ##__VA_ARGS__)
2155
2156 #define hfi1_dev_porterr(dd, port, fmt, ...) \
2157         dev_err(&(dd)->pcidev->dev, "%s: port %u: " fmt, \
2158                         get_unit_name((dd)->unit), (port), ##__VA_ARGS__)
2159
2160 /*
2161  * this is used for formatting hw error messages...
2162  */
2163 struct hfi1_hwerror_msgs {
2164         u64 mask;
2165         const char *msg;
2166         size_t sz;
2167 };
2168
2169 /* in intr.c... */
2170 void hfi1_format_hwerrors(u64 hwerrs,
2171                           const struct hfi1_hwerror_msgs *hwerrmsgs,
2172                           size_t nhwerrmsgs, char *msg, size_t lmsg);
2173
2174 #define USER_OPCODE_CHECK_VAL 0xC0
2175 #define USER_OPCODE_CHECK_MASK 0xC0
2176 #define OPCODE_CHECK_VAL_DISABLED 0x0
2177 #define OPCODE_CHECK_MASK_DISABLED 0x0
2178
2179 static inline void hfi1_reset_cpu_counters(struct hfi1_devdata *dd)
2180 {
2181         struct hfi1_pportdata *ppd;
2182         int i;
2183
2184         dd->z_int_counter = get_all_cpu_total(dd->int_counter);
2185         dd->z_rcv_limit = get_all_cpu_total(dd->rcv_limit);
2186         dd->z_send_schedule = get_all_cpu_total(dd->send_schedule);
2187
2188         ppd = (struct hfi1_pportdata *)(dd + 1);
2189         for (i = 0; i < dd->num_pports; i++, ppd++) {
2190                 ppd->ibport_data.rvp.z_rc_acks =
2191                         get_all_cpu_total(ppd->ibport_data.rvp.rc_acks);
2192                 ppd->ibport_data.rvp.z_rc_qacks =
2193                         get_all_cpu_total(ppd->ibport_data.rvp.rc_qacks);
2194         }
2195 }
2196
2197 /* Control LED state */
2198 static inline void setextled(struct hfi1_devdata *dd, u32 on)
2199 {
2200         if (on)
2201                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x1F);
2202         else
2203                 write_csr(dd, DCC_CFG_LED_CNTRL, 0x10);
2204 }
2205
2206 /* return the i2c resource given the target */
2207 static inline u32 i2c_target(u32 target)
2208 {
2209         return target ? CR_I2C2 : CR_I2C1;
2210 }
2211
2212 /* return the i2c chain chip resource that this HFI uses for QSFP */
2213 static inline u32 qsfp_resource(struct hfi1_devdata *dd)
2214 {
2215         return i2c_target(dd->hfi1_id);
2216 }
2217
2218 /* Is this device integrated or discrete? */
2219 static inline bool is_integrated(struct hfi1_devdata *dd)
2220 {
2221         return dd->pcidev->device == PCI_DEVICE_ID_INTEL1;
2222 }
2223
2224 int hfi1_tempsense_rd(struct hfi1_devdata *dd, struct hfi1_temp *temp);
2225
2226 #define DD_DEV_ENTRY(dd)       __string(dev, dev_name(&(dd)->pcidev->dev))
2227 #define DD_DEV_ASSIGN(dd)      __assign_str(dev, dev_name(&(dd)->pcidev->dev))
2228
2229 static inline void hfi1_update_ah_attr(struct ib_device *ibdev,
2230                                        struct rdma_ah_attr *attr)
2231 {
2232         struct hfi1_pportdata *ppd;
2233         struct hfi1_ibport *ibp;
2234         u32 dlid = rdma_ah_get_dlid(attr);
2235
2236         /*
2237          * Kernel clients may not have setup GRH information
2238          * Set that here.
2239          */
2240         ibp = to_iport(ibdev, rdma_ah_get_port_num(attr));
2241         ppd = ppd_from_ibp(ibp);
2242         if ((((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) ||
2243               (ppd->lid >= be16_to_cpu(IB_MULTICAST_LID_BASE))) &&
2244             (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)) &&
2245             (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2246             (!(rdma_ah_get_ah_flags(attr) & IB_AH_GRH))) ||
2247             (rdma_ah_get_make_grd(attr))) {
2248                 rdma_ah_set_ah_flags(attr, IB_AH_GRH);
2249                 rdma_ah_set_interface_id(attr, OPA_MAKE_ID(dlid));
2250                 rdma_ah_set_subnet_prefix(attr, ibp->rvp.gid_prefix);
2251         }
2252 }
2253
2254 /*
2255  * hfi1_check_mcast- Check if the given lid is
2256  * in the OPA multicast range.
2257  *
2258  * The LID might either reside in ah.dlid or might be
2259  * in the GRH of the address handle as DGID if extended
2260  * addresses are in use.
2261  */
2262 static inline bool hfi1_check_mcast(u32 lid)
2263 {
2264         return ((lid >= opa_get_mcast_base(OPA_MCAST_NR)) &&
2265                 (lid != be32_to_cpu(OPA_LID_PERMISSIVE)));
2266 }
2267
2268 #define opa_get_lid(lid, format)        \
2269         __opa_get_lid(lid, OPA_PORT_PACKET_FORMAT_##format)
2270
2271 /* Convert a lid to a specific lid space */
2272 static inline u32 __opa_get_lid(u32 lid, u8 format)
2273 {
2274         bool is_mcast = hfi1_check_mcast(lid);
2275
2276         switch (format) {
2277         case OPA_PORT_PACKET_FORMAT_8B:
2278         case OPA_PORT_PACKET_FORMAT_10B:
2279                 if (is_mcast)
2280                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2281                                 0xF0000);
2282                 return lid & 0xFFFFF;
2283         case OPA_PORT_PACKET_FORMAT_16B:
2284                 if (is_mcast)
2285                         return (lid - opa_get_mcast_base(OPA_MCAST_NR) +
2286                                 0xF00000);
2287                 return lid & 0xFFFFFF;
2288         case OPA_PORT_PACKET_FORMAT_9B:
2289                 if (is_mcast)
2290                         return (lid -
2291                                 opa_get_mcast_base(OPA_MCAST_NR) +
2292                                 be16_to_cpu(IB_MULTICAST_LID_BASE));
2293                 else
2294                         return lid & 0xFFFF;
2295         default:
2296                 return lid;
2297         }
2298 }
2299
2300 /* Return true if the given lid is the OPA 16B multicast range */
2301 static inline bool hfi1_is_16B_mcast(u32 lid)
2302 {
2303         return ((lid >=
2304                 opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 16B)) &&
2305                 (lid != opa_get_lid(be32_to_cpu(OPA_LID_PERMISSIVE), 16B)));
2306 }
2307
2308 static inline void hfi1_make_opa_lid(struct rdma_ah_attr *attr)
2309 {
2310         const struct ib_global_route *grh = rdma_ah_read_grh(attr);
2311         u32 dlid = rdma_ah_get_dlid(attr);
2312
2313         /* Modify ah_attr.dlid to be in the 32 bit LID space.
2314          * This is how the address will be laid out:
2315          * Assuming MCAST_NR to be 4,
2316          * 32 bit permissive LID = 0xFFFFFFFF
2317          * Multicast LID range = 0xFFFFFFFE to 0xF0000000
2318          * Unicast LID range = 0xEFFFFFFF to 1
2319          * Invalid LID = 0
2320          */
2321         if (ib_is_opa_gid(&grh->dgid))
2322                 dlid = opa_get_lid_from_gid(&grh->dgid);
2323         else if ((dlid >= be16_to_cpu(IB_MULTICAST_LID_BASE)) &&
2324                  (dlid != be16_to_cpu(IB_LID_PERMISSIVE)) &&
2325                  (dlid != be32_to_cpu(OPA_LID_PERMISSIVE)))
2326                 dlid = dlid - be16_to_cpu(IB_MULTICAST_LID_BASE) +
2327                         opa_get_mcast_base(OPA_MCAST_NR);
2328         else if (dlid == be16_to_cpu(IB_LID_PERMISSIVE))
2329                 dlid = be32_to_cpu(OPA_LID_PERMISSIVE);
2330
2331         rdma_ah_set_dlid(attr, dlid);
2332 }
2333
2334 static inline u8 hfi1_get_packet_type(u32 lid)
2335 {
2336         /* 9B if lid > 0xF0000000 */
2337         if (lid >= opa_get_mcast_base(OPA_MCAST_NR))
2338                 return HFI1_PKT_TYPE_9B;
2339
2340         /* 16B if lid > 0xC000 */
2341         if (lid >= opa_get_lid(opa_get_mcast_base(OPA_MCAST_NR), 9B))
2342                 return HFI1_PKT_TYPE_16B;
2343
2344         return HFI1_PKT_TYPE_9B;
2345 }
2346
2347 static inline bool hfi1_get_hdr_type(u32 lid, struct rdma_ah_attr *attr)
2348 {
2349         /*
2350          * If there was an incoming 16B packet with permissive
2351          * LIDs, OPA GIDs would have been programmed when those
2352          * packets were received. A 16B packet will have to
2353          * be sent in response to that packet. Return a 16B
2354          * header type if that's the case.
2355          */
2356         if (rdma_ah_get_dlid(attr) == be32_to_cpu(OPA_LID_PERMISSIVE))
2357                 return (ib_is_opa_gid(&rdma_ah_read_grh(attr)->dgid)) ?
2358                         HFI1_PKT_TYPE_16B : HFI1_PKT_TYPE_9B;
2359
2360         /*
2361          * Return a 16B header type if either the the destination
2362          * or source lid is extended.
2363          */
2364         if (hfi1_get_packet_type(rdma_ah_get_dlid(attr)) == HFI1_PKT_TYPE_16B)
2365                 return HFI1_PKT_TYPE_16B;
2366
2367         return hfi1_get_packet_type(lid);
2368 }
2369
2370 static inline void hfi1_make_ext_grh(struct hfi1_packet *packet,
2371                                      struct ib_grh *grh, u32 slid,
2372                                      u32 dlid)
2373 {
2374         struct hfi1_ibport *ibp = &packet->rcd->ppd->ibport_data;
2375         struct hfi1_pportdata *ppd = ppd_from_ibp(ibp);
2376
2377         if (!ibp)
2378                 return;
2379
2380         grh->hop_limit = 1;
2381         grh->sgid.global.subnet_prefix = ibp->rvp.gid_prefix;
2382         if (slid == opa_get_lid(be32_to_cpu(OPA_LID_PERMISSIVE), 16B))
2383                 grh->sgid.global.interface_id =
2384                         OPA_MAKE_ID(be32_to_cpu(OPA_LID_PERMISSIVE));
2385         else
2386                 grh->sgid.global.interface_id = OPA_MAKE_ID(slid);
2387
2388         /*
2389          * Upper layers (like mad) may compare the dgid in the
2390          * wc that is obtained here with the sgid_index in
2391          * the wr. Since sgid_index in wr is always 0 for
2392          * extended lids, set the dgid here to the default
2393          * IB gid.
2394          */
2395         grh->dgid.global.subnet_prefix = ibp->rvp.gid_prefix;
2396         grh->dgid.global.interface_id =
2397                 cpu_to_be64(ppd->guids[HFI1_PORT_GUID_INDEX]);
2398 }
2399
2400 static inline int hfi1_get_16b_padding(u32 hdr_size, u32 payload)
2401 {
2402         return -(hdr_size + payload + (SIZE_OF_CRC << 2) +
2403                      SIZE_OF_LT) & 0x7;
2404 }
2405
2406 static inline void hfi1_make_ib_hdr(struct ib_header *hdr,
2407                                     u16 lrh0, u16 len,
2408                                     u16 dlid, u16 slid)
2409 {
2410         hdr->lrh[0] = cpu_to_be16(lrh0);
2411         hdr->lrh[1] = cpu_to_be16(dlid);
2412         hdr->lrh[2] = cpu_to_be16(len);
2413         hdr->lrh[3] = cpu_to_be16(slid);
2414 }
2415
2416 static inline void hfi1_make_16b_hdr(struct hfi1_16b_header *hdr,
2417                                      u32 slid, u32 dlid,
2418                                      u16 len, u16 pkey,
2419                                      u8 becn, u8 fecn, u8 l4,
2420                                      u8 sc)
2421 {
2422         u32 lrh0 = 0;
2423         u32 lrh1 = 0x40000000;
2424         u32 lrh2 = 0;
2425         u32 lrh3 = 0;
2426
2427         lrh0 = (lrh0 & ~OPA_16B_BECN_MASK) | (becn << OPA_16B_BECN_SHIFT);
2428         lrh0 = (lrh0 & ~OPA_16B_LEN_MASK) | (len << OPA_16B_LEN_SHIFT);
2429         lrh0 = (lrh0 & ~OPA_16B_LID_MASK)  | (slid & OPA_16B_LID_MASK);
2430         lrh1 = (lrh1 & ~OPA_16B_FECN_MASK) | (fecn << OPA_16B_FECN_SHIFT);
2431         lrh1 = (lrh1 & ~OPA_16B_SC_MASK) | (sc << OPA_16B_SC_SHIFT);
2432         lrh1 = (lrh1 & ~OPA_16B_LID_MASK) | (dlid & OPA_16B_LID_MASK);
2433         lrh2 = (lrh2 & ~OPA_16B_SLID_MASK) |
2434                 ((slid >> OPA_16B_SLID_SHIFT) << OPA_16B_SLID_HIGH_SHIFT);
2435         lrh2 = (lrh2 & ~OPA_16B_DLID_MASK) |
2436                 ((dlid >> OPA_16B_DLID_SHIFT) << OPA_16B_DLID_HIGH_SHIFT);
2437         lrh2 = (lrh2 & ~OPA_16B_PKEY_MASK) | (pkey << OPA_16B_PKEY_SHIFT);
2438         lrh2 = (lrh2 & ~OPA_16B_L4_MASK) | l4;
2439
2440         hdr->lrh[0] = lrh0;
2441         hdr->lrh[1] = lrh1;
2442         hdr->lrh[2] = lrh2;
2443         hdr->lrh[3] = lrh3;
2444 }
2445 #endif                          /* _HFI1_KERNEL_H */