drivers/gpu/drm/radeon/radeon_vm.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <drm/drmP.h>
  29 #include <drm/radeon_drm.h>
  30 #include "radeon.h"
  31 #include "radeon_trace.h"
  32
  33 /*
  34  * GPUVM
  35  * GPUVM is similar to the legacy gart on older asics, however
  36  * rather than there being a single global gart table
  37  * for the entire GPU, there are multiple VM page tables active
  38  * at any given time.  The VM page tables can contain a mix
  39  * vram pages and system memory pages and system memory pages
  40  * can be mapped as snooped (cached system pages) or unsnooped
  41  * (uncached system pages).
  42  * Each VM has an ID associated with it and there is a page table
  43  * associated with each VMID.  When execting a command buffer,
  44  * the kernel tells the the ring what VMID to use for that command
  45  * buffer.  VMIDs are allocated dynamically as commands are submitted.
  46  * The userspace drivers maintain their own address space and the kernel
  47  * sets up their pages tables accordingly when they submit their
  48  * command buffers and a VMID is assigned.
  49  * Cayman/Trinity support up to 8 active VMs at any given time;
  50  * SI supports 16.
  51  */
  52
  53 /**
  54  * radeon_vm_num_pde - return the number of page directory entries
  55  *
  56  * @rdev: radeon_device pointer
  57  *
  58  * Calculate the number of page directory entries (cayman+).
  59  */
  60 static unsigned radeon_vm_num_pdes(struct radeon_device *rdev)
  61 {
  62         return rdev->vm_manager.max_pfn >> radeon_vm_block_size;
  63 }
  64
  65 /**
  66  * radeon_vm_directory_size - returns the size of the page directory in bytes
  67  *
  68  * @rdev: radeon_device pointer
  69  *
  70  * Calculate the size of the page directory in bytes (cayman+).
  71  */
  72 static unsigned radeon_vm_directory_size(struct radeon_device *rdev)
  73 {
  74         return RADEON_GPU_PAGE_ALIGN(radeon_vm_num_pdes(rdev) * 8);
  75 }
  76
  77 /**
  78  * radeon_vm_manager_init - init the vm manager
  79  *
  80  * @rdev: radeon_device pointer
  81  *
  82  * Init the vm manager (cayman+).
  83  * Returns 0 for success, error for failure.
  84  */
  85 int radeon_vm_manager_init(struct radeon_device *rdev)
  86 {
  87         int r;
  88
  89         if (!rdev->vm_manager.enabled) {
  90                 r = radeon_asic_vm_init(rdev);
  91                 if (r)
  92                         return r;
  93
  94                 rdev->vm_manager.enabled = true;
  95         }
  96         return 0;
  97 }
  98
  99 /**
 100  * radeon_vm_manager_fini - tear down the vm manager
 101  *
 102  * @rdev: radeon_device pointer
 103  *
 104  * Tear down the VM manager (cayman+).
 105  */
 106 void radeon_vm_manager_fini(struct radeon_device *rdev)
 107 {
 108         int i;
 109
 110         if (!rdev->vm_manager.enabled)
 111                 return;
 112
 113         for (i = 0; i < RADEON_NUM_VM; ++i)
 114                 radeon_fence_unref(&rdev->vm_manager.active[i]);
 115         radeon_asic_vm_fini(rdev);
 116         rdev->vm_manager.enabled = false;
 117 }
 118
 119 /**
 120  * radeon_vm_get_bos - add the vm BOs to a validation list
 121  *
 122  * @vm: vm providing the BOs
 123  * @head: head of validation list
 124  *
 125  * Add the page directory to the list of BOs to
 126  * validate for command submission (cayman+).
 127  */
 128 struct radeon_cs_reloc *radeon_vm_get_bos(struct radeon_device *rdev,
 129                                           struct radeon_vm *vm,
 130                                           struct list_head *head)
 131 {
 132         struct radeon_cs_reloc *list;
 133         unsigned i, idx;
 134
 135         list = drm_malloc_ab(vm->max_pde_used + 2,
 136                              sizeof(struct radeon_cs_reloc));
 137         if (!list)
 138                 return NULL;
 139
 140         /* add the vm page table to the list */
 141         list[0].gobj = NULL;
 142         list[0].robj = vm->page_directory;
 143         list[0].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 144         list[0].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 145         list[0].tv.bo = &vm->page_directory->tbo;
 146         list[0].tv.shared = true;
 147         list[0].tiling_flags = 0;
 148         list[0].handle = 0;
 149         list_add(&list[0].tv.head, head);
 150
 151         for (i = 0, idx = 1; i <= vm->max_pde_used; i++) {
 152                 if (!vm->page_tables[i].bo)
 153                         continue;
 154
 155                 list[idx].gobj = NULL;
 156                 list[idx].robj = vm->page_tables[i].bo;
 157                 list[idx].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 158                 list[idx].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 159                 list[idx].tv.bo = &list[idx].robj->tbo;
 160                 list[idx].tv.shared = true;
 161                 list[idx].tiling_flags = 0;
 162                 list[idx].handle = 0;
 163                 list_add(&list[idx++].tv.head, head);
 164         }
 165
 166         return list;
 167 }
 168
 169 /**
 170  * radeon_vm_grab_id - allocate the next free VMID
 171  *
 172  * @rdev: radeon_device pointer
 173  * @vm: vm to allocate id for
 174  * @ring: ring we want to submit job to
 175  *
 176  * Allocate an id for the vm (cayman+).
 177  * Returns the fence we need to sync to (if any).
 178  *
 179  * Global and local mutex must be locked!
 180  */
 181 struct radeon_fence *radeon_vm_grab_id(struct radeon_device *rdev,
 182                                        struct radeon_vm *vm, int ring)
 183 {
 184         struct radeon_fence *best[RADEON_NUM_RINGS] = {};
 185         struct radeon_vm_id *vm_id = &vm->ids[ring];
 186
 187         unsigned choices[2] = {};
 188         unsigned i;
 189
 190         /* check if the id is still valid */
 191         if (vm_id->id && vm_id->last_id_use &&
 192             vm_id->last_id_use == rdev->vm_manager.active[vm_id->id])
 193                 return NULL;
 194
 195         /* we definately need to flush */
 196         vm_id->pd_gpu_addr = ~0ll;
 197
 198         /* skip over VMID 0, since it is the system VM */
 199         for (i = 1; i < rdev->vm_manager.nvm; ++i) {
 200                 struct radeon_fence *fence = rdev->vm_manager.active[i];
 201
 202                 if (fence == NULL) {
 203                         /* found a free one */
 204                         vm_id->id = i;
 205                         trace_radeon_vm_grab_id(i, ring);
 206                         return NULL;
 207                 }
 208
 209                 if (radeon_fence_is_earlier(fence, best[fence->ring])) {
 210                         best[fence->ring] = fence;
 211                         choices[fence->ring == ring ? 0 : 1] = i;
 212                 }
 213         }
 214
 215         for (i = 0; i < 2; ++i) {
 216                 if (choices[i]) {
 217                         vm_id->id = choices[i];
 218                         trace_radeon_vm_grab_id(choices[i], ring);
 219                         return rdev->vm_manager.active[choices[i]];
 220                 }
 221         }
 222
 223         /* should never happen */
 224         BUG();
 225         return NULL;
 226 }
 227
 228 /**
 229  * radeon_vm_flush - hardware flush the vm
 230  *
 231  * @rdev: radeon_device pointer
 232  * @vm: vm we want to flush
 233  * @ring: ring to use for flush
 234  * @updates: last vm update that is waited for
 235  *
 236  * Flush the vm (cayman+).
 237  *
 238  * Global and local mutex must be locked!
 239  */
 240 void radeon_vm_flush(struct radeon_device *rdev,
 241                      struct radeon_vm *vm,
 242                      int ring, struct radeon_fence *updates)
 243 {
 244         uint64_t pd_addr = radeon_bo_gpu_offset(vm->page_directory);
 245         struct radeon_vm_id *vm_id = &vm->ids[ring];
 246
 247         if (pd_addr != vm_id->pd_gpu_addr || !vm_id->flushed_updates ||
 248             radeon_fence_is_earlier(vm_id->flushed_updates, updates)) {
 249
 250                 trace_radeon_vm_flush(pd_addr, ring, vm->ids[ring].id);
 251                 radeon_fence_unref(&vm_id->flushed_updates);
 252                 vm_id->flushed_updates = radeon_fence_ref(updates);
 253                 vm_id->pd_gpu_addr = pd_addr;
 254                 radeon_ring_vm_flush(rdev, &rdev->ring[ring],
 255                                      vm_id->id, vm_id->pd_gpu_addr);
 256
 257         }
 258 }
 259
 260 /**
 261  * radeon_vm_fence - remember fence for vm
 262  *
 263  * @rdev: radeon_device pointer
 264  * @vm: vm we want to fence
 265  * @fence: fence to remember
 266  *
 267  * Fence the vm (cayman+).
 268  * Set the fence used to protect page table and id.
 269  *
 270  * Global and local mutex must be locked!
 271  */
 272 void radeon_vm_fence(struct radeon_device *rdev,
 273                      struct radeon_vm *vm,
 274                      struct radeon_fence *fence)
 275 {
 276         unsigned vm_id = vm->ids[fence->ring].id;
 277
 278         radeon_fence_unref(&rdev->vm_manager.active[vm_id]);
 279         rdev->vm_manager.active[vm_id] = radeon_fence_ref(fence);
 280
 281         radeon_fence_unref(&vm->ids[fence->ring].last_id_use);
 282         vm->ids[fence->ring].last_id_use = radeon_fence_ref(fence);
 283 }
 284
 285 /**
 286  * radeon_vm_bo_find - find the bo_va for a specific vm & bo
 287  *
 288  * @vm: requested vm
 289  * @bo: requested buffer object
 290  *
 291  * Find @bo inside the requested vm (cayman+).
 292  * Search inside the @bos vm list for the requested vm
 293  * Returns the found bo_va or NULL if none is found
 294  *
 295  * Object has to be reserved!
 296  */
 297 struct radeon_bo_va *radeon_vm_bo_find(struct radeon_vm *vm,
 298                                        struct radeon_bo *bo)
 299 {
 300         struct radeon_bo_va *bo_va;
 301
 302         list_for_each_entry(bo_va, &bo->va, bo_list) {
 303                 if (bo_va->vm == vm) {
 304                         return bo_va;
 305                 }
 306         }
 307         return NULL;
 308 }
 309
 310 /**
 311  * radeon_vm_bo_add - add a bo to a specific vm
 312  *
 313  * @rdev: radeon_device pointer
 314  * @vm: requested vm
 315  * @bo: radeon buffer object
 316  *
 317  * Add @bo into the requested vm (cayman+).
 318  * Add @bo to the list of bos associated with the vm
 319  * Returns newly added bo_va or NULL for failure
 320  *
 321  * Object has to be reserved!
 322  */
 323 struct radeon_bo_va *radeon_vm_bo_add(struct radeon_device *rdev,
 324                                       struct radeon_vm *vm,
 325                                       struct radeon_bo *bo)
 326 {
 327         struct radeon_bo_va *bo_va;
 328
 329         bo_va = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 330         if (bo_va == NULL) {
 331                 return NULL;
 332         }
 333         bo_va->vm = vm;
 334         bo_va->bo = bo;
 335         bo_va->it.start = 0;
 336         bo_va->it.last = 0;
 337         bo_va->flags = 0;
 338         bo_va->addr = 0;
 339         bo_va->ref_count = 1;
 340         INIT_LIST_HEAD(&bo_va->bo_list);
 341         INIT_LIST_HEAD(&bo_va->vm_status);
 342
 343         mutex_lock(&vm->mutex);
 344         list_add_tail(&bo_va->bo_list, &bo->va);
 345         mutex_unlock(&vm->mutex);
 346
 347         return bo_va;
 348 }
 349
 350 /**
 351  * radeon_vm_set_pages - helper to call the right asic function
 352  *
 353  * @rdev: radeon_device pointer
 354  * @ib: indirect buffer to fill with commands
 355  * @pe: addr of the page entry
 356  * @addr: dst addr to write into pe
 357  * @count: number of page entries to update
 358  * @incr: increase next addr by incr bytes
 359  * @flags: hw access flags
 360  *
 361  * Traces the parameters and calls the right asic functions
 362  * to setup the page table using the DMA.
 363  */
 364 static void radeon_vm_set_pages(struct radeon_device *rdev,
 365                                 struct radeon_ib *ib,
 366                                 uint64_t pe,
 367                                 uint64_t addr, unsigned count,
 368                                 uint32_t incr, uint32_t flags)
 369 {
 370         trace_radeon_vm_set_page(pe, addr, count, incr, flags);
 371
 372         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 373                 uint64_t src = rdev->gart.table_addr + (addr >> 12) * 8;
 374                 radeon_asic_vm_copy_pages(rdev, ib, pe, src, count);
 375
 376         } else if ((flags & R600_PTE_SYSTEM) || (count < 3)) {
 377                 radeon_asic_vm_write_pages(rdev, ib, pe, addr,
 378                                            count, incr, flags);
 379
 380         } else {
 381                 radeon_asic_vm_set_pages(rdev, ib, pe, addr,
 382                                          count, incr, flags);
 383         }
 384 }
 385
 386 /**
 387  * radeon_vm_clear_bo - initially clear the page dir/table
 388  *
 389  * @rdev: radeon_device pointer
 390  * @bo: bo to clear
 391  */
 392 static int radeon_vm_clear_bo(struct radeon_device *rdev,
 393                               struct radeon_bo *bo)
 394 {
 395         struct radeon_ib ib;
 396         unsigned entries;
 397         uint64_t addr;
 398         int r;
 399
 400         r = radeon_bo_reserve(bo, false);
 401         if (r)
 402                 return r;
 403
 404         r = ttm_bo_validate(&bo->tbo, &bo->placement, true, false);
 405         if (r)
 406                 goto error_unreserve;
 407
 408         addr = radeon_bo_gpu_offset(bo);
 409         entries = radeon_bo_size(bo) / 8;
 410
 411         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, 256);
 412         if (r)
 413                 goto error_unreserve;
 414
 415         ib.length_dw = 0;
 416
 417         radeon_vm_set_pages(rdev, &ib, addr, 0, entries, 0, 0);
 418         radeon_asic_vm_pad_ib(rdev, &ib);
 419         WARN_ON(ib.length_dw > 64);
 420
 421         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 422         if (r)
 423                 goto error_free;
 424
 425         ib.fence->is_vm_update = true;
 426         radeon_bo_fence(bo, ib.fence, false);
 427
 428 error_free:
 429         radeon_ib_free(rdev, &ib);
 430
 431 error_unreserve:
 432         radeon_bo_unreserve(bo);
 433         return r;
 434 }
 435
 436 /**
 437  * radeon_vm_bo_set_addr - set bos virtual address inside a vm
 438  *
 439  * @rdev: radeon_device pointer
 440  * @bo_va: bo_va to store the address
 441  * @soffset: requested offset of the buffer in the VM address space
 442  * @flags: attributes of pages (read/write/valid/etc.)
 443  *
 444  * Set offset of @bo_va (cayman+).
 445  * Validate and set the offset requested within the vm address space.
 446  * Returns 0 for success, error for failure.
 447  *
 448  * Object has to be reserved and gets unreserved by this function!
 449  */
 450 int radeon_vm_bo_set_addr(struct radeon_device *rdev,
 451                           struct radeon_bo_va *bo_va,
 452                           uint64_t soffset,
 453                           uint32_t flags)
 454 {
 455         uint64_t size = radeon_bo_size(bo_va->bo);
 456         struct radeon_vm *vm = bo_va->vm;
 457         unsigned last_pfn, pt_idx;
 458         uint64_t eoffset;
 459         int r;
 460
 461         if (soffset) {
 462                 /* make sure object fit at this offset */
 463                 eoffset = soffset + size;
 464                 if (soffset >= eoffset) {
 465                         return -EINVAL;
 466                 }
 467
 468                 last_pfn = eoffset / RADEON_GPU_PAGE_SIZE;
 469                 if (last_pfn > rdev->vm_manager.max_pfn) {
 470                         dev_err(rdev->dev, "va above limit (0x%08X > 0x%08X)\n",
 471                                 last_pfn, rdev->vm_manager.max_pfn);
 472                         return -EINVAL;
 473                 }
 474
 475         } else {
 476                 eoffset = last_pfn = 0;
 477         }
 478
 479         mutex_lock(&vm->mutex);
 480         if (bo_va->it.start || bo_va->it.last) {
 481                 if (bo_va->addr) {
 482                         /* add a clone of the bo_va to clear the old address */
 483                         struct radeon_bo_va *tmp;
 484                         tmp = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 485                         if (!tmp) {
 486                                 mutex_unlock(&vm->mutex);
 487                                 return -ENOMEM;
 488                         }
 489                         tmp->it.start = bo_va->it.start;
 490                         tmp->it.last = bo_va->it.last;
 491                         tmp->vm = vm;
 492                         tmp->addr = bo_va->addr;
 493                         tmp->bo = radeon_bo_ref(bo_va->bo);
 494                         list_add(&tmp->vm_status, &vm->freed);
 495                 }
 496
 497                 interval_tree_remove(&bo_va->it, &vm->va);
 498                 bo_va->it.start = 0;
 499                 bo_va->it.last = 0;
 500         }
 501
 502         soffset /= RADEON_GPU_PAGE_SIZE;
 503         eoffset /= RADEON_GPU_PAGE_SIZE;
 504         if (soffset || eoffset) {
 505                 struct interval_tree_node *it;
 506                 it = interval_tree_iter_first(&vm->va, soffset, eoffset - 1);
 507                 if (it) {
 508                         struct radeon_bo_va *tmp;
 509                         tmp = container_of(it, struct radeon_bo_va, it);
 510                         /* bo and tmp overlap, invalid offset */
 511                         dev_err(rdev->dev, "bo %p va 0x%010Lx conflict with "
 512                                 "(bo %p 0x%010lx 0x%010lx)\n", bo_va->bo,
 513                                 soffset, tmp->bo, tmp->it.start, tmp->it.last);
 514                         mutex_unlock(&vm->mutex);
 515                         return -EINVAL;
 516                 }
 517                 bo_va->it.start = soffset;
 518                 bo_va->it.last = eoffset - 1;
 519                 interval_tree_insert(&bo_va->it, &vm->va);
 520         }
 521
 522         bo_va->flags = flags;
 523         bo_va->addr = 0;
 524
 525         soffset >>= radeon_vm_block_size;
 526         eoffset >>= radeon_vm_block_size;
 527
 528         BUG_ON(eoffset >= radeon_vm_num_pdes(rdev));
 529
 530         if (eoffset > vm->max_pde_used)
 531                 vm->max_pde_used = eoffset;
 532
 533         radeon_bo_unreserve(bo_va->bo);
 534
 535         /* walk over the address space and allocate the page tables */
 536         for (pt_idx = soffset; pt_idx <= eoffset; ++pt_idx) {
 537                 struct radeon_bo *pt;
 538
 539                 if (vm->page_tables[pt_idx].bo)
 540                         continue;
 541
 542                 /* drop mutex to allocate and clear page table */
 543                 mutex_unlock(&vm->mutex);
 544
 545                 r = radeon_bo_create(rdev, RADEON_VM_PTE_COUNT * 8,
 546                                      RADEON_GPU_PAGE_SIZE, true,
 547                                      RADEON_GEM_DOMAIN_VRAM, 0,
 548                                      NULL, NULL, &pt);
 549                 if (r)
 550                         return r;
 551
 552                 r = radeon_vm_clear_bo(rdev, pt);
 553                 if (r) {
 554                         radeon_bo_unref(&pt);
 555                         radeon_bo_reserve(bo_va->bo, false);
 556                         return r;
 557                 }
 558
 559                 /* aquire mutex again */
 560                 mutex_lock(&vm->mutex);
 561                 if (vm->page_tables[pt_idx].bo) {
 562                         /* someone else allocated the pt in the meantime */
 563                         mutex_unlock(&vm->mutex);
 564                         radeon_bo_unref(&pt);
 565                         mutex_lock(&vm->mutex);
 566                         continue;
 567                 }
 568
 569                 vm->page_tables[pt_idx].addr = 0;
 570                 vm->page_tables[pt_idx].bo = pt;
 571         }
 572
 573         mutex_unlock(&vm->mutex);
 574         return 0;
 575 }
 576
 577 /**
 578  * radeon_vm_map_gart - get the physical address of a gart page
 579  *
 580  * @rdev: radeon_device pointer
 581  * @addr: the unmapped addr
 582  *
 583  * Look up the physical address of the page that the pte resolves
 584  * to (cayman+).
 585  * Returns the physical address of the page.
 586  */
 587 uint64_t radeon_vm_map_gart(struct radeon_device *rdev, uint64_t addr)
 588 {
 589         uint64_t result;
 590
 591         /* page table offset */
 592         result = rdev->gart.pages_addr[addr >> PAGE_SHIFT];
 593
 594         /* in case cpu page size != gpu page size*/
 595         result |= addr & (~PAGE_MASK);
 596
 597         return result;
 598 }
 599
 600 /**
 601  * radeon_vm_page_flags - translate page flags to what the hw uses
 602  *
 603  * @flags: flags comming from userspace
 604  *
 605  * Translate the flags the userspace ABI uses to hw flags.
 606  */
 607 static uint32_t radeon_vm_page_flags(uint32_t flags)
 608 {
 609         uint32_t hw_flags = 0;
 610         hw_flags |= (flags & RADEON_VM_PAGE_VALID) ? R600_PTE_VALID : 0;
 611         hw_flags |= (flags & RADEON_VM_PAGE_READABLE) ? R600_PTE_READABLE : 0;
 612         hw_flags |= (flags & RADEON_VM_PAGE_WRITEABLE) ? R600_PTE_WRITEABLE : 0;
 613         if (flags & RADEON_VM_PAGE_SYSTEM) {
 614                 hw_flags |= R600_PTE_SYSTEM;
 615                 hw_flags |= (flags & RADEON_VM_PAGE_SNOOPED) ? R600_PTE_SNOOPED : 0;
 616         }
 617         return hw_flags;
 618 }
 619
 620 /**
 621  * radeon_vm_update_pdes - make sure that page directory is valid
 622  *
 623  * @rdev: radeon_device pointer
 624  * @vm: requested vm
 625  * @start: start of GPU address range
 626  * @end: end of GPU address range
 627  *
 628  * Allocates new page tables if necessary
 629  * and updates the page directory (cayman+).
 630  * Returns 0 for success, error for failure.
 631  *
 632  * Global and local mutex must be locked!
 633  */
 634 int radeon_vm_update_page_directory(struct radeon_device *rdev,
 635                                     struct radeon_vm *vm)
 636 {
 637         struct radeon_bo *pd = vm->page_directory;
 638         uint64_t pd_addr = radeon_bo_gpu_offset(pd);
 639         uint32_t incr = RADEON_VM_PTE_COUNT * 8;
 640         uint64_t last_pde = ~0, last_pt = ~0;
 641         unsigned count = 0, pt_idx, ndw;
 642         struct radeon_ib ib;
 643         int r;
 644
 645         /* padding, etc. */
 646         ndw = 64;
 647
 648         /* assume the worst case */
 649         ndw += vm->max_pde_used * 6;
 650
 651         /* update too big for an IB */
 652         if (ndw > 0xfffff)
 653                 return -ENOMEM;
 654
 655         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 656         if (r)
 657                 return r;
 658         ib.length_dw = 0;
 659
 660         /* walk over the address space and update the page directory */
 661         for (pt_idx = 0; pt_idx <= vm->max_pde_used; ++pt_idx) {
 662                 struct radeon_bo *bo = vm->page_tables[pt_idx].bo;
 663                 uint64_t pde, pt;
 664
 665                 if (bo == NULL)
 666                         continue;
 667
 668                 pt = radeon_bo_gpu_offset(bo);
 669                 if (vm->page_tables[pt_idx].addr == pt)
 670                         continue;
 671                 vm->page_tables[pt_idx].addr = pt;
 672
 673                 pde = pd_addr + pt_idx * 8;
 674                 if (((last_pde + 8 * count) != pde) ||
 675                     ((last_pt + incr * count) != pt)) {
 676
 677                         if (count) {
 678                                 radeon_vm_set_pages(rdev, &ib, last_pde,
 679                                                     last_pt, count, incr,
 680                                                     R600_PTE_VALID);
 681                         }
 682
 683                         count = 1;
 684                         last_pde = pde;
 685                         last_pt = pt;
 686                 } else {
 687                         ++count;
 688                 }
 689         }
 690
 691         if (count)
 692                 radeon_vm_set_pages(rdev, &ib, last_pde, last_pt, count,
 693                                     incr, R600_PTE_VALID);
 694
 695         if (ib.length_dw != 0) {
 696                 radeon_asic_vm_pad_ib(rdev, &ib);
 697
 698                 radeon_sync_resv(rdev, &ib.sync, pd->tbo.resv, true);
 699                 WARN_ON(ib.length_dw > ndw);
 700                 r = radeon_ib_schedule(rdev, &ib, NULL, false);
 701                 if (r) {
 702                         radeon_ib_free(rdev, &ib);
 703                         return r;
 704                 }
 705                 ib.fence->is_vm_update = true;
 706                 radeon_bo_fence(pd, ib.fence, false);
 707         }
 708         radeon_ib_free(rdev, &ib);
 709
 710         return 0;
 711 }
 712
 713 /**
 714  * radeon_vm_frag_ptes - add fragment information to PTEs
 715  *
 716  * @rdev: radeon_device pointer
 717  * @ib: IB for the update
 718  * @pe_start: first PTE to handle
 719  * @pe_end: last PTE to handle
 720  * @addr: addr those PTEs should point to
 721  * @flags: hw mapping flags
 722  *
 723  * Global and local mutex must be locked!
 724  */
 725 static void radeon_vm_frag_ptes(struct radeon_device *rdev,
 726                                 struct radeon_ib *ib,
 727                                 uint64_t pe_start, uint64_t pe_end,
 728                                 uint64_t addr, uint32_t flags)
 729 {
 730         /**
 731          * The MC L1 TLB supports variable sized pages, based on a fragment
 732          * field in the PTE. When this field is set to a non-zero value, page
 733          * granularity is increased from 4KB to (1 << (12 + frag)). The PTE
 734          * flags are considered valid for all PTEs within the fragment range
 735          * and corresponding mappings are assumed to be physically contiguous.
 736          *
 737          * The L1 TLB can store a single PTE for the whole fragment,
 738          * significantly increasing the space available for translation
 739          * caching. This leads to large improvements in throughput when the
 740          * TLB is under pressure.
 741          *
 742          * The L2 TLB distributes small and large fragments into two
 743          * asymmetric partitions. The large fragment cache is significantly
 744          * larger. Thus, we try to use large fragments wherever possible.
 745          * Userspace can support this by aligning virtual base address and
 746          * allocation size to the fragment size.
 747          */
 748
 749         /* NI is optimized for 256KB fragments, SI and newer for 64KB */
 750         uint64_t frag_flags = rdev->family == CHIP_CAYMAN ?
 751                         R600_PTE_FRAG_256KB : R600_PTE_FRAG_64KB;
 752         uint64_t frag_align = rdev->family == CHIP_CAYMAN ? 0x200 : 0x80;
 753
 754         uint64_t frag_start = ALIGN(pe_start, frag_align);
 755         uint64_t frag_end = pe_end & ~(frag_align - 1);
 756
 757         unsigned count;
 758
 759         /* system pages are non continuously */
 760         if ((flags & R600_PTE_SYSTEM) || !(flags & R600_PTE_VALID) ||
 761             (frag_start >= frag_end)) {
 762
 763                 count = (pe_end - pe_start) / 8;
 764                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 765                                     RADEON_GPU_PAGE_SIZE, flags);
 766                 return;
 767         }
 768
 769         /* handle the 4K area at the beginning */
 770         if (pe_start != frag_start) {
 771                 count = (frag_start - pe_start) / 8;
 772                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 773                                     RADEON_GPU_PAGE_SIZE, flags);
 774                 addr += RADEON_GPU_PAGE_SIZE * count;
 775         }
 776
 777         /* handle the area in the middle */
 778         count = (frag_end - frag_start) / 8;
 779         radeon_vm_set_pages(rdev, ib, frag_start, addr, count,
 780                             RADEON_GPU_PAGE_SIZE, flags | frag_flags);
 781
 782         /* handle the 4K area at the end */
 783         if (frag_end != pe_end) {
 784                 addr += RADEON_GPU_PAGE_SIZE * count;
 785                 count = (pe_end - frag_end) / 8;
 786                 radeon_vm_set_pages(rdev, ib, frag_end, addr, count,
 787                                     RADEON_GPU_PAGE_SIZE, flags);
 788         }
 789 }
 790
 791 /**
 792  * radeon_vm_update_ptes - make sure that page tables are valid
 793  *
 794  * @rdev: radeon_device pointer
 795  * @vm: requested vm
 796  * @start: start of GPU address range
 797  * @end: end of GPU address range
 798  * @dst: destination address to map to
 799  * @flags: mapping flags
 800  *
 801  * Update the page tables in the range @start - @end (cayman+).
 802  *
 803  * Global and local mutex must be locked!
 804  */
 805 static void radeon_vm_update_ptes(struct radeon_device *rdev,
 806                                   struct radeon_vm *vm,
 807                                   struct radeon_ib *ib,
 808                                   uint64_t start, uint64_t end,
 809                                   uint64_t dst, uint32_t flags)
 810 {
 811         uint64_t mask = RADEON_VM_PTE_COUNT - 1;
 812         uint64_t last_pte = ~0, last_dst = ~0;
 813         unsigned count = 0;
 814         uint64_t addr;
 815
 816         /* walk over the address space and update the page tables */
 817         for (addr = start; addr < end; ) {
 818                 uint64_t pt_idx = addr >> radeon_vm_block_size;
 819                 struct radeon_bo *pt = vm->page_tables[pt_idx].bo;
 820                 unsigned nptes;
 821                 uint64_t pte;
 822
 823                 radeon_sync_resv(rdev, &ib->sync, pt->tbo.resv, false);
 824
 825                 if ((addr & ~mask) == (end & ~mask))
 826                         nptes = end - addr;
 827                 else
 828                         nptes = RADEON_VM_PTE_COUNT - (addr & mask);
 829
 830                 pte = radeon_bo_gpu_offset(pt);
 831                 pte += (addr & mask) * 8;
 832
 833                 if ((last_pte + 8 * count) != pte) {
 834
 835                         if (count) {
 836                                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 837                                                     last_pte + 8 * count,
 838                                                     last_dst, flags);
 839                         }
 840
 841                         count = nptes;
 842                         last_pte = pte;
 843                         last_dst = dst;
 844                 } else {
 845                         count += nptes;
 846                 }
 847
 848                 addr += nptes;
 849                 dst += nptes * RADEON_GPU_PAGE_SIZE;
 850         }
 851
 852         if (count) {
 853                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 854                                     last_pte + 8 * count,
 855                                     last_dst, flags);
 856         }
 857 }
 858
 859 /**
 860  * radeon_vm_fence_pts - fence page tables after an update
 861  *
 862  * @vm: requested vm
 863  * @start: start of GPU address range
 864  * @end: end of GPU address range
 865  * @fence: fence to use
 866  *
 867  * Fence the page tables in the range @start - @end (cayman+).
 868  *
 869  * Global and local mutex must be locked!
 870  */
 871 static void radeon_vm_fence_pts(struct radeon_vm *vm,
 872                                 uint64_t start, uint64_t end,
 873                                 struct radeon_fence *fence)
 874 {
 875         unsigned i;
 876
 877         start >>= radeon_vm_block_size;
 878         end >>= radeon_vm_block_size;
 879
 880         for (i = start; i <= end; ++i)
 881                 radeon_bo_fence(vm->page_tables[i].bo, fence, false);
 882 }
 883
 884 /**
 885  * radeon_vm_bo_update - map a bo into the vm page table
 886  *
 887  * @rdev: radeon_device pointer
 888  * @vm: requested vm
 889  * @bo: radeon buffer object
 890  * @mem: ttm mem
 891  *
 892  * Fill in the page table entries for @bo (cayman+).
 893  * Returns 0 for success, -EINVAL for failure.
 894  *
 895  * Object have to be reserved and mutex must be locked!
 896  */
 897 int radeon_vm_bo_update(struct radeon_device *rdev,
 898                         struct radeon_bo_va *bo_va,
 899                         struct ttm_mem_reg *mem)
 900 {
 901         struct radeon_vm *vm = bo_va->vm;
 902         struct radeon_ib ib;
 903         unsigned nptes, ncmds, ndw;
 904         uint64_t addr;
 905         uint32_t flags;
 906         int r;
 907
 908         if (!bo_va->it.start) {
 909                 dev_err(rdev->dev, "bo %p don't has a mapping in vm %p\n",
 910                         bo_va->bo, vm);
 911                 return -EINVAL;
 912         }
 913
 914         list_del_init(&bo_va->vm_status);
 915
 916         bo_va->flags &= ~RADEON_VM_PAGE_VALID;
 917         bo_va->flags &= ~RADEON_VM_PAGE_SYSTEM;
 918         bo_va->flags &= ~RADEON_VM_PAGE_SNOOPED;
 919         if (bo_va->bo && radeon_ttm_tt_is_readonly(bo_va->bo->tbo.ttm))
 920                 bo_va->flags &= ~RADEON_VM_PAGE_WRITEABLE;
 921
 922         if (mem) {
 923                 addr = mem->start << PAGE_SHIFT;
 924                 if (mem->mem_type != TTM_PL_SYSTEM) {
 925                         bo_va->flags |= RADEON_VM_PAGE_VALID;
 926                 }
 927                 if (mem->mem_type == TTM_PL_TT) {
 928                         bo_va->flags |= RADEON_VM_PAGE_SYSTEM;
 929                         if (!(bo_va->bo->flags & (RADEON_GEM_GTT_WC | RADEON_GEM_GTT_UC)))
 930                                 bo_va->flags |= RADEON_VM_PAGE_SNOOPED;
 931
 932                 } else {
 933                         addr += rdev->vm_manager.vram_base_offset;
 934                 }
 935         } else {
 936                 addr = 0;
 937         }
 938
 939         if (addr == bo_va->addr)
 940                 return 0;
 941         bo_va->addr = addr;
 942
 943         trace_radeon_vm_bo_update(bo_va);
 944
 945         nptes = bo_va->it.last - bo_va->it.start + 1;
 946
 947         /* reserve space for one command every (1 << BLOCK_SIZE) entries
 948            or 2k dwords (whatever is smaller) */
 949         ncmds = (nptes >> min(radeon_vm_block_size, 11)) + 1;
 950
 951         /* padding, etc. */
 952         ndw = 64;
 953
 954         flags = radeon_vm_page_flags(bo_va->flags);
 955         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 956                 /* only copy commands needed */
 957                 ndw += ncmds * 7;
 958
 959         } else if (flags & R600_PTE_SYSTEM) {
 960                 /* header for write data commands */
 961                 ndw += ncmds * 4;
 962
 963                 /* body of write data command */
 964                 ndw += nptes * 2;
 965
 966         } else {
 967                 /* set page commands needed */
 968                 ndw += ncmds * 10;
 969
 970                 /* two extra commands for begin/end of fragment */
 971                 ndw += 2 * 10;
 972         }
 973
 974         /* update too big for an IB */
 975         if (ndw > 0xfffff)
 976                 return -ENOMEM;
 977
 978         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 979         if (r)
 980                 return r;
 981         ib.length_dw = 0;
 982
 983         radeon_vm_update_ptes(rdev, vm, &ib, bo_va->it.start,
 984                               bo_va->it.last + 1, addr,
 985                               radeon_vm_page_flags(bo_va->flags));
 986
 987         radeon_asic_vm_pad_ib(rdev, &ib);
 988         WARN_ON(ib.length_dw > ndw);
 989
 990         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 991         if (r) {
 992                 radeon_ib_free(rdev, &ib);
 993                 return r;
 994         }
 995         ib.fence->is_vm_update = true;
 996         radeon_vm_fence_pts(vm, bo_va->it.start, bo_va->it.last + 1, ib.fence);
 997         radeon_fence_unref(&bo_va->last_pt_update);
 998         bo_va->last_pt_update = radeon_fence_ref(ib.fence);
 999         radeon_ib_free(rdev, &ib);
1000
1001         return 0;
1002 }
1003
1004 /**
1005  * radeon_vm_clear_freed - clear freed BOs in the PT
1006  *
1007  * @rdev: radeon_device pointer
1008  * @vm: requested vm
1009  *
1010  * Make sure all freed BOs are cleared in the PT.
1011  * Returns 0 for success.
1012  *
1013  * PTs have to be reserved and mutex must be locked!
1014  */
1015 int radeon_vm_clear_freed(struct radeon_device *rdev,
1016                           struct radeon_vm *vm)
1017 {
1018         struct radeon_bo_va *bo_va, *tmp;
1019         int r;
1020
1021         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1022                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1023                 radeon_bo_unref(&bo_va->bo);
1024                 radeon_fence_unref(&bo_va->last_pt_update);
1025                 kfree(bo_va);
1026                 if (r)
1027                         return r;
1028         }
1029         return 0;
1030
1031 }
1032
1033 /**
1034  * radeon_vm_clear_invalids - clear invalidated BOs in the PT
1035  *
1036  * @rdev: radeon_device pointer
1037  * @vm: requested vm
1038  *
1039  * Make sure all invalidated BOs are cleared in the PT.
1040  * Returns 0 for success.
1041  *
1042  * PTs have to be reserved and mutex must be locked!
1043  */
1044 int radeon_vm_clear_invalids(struct radeon_device *rdev,
1045                              struct radeon_vm *vm)
1046 {
1047         struct radeon_bo_va *bo_va, *tmp;
1048         int r;
1049
1050         list_for_each_entry_safe(bo_va, tmp, &vm->invalidated, vm_status) {
1051                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1052                 if (r)
1053                         return r;
1054         }
1055         return 0;
1056 }
1057
1058 /**
1059  * radeon_vm_bo_rmv - remove a bo to a specific vm
1060  *
1061  * @rdev: radeon_device pointer
1062  * @bo_va: requested bo_va
1063  *
1064  * Remove @bo_va->bo from the requested vm (cayman+).
1065  *
1066  * Object have to be reserved!
1067  */
1068 void radeon_vm_bo_rmv(struct radeon_device *rdev,
1069                       struct radeon_bo_va *bo_va)
1070 {
1071         struct radeon_vm *vm = bo_va->vm;
1072
1073         list_del(&bo_va->bo_list);
1074
1075         mutex_lock(&vm->mutex);
1076         interval_tree_remove(&bo_va->it, &vm->va);
1077         list_del(&bo_va->vm_status);
1078
1079         if (bo_va->addr) {
1080                 bo_va->bo = radeon_bo_ref(bo_va->bo);
1081                 list_add(&bo_va->vm_status, &vm->freed);
1082         } else {
1083                 radeon_fence_unref(&bo_va->last_pt_update);
1084                 kfree(bo_va);
1085         }
1086
1087         mutex_unlock(&vm->mutex);
1088 }
1089
1090 /**
1091  * radeon_vm_bo_invalidate - mark the bo as invalid
1092  *
1093  * @rdev: radeon_device pointer
1094  * @vm: requested vm
1095  * @bo: radeon buffer object
1096  *
1097  * Mark @bo as invalid (cayman+).
1098  */
1099 void radeon_vm_bo_invalidate(struct radeon_device *rdev,
1100                              struct radeon_bo *bo)
1101 {
1102         struct radeon_bo_va *bo_va;
1103
1104         list_for_each_entry(bo_va, &bo->va, bo_list) {
1105                 if (bo_va->addr) {
1106                         mutex_lock(&bo_va->vm->mutex);
1107                         list_del(&bo_va->vm_status);
1108                         list_add(&bo_va->vm_status, &bo_va->vm->invalidated);
1109                         mutex_unlock(&bo_va->vm->mutex);
1110                 }
1111         }
1112 }
1113
1114 /**
1115  * radeon_vm_init - initialize a vm instance
1116  *
1117  * @rdev: radeon_device pointer
1118  * @vm: requested vm
1119  *
1120  * Init @vm fields (cayman+).
1121  */
1122 int radeon_vm_init(struct radeon_device *rdev, struct radeon_vm *vm)
1123 {
1124         const unsigned align = min(RADEON_VM_PTB_ALIGN_SIZE,
1125                 RADEON_VM_PTE_COUNT * 8);
1126         unsigned pd_size, pd_entries, pts_size;
1127         int i, r;
1128
1129         vm->ib_bo_va = NULL;
1130         for (i = 0; i < RADEON_NUM_RINGS; ++i) {
1131                 vm->ids[i].id = 0;
1132                 vm->ids[i].flushed_updates = NULL;
1133                 vm->ids[i].last_id_use = NULL;
1134         }
1135         mutex_init(&vm->mutex);
1136         vm->va = RB_ROOT;
1137         INIT_LIST_HEAD(&vm->invalidated);
1138         INIT_LIST_HEAD(&vm->freed);
1139
1140         pd_size = radeon_vm_directory_size(rdev);
1141         pd_entries = radeon_vm_num_pdes(rdev);
1142
1143         /* allocate page table array */
1144         pts_size = pd_entries * sizeof(struct radeon_vm_pt);
1145         vm->page_tables = kzalloc(pts_size, GFP_KERNEL);
1146         if (vm->page_tables == NULL) {
1147                 DRM_ERROR("Cannot allocate memory for page table array\n");
1148                 return -ENOMEM;
1149         }
1150
1151         r = radeon_bo_create(rdev, pd_size, align, true,
1152                              RADEON_GEM_DOMAIN_VRAM, 0, NULL,
1153                              NULL, &vm->page_directory);
1154         if (r)
1155                 return r;
1156
1157         r = radeon_vm_clear_bo(rdev, vm->page_directory);
1158         if (r) {
1159                 radeon_bo_unref(&vm->page_directory);
1160                 vm->page_directory = NULL;
1161                 return r;
1162         }
1163
1164         return 0;
1165 }
1166
1167 /**
1168  * radeon_vm_fini - tear down a vm instance
1169  *
1170  * @rdev: radeon_device pointer
1171  * @vm: requested vm
1172  *
1173  * Tear down @vm (cayman+).
1174  * Unbind the VM and remove all bos from the vm bo list
1175  */
1176 void radeon_vm_fini(struct radeon_device *rdev, struct radeon_vm *vm)
1177 {
1178         struct radeon_bo_va *bo_va, *tmp;
1179         int i, r;
1180
1181         if (!RB_EMPTY_ROOT(&vm->va)) {
1182                 dev_err(rdev->dev, "still active bo inside vm\n");
1183         }
1184         rbtree_postorder_for_each_entry_safe(bo_va, tmp, &vm->va, it.rb) {
1185                 interval_tree_remove(&bo_va->it, &vm->va);
1186                 r = radeon_bo_reserve(bo_va->bo, false);
1187                 if (!r) {
1188                         list_del_init(&bo_va->bo_list);
1189                         radeon_bo_unreserve(bo_va->bo);
1190                         radeon_fence_unref(&bo_va->last_pt_update);
1191                         kfree(bo_va);
1192                 }
1193         }
1194         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1195                 radeon_bo_unref(&bo_va->bo);
1196                 radeon_fence_unref(&bo_va->last_pt_update);
1197                 kfree(bo_va);
1198         }
1199
1200         for (i = 0; i < radeon_vm_num_pdes(rdev); i++)
1201                 radeon_bo_unref(&vm->page_tables[i].bo);
1202         kfree(vm->page_tables);
1203
1204         radeon_bo_unref(&vm->page_directory);
1205
1206         for (i = 0; i < RADEON_NUM_RINGS; ++i) {
1207                 radeon_fence_unref(&vm->ids[i].flushed_updates);
1208                 radeon_fence_unref(&vm->ids[i].last_id_use);
1209         }
1210
1211         mutex_destroy(&vm->mutex);
1212 }