drivers/gpu/drm/nouveau/nvkm/subdev/bios/init.c

   1 /*
   2  * Copyright 2012 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24 #include <subdev/bios.h>
  25 #include <subdev/bios/bit.h>
  26 #include <subdev/bios/bmp.h>
  27 #include <subdev/bios/conn.h>
  28 #include <subdev/bios/dcb.h>
  29 #include <subdev/bios/dp.h>
  30 #include <subdev/bios/gpio.h>
  31 #include <subdev/bios/init.h>
  32 #include <subdev/bios/ramcfg.h>
  33
  34 #include <core/device.h>
  35 #include <subdev/devinit.h>
  36 #include <subdev/gpio.h>
  37 #include <subdev/i2c.h>
  38 #include <subdev/vga.h>
  39
  40 #define bioslog(lvl, fmt, args...) do {                                        \
  41         nv_printk(init->bios, lvl, "0x%04x[%c]: "fmt, init->offset,            \
  42                   init_exec(init) ? '0' + (init->nested - 1) : ' ', ##args);   \
  43 } while(0)
  44 #define cont(fmt, args...) do {                                                \
  45         if (nv_subdev(init->bios)->debug >= NV_DBG_TRACE)                      \
  46                 printk(fmt, ##args);                                           \
  47 } while(0)
  48 #define trace(fmt, args...) bioslog(TRACE, fmt, ##args)
  49 #define warn(fmt, args...) bioslog(WARN, fmt, ##args)
  50 #define error(fmt, args...) bioslog(ERROR, fmt, ##args)
  51
  52 /******************************************************************************
  53  * init parser control flow helpers
  54  *****************************************************************************/
  55
  56 static inline bool
  57 init_exec(struct nvbios_init *init)
  58 {
  59         return (init->execute == 1) || ((init->execute & 5) == 5);
  60 }
  61
  62 static inline void
  63 init_exec_set(struct nvbios_init *init, bool exec)
  64 {
  65         if (exec) init->execute &= 0xfd;
  66         else      init->execute |= 0x02;
  67 }
  68
  69 static inline void
  70 init_exec_inv(struct nvbios_init *init)
  71 {
  72         init->execute ^= 0x02;
  73 }
  74
  75 static inline void
  76 init_exec_force(struct nvbios_init *init, bool exec)
  77 {
  78         if (exec) init->execute |= 0x04;
  79         else      init->execute &= 0xfb;
  80 }
  81
  82 /******************************************************************************
  83  * init parser wrappers for normal register/i2c/whatever accessors
  84  *****************************************************************************/
  85
  86 static inline int
  87 init_or(struct nvbios_init *init)
  88 {
  89         if (init_exec(init)) {
  90                 if (init->outp)
  91                         return ffs(init->outp->or) - 1;
  92                 error("script needs OR!!\n");
  93         }
  94         return 0;
  95 }
  96
  97 static inline int
  98 init_link(struct nvbios_init *init)
  99 {
 100         if (init_exec(init)) {
 101                 if (init->outp)
 102                         return !(init->outp->sorconf.link & 1);
 103                 error("script needs OR link\n");
 104         }
 105         return 0;
 106 }
 107
 108 static inline int
 109 init_crtc(struct nvbios_init *init)
 110 {
 111         if (init_exec(init)) {
 112                 if (init->crtc >= 0)
 113                         return init->crtc;
 114                 error("script needs crtc\n");
 115         }
 116         return 0;
 117 }
 118
 119 static u8
 120 init_conn(struct nvbios_init *init)
 121 {
 122         struct nvkm_bios *bios = init->bios;
 123         struct nvbios_connE connE;
 124         u8  ver, hdr;
 125         u32 conn;
 126
 127         if (init_exec(init)) {
 128                 if (init->outp) {
 129                         conn = init->outp->connector;
 130                         conn = nvbios_connEp(bios, conn, &ver, &hdr, &connE);
 131                         if (conn)
 132                                 return connE.type;
 133                 }
 134
 135                 error("script needs connector type\n");
 136         }
 137
 138         return 0xff;
 139 }
 140
 141 static inline u32
 142 init_nvreg(struct nvbios_init *init, u32 reg)
 143 {
 144         struct nvkm_devinit *devinit = nvkm_devinit(init->bios);
 145
 146         /* C51 (at least) sometimes has the lower bits set which the VBIOS
 147          * interprets to mean that access needs to go through certain IO
 148          * ports instead.  The NVIDIA binary driver has been seen to access
 149          * these through the NV register address, so lets assume we can
 150          * do the same
 151          */
 152         reg &= ~0x00000003;
 153
 154         /* GF8+ display scripts need register addresses mangled a bit to
 155          * select a specific CRTC/OR
 156          */
 157         if (nv_device(init->bios)->card_type >= NV_50) {
 158                 if (reg & 0x80000000) {
 159                         reg += init_crtc(init) * 0x800;
 160                         reg &= ~0x80000000;
 161                 }
 162
 163                 if (reg & 0x40000000) {
 164                         reg += init_or(init) * 0x800;
 165                         reg &= ~0x40000000;
 166                         if (reg & 0x20000000) {
 167                                 reg += init_link(init) * 0x80;
 168                                 reg &= ~0x20000000;
 169                         }
 170                 }
 171         }
 172
 173         if (reg & ~0x00fffffc)
 174                 warn("unknown bits in register 0x%08x\n", reg);
 175
 176         if (devinit->mmio)
 177                 reg = devinit->mmio(devinit, reg);
 178         return reg;
 179 }
 180
 181 static u32
 182 init_rd32(struct nvbios_init *init, u32 reg)
 183 {
 184         reg = init_nvreg(init, reg);
 185         if (reg != ~0 && init_exec(init))
 186                 return nv_rd32(init->subdev, reg);
 187         return 0x00000000;
 188 }
 189
 190 static void
 191 init_wr32(struct nvbios_init *init, u32 reg, u32 val)
 192 {
 193         reg = init_nvreg(init, reg);
 194         if (reg != ~0 && init_exec(init))
 195                 nv_wr32(init->subdev, reg, val);
 196 }
 197
 198 static u32
 199 init_mask(struct nvbios_init *init, u32 reg, u32 mask, u32 val)
 200 {
 201         reg = init_nvreg(init, reg);
 202         if (reg != ~0 && init_exec(init)) {
 203                 u32 tmp = nv_rd32(init->subdev, reg);
 204                 nv_wr32(init->subdev, reg, (tmp & ~mask) | val);
 205                 return tmp;
 206         }
 207         return 0x00000000;
 208 }
 209
 210 static u8
 211 init_rdport(struct nvbios_init *init, u16 port)
 212 {
 213         if (init_exec(init))
 214                 return nv_rdport(init->subdev, init->crtc, port);
 215         return 0x00;
 216 }
 217
 218 static void
 219 init_wrport(struct nvbios_init *init, u16 port, u8 value)
 220 {
 221         if (init_exec(init))
 222                 nv_wrport(init->subdev, init->crtc, port, value);
 223 }
 224
 225 static u8
 226 init_rdvgai(struct nvbios_init *init, u16 port, u8 index)
 227 {
 228         struct nvkm_subdev *subdev = init->subdev;
 229         if (init_exec(init)) {
 230                 int head = init->crtc < 0 ? 0 : init->crtc;
 231                 return nv_rdvgai(subdev, head, port, index);
 232         }
 233         return 0x00;
 234 }
 235
 236 static void
 237 init_wrvgai(struct nvbios_init *init, u16 port, u8 index, u8 value)
 238 {
 239         /* force head 0 for updates to cr44, it only exists on first head */
 240         if (nv_device(init->subdev)->card_type < NV_50) {
 241                 if (port == 0x03d4 && index == 0x44)
 242                         init->crtc = 0;
 243         }
 244
 245         if (init_exec(init)) {
 246                 int head = init->crtc < 0 ? 0 : init->crtc;
 247                 nv_wrvgai(init->subdev, head, port, index, value);
 248         }
 249
 250         /* select head 1 if cr44 write selected it */
 251         if (nv_device(init->subdev)->card_type < NV_50) {
 252                 if (port == 0x03d4 && index == 0x44 && value == 3)
 253                         init->crtc = 1;
 254         }
 255 }
 256
 257 static struct nvkm_i2c_port *
 258 init_i2c(struct nvbios_init *init, int index)
 259 {
 260         struct nvkm_i2c *i2c = nvkm_i2c(init->bios);
 261
 262         if (index == 0xff) {
 263                 index = NV_I2C_DEFAULT(0);
 264                 if (init->outp && init->outp->i2c_upper_default)
 265                         index = NV_I2C_DEFAULT(1);
 266         } else
 267         if (index < 0) {
 268                 if (!init->outp) {
 269                         if (init_exec(init))
 270                                 error("script needs output for i2c\n");
 271                         return NULL;
 272                 }
 273
 274                 if (index == -2 && init->outp->location) {
 275                         index = NV_I2C_TYPE_EXTAUX(init->outp->extdev);
 276                         return i2c->find_type(i2c, index);
 277                 }
 278
 279                 index = init->outp->i2c_index;
 280                 if (init->outp->type == DCB_OUTPUT_DP)
 281                         index += NV_I2C_AUX(0);
 282         }
 283
 284         return i2c->find(i2c, index);
 285 }
 286
 287 static int
 288 init_rdi2cr(struct nvbios_init *init, u8 index, u8 addr, u8 reg)
 289 {
 290         struct nvkm_i2c_port *port = init_i2c(init, index);
 291         if (port && init_exec(init))
 292                 return nv_rdi2cr(port, addr, reg);
 293         return -ENODEV;
 294 }
 295
 296 static int
 297 init_wri2cr(struct nvbios_init *init, u8 index, u8 addr, u8 reg, u8 val)
 298 {
 299         struct nvkm_i2c_port *port = init_i2c(init, index);
 300         if (port && init_exec(init))
 301                 return nv_wri2cr(port, addr, reg, val);
 302         return -ENODEV;
 303 }
 304
 305 static u8
 306 init_rdauxr(struct nvbios_init *init, u32 addr)
 307 {
 308         struct nvkm_i2c_port *port = init_i2c(init, -2);
 309         u8 data;
 310
 311         if (port && init_exec(init)) {
 312                 int ret = nv_rdaux(port, addr, &data, 1);
 313                 if (ret == 0)
 314                         return data;
 315                 trace("auxch read failed with %d\n", ret);
 316         }
 317
 318         return 0x00;
 319 }
 320
 321 static int
 322 init_wrauxr(struct nvbios_init *init, u32 addr, u8 data)
 323 {
 324         struct nvkm_i2c_port *port = init_i2c(init, -2);
 325         if (port && init_exec(init)) {
 326                 int ret = nv_wraux(port, addr, &data, 1);
 327                 if (ret)
 328                         trace("auxch write failed with %d\n", ret);
 329                 return ret;
 330         }
 331         return -ENODEV;
 332 }
 333
 334 static void
 335 init_prog_pll(struct nvbios_init *init, u32 id, u32 freq)
 336 {
 337         struct nvkm_devinit *devinit = nvkm_devinit(init->bios);
 338         if (devinit->pll_set && init_exec(init)) {
 339                 int ret = devinit->pll_set(devinit, id, freq);
 340                 if (ret)
 341                         warn("failed to prog pll 0x%08x to %dkHz\n", id, freq);
 342         }
 343 }
 344
 345 /******************************************************************************
 346  * parsing of bios structures that are required to execute init tables
 347  *****************************************************************************/
 348
 349 static u16
 350 init_table(struct nvkm_bios *bios, u16 *len)
 351 {
 352         struct bit_entry bit_I;
 353
 354         if (!bit_entry(bios, 'I', &bit_I)) {
 355                 *len = bit_I.length;
 356                 return bit_I.offset;
 357         }
 358
 359         if (bmp_version(bios) >= 0x0510) {
 360                 *len = 14;
 361                 return bios->bmp_offset + 75;
 362         }
 363
 364         return 0x0000;
 365 }
 366
 367 static u16
 368 init_table_(struct nvbios_init *init, u16 offset, const char *name)
 369 {
 370         struct nvkm_bios *bios = init->bios;
 371         u16 len, data = init_table(bios, &len);
 372         if (data) {
 373                 if (len >= offset + 2) {
 374                         data = nv_ro16(bios, data + offset);
 375                         if (data)
 376                                 return data;
 377
 378                         warn("%s pointer invalid\n", name);
 379                         return 0x0000;
 380                 }
 381
 382                 warn("init data too short for %s pointer", name);
 383                 return 0x0000;
 384         }
 385
 386         warn("init data not found\n");
 387         return 0x0000;
 388 }
 389
 390 #define init_script_table(b) init_table_((b), 0x00, "script table")
 391 #define init_macro_index_table(b) init_table_((b), 0x02, "macro index table")
 392 #define init_macro_table(b) init_table_((b), 0x04, "macro table")
 393 #define init_condition_table(b) init_table_((b), 0x06, "condition table")
 394 #define init_io_condition_table(b) init_table_((b), 0x08, "io condition table")
 395 #define init_io_flag_condition_table(b) init_table_((b), 0x0a, "io flag conditon table")
 396 #define init_function_table(b) init_table_((b), 0x0c, "function table")
 397 #define init_xlat_table(b) init_table_((b), 0x10, "xlat table");
 398
 399 static u16
 400 init_script(struct nvkm_bios *bios, int index)
 401 {
 402         struct nvbios_init init = { .bios = bios };
 403         u16 bmp_ver = bmp_version(bios), data;
 404
 405         if (bmp_ver && bmp_ver < 0x0510) {
 406                 if (index > 1 || bmp_ver < 0x0100)
 407                         return 0x0000;
 408
 409                 data = bios->bmp_offset + (bmp_ver < 0x0200 ? 14 : 18);
 410                 return nv_ro16(bios, data + (index * 2));
 411         }
 412
 413         data = init_script_table(&init);
 414         if (data)
 415                 return nv_ro16(bios, data + (index * 2));
 416
 417         return 0x0000;
 418 }
 419
 420 static u16
 421 init_unknown_script(struct nvkm_bios *bios)
 422 {
 423         u16 len, data = init_table(bios, &len);
 424         if (data && len >= 16)
 425                 return nv_ro16(bios, data + 14);
 426         return 0x0000;
 427 }
 428
 429 static u8
 430 init_ram_restrict_group_count(struct nvbios_init *init)
 431 {
 432         return nvbios_ramcfg_count(init->bios);
 433 }
 434
 435 static u8
 436 init_ram_restrict(struct nvbios_init *init)
 437 {
 438         /* This appears to be the behaviour of the VBIOS parser, and *is*
 439          * important to cache the NV_PEXTDEV_BOOT0 on later chipsets to
 440          * avoid fucking up the memory controller (somehow) by reading it
 441          * on every INIT_RAM_RESTRICT_ZM_GROUP opcode.
 442          *
 443          * Preserving the non-caching behaviour on earlier chipsets just
 444          * in case *not* re-reading the strap causes similar breakage.
 445          */
 446         if (!init->ramcfg || init->bios->version.major < 0x70)
 447                 init->ramcfg = 0x80000000 | nvbios_ramcfg_index(init->subdev);
 448         return (init->ramcfg & 0x7fffffff);
 449 }
 450
 451 static u8
 452 init_xlat_(struct nvbios_init *init, u8 index, u8 offset)
 453 {
 454         struct nvkm_bios *bios = init->bios;
 455         u16 table = init_xlat_table(init);
 456         if (table) {
 457                 u16 data = nv_ro16(bios, table + (index * 2));
 458                 if (data)
 459                         return nv_ro08(bios, data + offset);
 460                 warn("xlat table pointer %d invalid\n", index);
 461         }
 462         return 0x00;
 463 }
 464
 465 /******************************************************************************
 466  * utility functions used by various init opcode handlers
 467  *****************************************************************************/
 468
 469 static bool
 470 init_condition_met(struct nvbios_init *init, u8 cond)
 471 {
 472         struct nvkm_bios *bios = init->bios;
 473         u16 table = init_condition_table(init);
 474         if (table) {
 475                 u32 reg = nv_ro32(bios, table + (cond * 12) + 0);
 476                 u32 msk = nv_ro32(bios, table + (cond * 12) + 4);
 477                 u32 val = nv_ro32(bios, table + (cond * 12) + 8);
 478                 trace("\t[0x%02x] (R[0x%06x] & 0x%08x) == 0x%08x\n",
 479                       cond, reg, msk, val);
 480                 return (init_rd32(init, reg) & msk) == val;
 481         }
 482         return false;
 483 }
 484
 485 static bool
 486 init_io_condition_met(struct nvbios_init *init, u8 cond)
 487 {
 488         struct nvkm_bios *bios = init->bios;
 489         u16 table = init_io_condition_table(init);
 490         if (table) {
 491                 u16 port = nv_ro16(bios, table + (cond * 5) + 0);
 492                 u8 index = nv_ro08(bios, table + (cond * 5) + 2);
 493                 u8  mask = nv_ro08(bios, table + (cond * 5) + 3);
 494                 u8 value = nv_ro08(bios, table + (cond * 5) + 4);
 495                 trace("\t[0x%02x] (0x%04x[0x%02x] & 0x%02x) == 0x%02x\n",
 496                       cond, port, index, mask, value);
 497                 return (init_rdvgai(init, port, index) & mask) == value;
 498         }
 499         return false;
 500 }
 501
 502 static bool
 503 init_io_flag_condition_met(struct nvbios_init *init, u8 cond)
 504 {
 505         struct nvkm_bios *bios = init->bios;
 506         u16 table = init_io_flag_condition_table(init);
 507         if (table) {
 508                 u16 port = nv_ro16(bios, table + (cond * 9) + 0);
 509                 u8 index = nv_ro08(bios, table + (cond * 9) + 2);
 510                 u8  mask = nv_ro08(bios, table + (cond * 9) + 3);
 511                 u8 shift = nv_ro08(bios, table + (cond * 9) + 4);
 512                 u16 data = nv_ro16(bios, table + (cond * 9) + 5);
 513                 u8 dmask = nv_ro08(bios, table + (cond * 9) + 7);
 514                 u8 value = nv_ro08(bios, table + (cond * 9) + 8);
 515                 u8 ioval = (init_rdvgai(init, port, index) & mask) >> shift;
 516                 return (nv_ro08(bios, data + ioval) & dmask) == value;
 517         }
 518         return false;
 519 }
 520
 521 static inline u32
 522 init_shift(u32 data, u8 shift)
 523 {
 524         if (shift < 0x80)
 525                 return data >> shift;
 526         return data << (0x100 - shift);
 527 }
 528
 529 static u32
 530 init_tmds_reg(struct nvbios_init *init, u8 tmds)
 531 {
 532         /* For mlv < 0x80, it is an index into a table of TMDS base addresses.
 533          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
 534          * CR58 for CR57 = 0 to index a table of offsets to the basic
 535          * 0x6808b0 address.
 536          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
 537          * CR58 for CR57 = 0 to index a table of offsets to the basic
 538          * 0x6808b0 address, and then flip the offset by 8.
 539          */
 540         const int pramdac_offset[13] = {
 541                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
 542         const u32 pramdac_table[4] = {
 543                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
 544
 545         if (tmds >= 0x80) {
 546                 if (init->outp) {
 547                         u32 dacoffset = pramdac_offset[init->outp->or];
 548                         if (tmds == 0x81)
 549                                 dacoffset ^= 8;
 550                         return 0x6808b0 + dacoffset;
 551                 }
 552
 553                 if (init_exec(init))
 554                         error("tmds opcodes need dcb\n");
 555         } else {
 556                 if (tmds < ARRAY_SIZE(pramdac_table))
 557                         return pramdac_table[tmds];
 558
 559                 error("tmds selector 0x%02x unknown\n", tmds);
 560         }
 561
 562         return 0;
 563 }
 564
 565 /******************************************************************************
 566  * init opcode handlers
 567  *****************************************************************************/
 568
 569 /**
 570  * init_reserved - stub for various unknown/unused single-byte opcodes
 571  *
 572  */
 573 static void
 574 init_reserved(struct nvbios_init *init)
 575 {
 576         u8 opcode = nv_ro08(init->bios, init->offset);
 577         u8 length, i;
 578
 579         switch (opcode) {
 580         case 0x59:
 581                 length = 7;
 582                 break;
 583         case 0xaa:
 584                 length = 4;
 585                 break;
 586         default:
 587                 length = 1;
 588                 break;
 589         }
 590
 591         trace("RESERVED 0x%02x\t", opcode);
 592         for (i = 1; i < length; i++)
 593                 cont(" 0x%02x", nv_ro08(init->bios, init->offset + i));
 594         cont("\n");
 595         init->offset += length;
 596 }
 597
 598 /**
 599  * INIT_DONE - opcode 0x71
 600  *
 601  */
 602 static void
 603 init_done(struct nvbios_init *init)
 604 {
 605         trace("DONE\n");
 606         init->offset = 0x0000;
 607 }
 608
 609 /**
 610  * INIT_IO_RESTRICT_PROG - opcode 0x32
 611  *
 612  */
 613 static void
 614 init_io_restrict_prog(struct nvbios_init *init)
 615 {
 616         struct nvkm_bios *bios = init->bios;
 617         u16 port = nv_ro16(bios, init->offset + 1);
 618         u8 index = nv_ro08(bios, init->offset + 3);
 619         u8  mask = nv_ro08(bios, init->offset + 4);
 620         u8 shift = nv_ro08(bios, init->offset + 5);
 621         u8 count = nv_ro08(bios, init->offset + 6);
 622         u32  reg = nv_ro32(bios, init->offset + 7);
 623         u8 conf, i;
 624
 625         trace("IO_RESTRICT_PROG\tR[0x%06x] = "
 626               "((0x%04x[0x%02x] & 0x%02x) >> %d) [{\n",
 627               reg, port, index, mask, shift);
 628         init->offset += 11;
 629
 630         conf = (init_rdvgai(init, port, index) & mask) >> shift;
 631         for (i = 0; i < count; i++) {
 632                 u32 data = nv_ro32(bios, init->offset);
 633
 634                 if (i == conf) {
 635                         trace("\t0x%08x *\n", data);
 636                         init_wr32(init, reg, data);
 637                 } else {
 638                         trace("\t0x%08x\n", data);
 639                 }
 640
 641                 init->offset += 4;
 642         }
 643         trace("}]\n");
 644 }
 645
 646 /**
 647  * INIT_REPEAT - opcode 0x33
 648  *
 649  */
 650 static void
 651 init_repeat(struct nvbios_init *init)
 652 {
 653         struct nvkm_bios *bios = init->bios;
 654         u8 count = nv_ro08(bios, init->offset + 1);
 655         u16 repeat = init->repeat;
 656
 657         trace("REPEAT\t0x%02x\n", count);
 658         init->offset += 2;
 659
 660         init->repeat = init->offset;
 661         init->repend = init->offset;
 662         while (count--) {
 663                 init->offset = init->repeat;
 664                 nvbios_exec(init);
 665                 if (count)
 666                         trace("REPEAT\t0x%02x\n", count);
 667         }
 668         init->offset = init->repend;
 669         init->repeat = repeat;
 670 }
 671
 672 /**
 673  * INIT_IO_RESTRICT_PLL - opcode 0x34
 674  *
 675  */
 676 static void
 677 init_io_restrict_pll(struct nvbios_init *init)
 678 {
 679         struct nvkm_bios *bios = init->bios;
 680         u16 port = nv_ro16(bios, init->offset + 1);
 681         u8 index = nv_ro08(bios, init->offset + 3);
 682         u8  mask = nv_ro08(bios, init->offset + 4);
 683         u8 shift = nv_ro08(bios, init->offset + 5);
 684         s8  iofc = nv_ro08(bios, init->offset + 6);
 685         u8 count = nv_ro08(bios, init->offset + 7);
 686         u32  reg = nv_ro32(bios, init->offset + 8);
 687         u8 conf, i;
 688
 689         trace("IO_RESTRICT_PLL\tR[0x%06x] =PLL= "
 690               "((0x%04x[0x%02x] & 0x%02x) >> 0x%02x) IOFCOND 0x%02x [{\n",
 691               reg, port, index, mask, shift, iofc);
 692         init->offset += 12;
 693
 694         conf = (init_rdvgai(init, port, index) & mask) >> shift;
 695         for (i = 0; i < count; i++) {
 696                 u32 freq = nv_ro16(bios, init->offset) * 10;
 697
 698                 if (i == conf) {
 699                         trace("\t%dkHz *\n", freq);
 700                         if (iofc > 0 && init_io_flag_condition_met(init, iofc))
 701                                 freq *= 2;
 702                         init_prog_pll(init, reg, freq);
 703                 } else {
 704                         trace("\t%dkHz\n", freq);
 705                 }
 706
 707                 init->offset += 2;
 708         }
 709         trace("}]\n");
 710 }
 711
 712 /**
 713  * INIT_END_REPEAT - opcode 0x36
 714  *
 715  */
 716 static void
 717 init_end_repeat(struct nvbios_init *init)
 718 {
 719         trace("END_REPEAT\n");
 720         init->offset += 1;
 721
 722         if (init->repeat) {
 723                 init->repend = init->offset;
 724                 init->offset = 0;
 725         }
 726 }
 727
 728 /**
 729  * INIT_COPY - opcode 0x37
 730  *
 731  */
 732 static void
 733 init_copy(struct nvbios_init *init)
 734 {
 735         struct nvkm_bios *bios = init->bios;
 736         u32  reg = nv_ro32(bios, init->offset + 1);
 737         u8 shift = nv_ro08(bios, init->offset + 5);
 738         u8 smask = nv_ro08(bios, init->offset + 6);
 739         u16 port = nv_ro16(bios, init->offset + 7);
 740         u8 index = nv_ro08(bios, init->offset + 9);
 741         u8  mask = nv_ro08(bios, init->offset + 10);
 742         u8  data;
 743
 744         trace("COPY\t0x%04x[0x%02x] &= 0x%02x |= "
 745               "((R[0x%06x] %s 0x%02x) & 0x%02x)\n",
 746               port, index, mask, reg, (shift & 0x80) ? "<<" : ">>",
 747               (shift & 0x80) ? (0x100 - shift) : shift, smask);
 748         init->offset += 11;
 749
 750         data  = init_rdvgai(init, port, index) & mask;
 751         data |= init_shift(init_rd32(init, reg), shift) & smask;
 752         init_wrvgai(init, port, index, data);
 753 }
 754
 755 /**
 756  * INIT_NOT - opcode 0x38
 757  *
 758  */
 759 static void
 760 init_not(struct nvbios_init *init)
 761 {
 762         trace("NOT\n");
 763         init->offset += 1;
 764         init_exec_inv(init);
 765 }
 766
 767 /**
 768  * INIT_IO_FLAG_CONDITION - opcode 0x39
 769  *
 770  */
 771 static void
 772 init_io_flag_condition(struct nvbios_init *init)
 773 {
 774         struct nvkm_bios *bios = init->bios;
 775         u8 cond = nv_ro08(bios, init->offset + 1);
 776
 777         trace("IO_FLAG_CONDITION\t0x%02x\n", cond);
 778         init->offset += 2;
 779
 780         if (!init_io_flag_condition_met(init, cond))
 781                 init_exec_set(init, false);
 782 }
 783
 784 /**
 785  * INIT_DP_CONDITION - opcode 0x3a
 786  *
 787  */
 788 static void
 789 init_dp_condition(struct nvbios_init *init)
 790 {
 791         struct nvkm_bios *bios = init->bios;
 792         struct nvbios_dpout info;
 793         u8  cond = nv_ro08(bios, init->offset + 1);
 794         u8  unkn = nv_ro08(bios, init->offset + 2);
 795         u8  ver, hdr, cnt, len;
 796         u16 data;
 797
 798         trace("DP_CONDITION\t0x%02x 0x%02x\n", cond, unkn);
 799         init->offset += 3;
 800
 801         switch (cond) {
 802         case 0:
 803                 if (init_conn(init) != DCB_CONNECTOR_eDP)
 804                         init_exec_set(init, false);
 805                 break;
 806         case 1:
 807         case 2:
 808                 if ( init->outp &&
 809                     (data = nvbios_dpout_match(bios, DCB_OUTPUT_DP,
 810                                                (init->outp->or << 0) |
 811                                                (init->outp->sorconf.link << 6),
 812                                                &ver, &hdr, &cnt, &len, &info)))
 813                 {
 814                         if (!(info.flags & cond))
 815                                 init_exec_set(init, false);
 816                         break;
 817                 }
 818
 819                 if (init_exec(init))
 820                         warn("script needs dp output table data\n");
 821                 break;
 822         case 5:
 823                 if (!(init_rdauxr(init, 0x0d) & 1))
 824                         init_exec_set(init, false);
 825                 break;
 826         default:
 827                 warn("unknown dp condition 0x%02x\n", cond);
 828                 break;
 829         }
 830 }
 831
 832 /**
 833  * INIT_IO_MASK_OR - opcode 0x3b
 834  *
 835  */
 836 static void
 837 init_io_mask_or(struct nvbios_init *init)
 838 {
 839         struct nvkm_bios *bios = init->bios;
 840         u8 index = nv_ro08(bios, init->offset + 1);
 841         u8    or = init_or(init);
 842         u8  data;
 843
 844         trace("IO_MASK_OR\t0x03d4[0x%02x] &= ~(1 << 0x%02x)\n", index, or);
 845         init->offset += 2;
 846
 847         data = init_rdvgai(init, 0x03d4, index);
 848         init_wrvgai(init, 0x03d4, index, data &= ~(1 << or));
 849 }
 850
 851 /**
 852  * INIT_IO_OR - opcode 0x3c
 853  *
 854  */
 855 static void
 856 init_io_or(struct nvbios_init *init)
 857 {
 858         struct nvkm_bios *bios = init->bios;
 859         u8 index = nv_ro08(bios, init->offset + 1);
 860         u8    or = init_or(init);
 861         u8  data;
 862
 863         trace("IO_OR\t0x03d4[0x%02x] |= (1 << 0x%02x)\n", index, or);
 864         init->offset += 2;
 865
 866         data = init_rdvgai(init, 0x03d4, index);
 867         init_wrvgai(init, 0x03d4, index, data | (1 << or));
 868 }
 869
 870 /**
 871  * INIT_ANDN_REG - opcode 0x47
 872  *
 873  */
 874 static void
 875 init_andn_reg(struct nvbios_init *init)
 876 {
 877         struct nvkm_bios *bios = init->bios;
 878         u32  reg = nv_ro32(bios, init->offset + 1);
 879         u32 mask = nv_ro32(bios, init->offset + 5);
 880
 881         trace("ANDN_REG\tR[0x%06x] &= ~0x%08x\n", reg, mask);
 882         init->offset += 9;
 883
 884         init_mask(init, reg, mask, 0);
 885 }
 886
 887 /**
 888  * INIT_OR_REG - opcode 0x48
 889  *
 890  */
 891 static void
 892 init_or_reg(struct nvbios_init *init)
 893 {
 894         struct nvkm_bios *bios = init->bios;
 895         u32  reg = nv_ro32(bios, init->offset + 1);
 896         u32 mask = nv_ro32(bios, init->offset + 5);
 897
 898         trace("OR_REG\tR[0x%06x] |= 0x%08x\n", reg, mask);
 899         init->offset += 9;
 900
 901         init_mask(init, reg, 0, mask);
 902 }
 903
 904 /**
 905  * INIT_INDEX_ADDRESS_LATCHED - opcode 0x49
 906  *
 907  */
 908 static void
 909 init_idx_addr_latched(struct nvbios_init *init)
 910 {
 911         struct nvkm_bios *bios = init->bios;
 912         u32 creg = nv_ro32(bios, init->offset + 1);
 913         u32 dreg = nv_ro32(bios, init->offset + 5);
 914         u32 mask = nv_ro32(bios, init->offset + 9);
 915         u32 data = nv_ro32(bios, init->offset + 13);
 916         u8 count = nv_ro08(bios, init->offset + 17);
 917
 918         trace("INDEX_ADDRESS_LATCHED\tR[0x%06x] : R[0x%06x]\n", creg, dreg);
 919         trace("\tCTRL &= 0x%08x |= 0x%08x\n", mask, data);
 920         init->offset += 18;
 921
 922         while (count--) {
 923                 u8 iaddr = nv_ro08(bios, init->offset + 0);
 924                 u8 idata = nv_ro08(bios, init->offset + 1);
 925
 926                 trace("\t[0x%02x] = 0x%02x\n", iaddr, idata);
 927                 init->offset += 2;
 928
 929                 init_wr32(init, dreg, idata);
 930                 init_mask(init, creg, ~mask, data | iaddr);
 931         }
 932 }
 933
 934 /**
 935  * INIT_IO_RESTRICT_PLL2 - opcode 0x4a
 936  *
 937  */
 938 static void
 939 init_io_restrict_pll2(struct nvbios_init *init)
 940 {
 941         struct nvkm_bios *bios = init->bios;
 942         u16 port = nv_ro16(bios, init->offset + 1);
 943         u8 index = nv_ro08(bios, init->offset + 3);
 944         u8  mask = nv_ro08(bios, init->offset + 4);
 945         u8 shift = nv_ro08(bios, init->offset + 5);
 946         u8 count = nv_ro08(bios, init->offset + 6);
 947         u32  reg = nv_ro32(bios, init->offset + 7);
 948         u8  conf, i;
 949
 950         trace("IO_RESTRICT_PLL2\t"
 951               "R[0x%06x] =PLL= ((0x%04x[0x%02x] & 0x%02x) >> 0x%02x) [{\n",
 952               reg, port, index, mask, shift);
 953         init->offset += 11;
 954
 955         conf = (init_rdvgai(init, port, index) & mask) >> shift;
 956         for (i = 0; i < count; i++) {
 957                 u32 freq = nv_ro32(bios, init->offset);
 958                 if (i == conf) {
 959                         trace("\t%dkHz *\n", freq);
 960                         init_prog_pll(init, reg, freq);
 961                 } else {
 962                         trace("\t%dkHz\n", freq);
 963                 }
 964                 init->offset += 4;
 965         }
 966         trace("}]\n");
 967 }
 968
 969 /**
 970  * INIT_PLL2 - opcode 0x4b
 971  *
 972  */
 973 static void
 974 init_pll2(struct nvbios_init *init)
 975 {
 976         struct nvkm_bios *bios = init->bios;
 977         u32  reg = nv_ro32(bios, init->offset + 1);
 978         u32 freq = nv_ro32(bios, init->offset + 5);
 979
 980         trace("PLL2\tR[0x%06x] =PLL= %dkHz\n", reg, freq);
 981         init->offset += 9;
 982
 983         init_prog_pll(init, reg, freq);
 984 }
 985
 986 /**
 987  * INIT_I2C_BYTE - opcode 0x4c
 988  *
 989  */
 990 static void
 991 init_i2c_byte(struct nvbios_init *init)
 992 {
 993         struct nvkm_bios *bios = init->bios;
 994         u8 index = nv_ro08(bios, init->offset + 1);
 995         u8  addr = nv_ro08(bios, init->offset + 2) >> 1;
 996         u8 count = nv_ro08(bios, init->offset + 3);
 997
 998         trace("I2C_BYTE\tI2C[0x%02x][0x%02x]\n", index, addr);
 999         init->offset += 4;
1000
1001         while (count--) {
1002                 u8  reg = nv_ro08(bios, init->offset + 0);
1003                 u8 mask = nv_ro08(bios, init->offset + 1);
1004                 u8 data = nv_ro08(bios, init->offset + 2);
1005                 int val;
1006
1007                 trace("\t[0x%02x] &= 0x%02x |= 0x%02x\n", reg, mask, data);
1008                 init->offset += 3;
1009
1010                 val = init_rdi2cr(init, index, addr, reg);
1011                 if (val < 0)
1012                         continue;
1013                 init_wri2cr(init, index, addr, reg, (val & mask) | data);
1014         }
1015 }
1016
1017 /**
1018  * INIT_ZM_I2C_BYTE - opcode 0x4d
1019  *
1020  */
1021 static void
1022 init_zm_i2c_byte(struct nvbios_init *init)
1023 {
1024         struct nvkm_bios *bios = init->bios;
1025         u8 index = nv_ro08(bios, init->offset + 1);
1026         u8  addr = nv_ro08(bios, init->offset + 2) >> 1;
1027         u8 count = nv_ro08(bios, init->offset + 3);
1028
1029         trace("ZM_I2C_BYTE\tI2C[0x%02x][0x%02x]\n", index, addr);
1030         init->offset += 4;
1031
1032         while (count--) {
1033                 u8  reg = nv_ro08(bios, init->offset + 0);
1034                 u8 data = nv_ro08(bios, init->offset + 1);
1035
1036                 trace("\t[0x%02x] = 0x%02x\n", reg, data);
1037                 init->offset += 2;
1038
1039                 init_wri2cr(init, index, addr, reg, data);
1040         }
1041 }
1042
1043 /**
1044  * INIT_ZM_I2C - opcode 0x4e
1045  *
1046  */
1047 static void
1048 init_zm_i2c(struct nvbios_init *init)
1049 {
1050         struct nvkm_bios *bios = init->bios;
1051         u8 index = nv_ro08(bios, init->offset + 1);
1052         u8  addr = nv_ro08(bios, init->offset + 2) >> 1;
1053         u8 count = nv_ro08(bios, init->offset + 3);
1054         u8 data[256], i;
1055
1056         trace("ZM_I2C\tI2C[0x%02x][0x%02x]\n", index, addr);
1057         init->offset += 4;
1058
1059         for (i = 0; i < count; i++) {
1060                 data[i] = nv_ro08(bios, init->offset);
1061                 trace("\t0x%02x\n", data[i]);
1062                 init->offset++;
1063         }
1064
1065         if (init_exec(init)) {
1066                 struct nvkm_i2c_port *port = init_i2c(init, index);
1067                 struct i2c_msg msg = {
1068                         .addr = addr, .flags = 0, .len = count, .buf = data,
1069                 };
1070                 int ret;
1071
1072                 if (port && (ret = i2c_transfer(&port->adapter, &msg, 1)) != 1)
1073                         warn("i2c wr failed, %d\n", ret);
1074         }
1075 }
1076
1077 /**
1078  * INIT_TMDS - opcode 0x4f
1079  *
1080  */
1081 static void
1082 init_tmds(struct nvbios_init *init)
1083 {
1084         struct nvkm_bios *bios = init->bios;
1085         u8 tmds = nv_ro08(bios, init->offset + 1);
1086         u8 addr = nv_ro08(bios, init->offset + 2);
1087         u8 mask = nv_ro08(bios, init->offset + 3);
1088         u8 data = nv_ro08(bios, init->offset + 4);
1089         u32 reg = init_tmds_reg(init, tmds);
1090
1091         trace("TMDS\tT[0x%02x][0x%02x] &= 0x%02x |= 0x%02x\n",
1092               tmds, addr, mask, data);
1093         init->offset += 5;
1094
1095         if (reg == 0)
1096                 return;
1097
1098         init_wr32(init, reg + 0, addr | 0x00010000);
1099         init_wr32(init, reg + 4, data | (init_rd32(init, reg + 4) & mask));
1100         init_wr32(init, reg + 0, addr);
1101 }
1102
1103 /**
1104  * INIT_ZM_TMDS_GROUP - opcode 0x50
1105  *
1106  */
1107 static void
1108 init_zm_tmds_group(struct nvbios_init *init)
1109 {
1110         struct nvkm_bios *bios = init->bios;
1111         u8  tmds = nv_ro08(bios, init->offset + 1);
1112         u8 count = nv_ro08(bios, init->offset + 2);
1113         u32  reg = init_tmds_reg(init, tmds);
1114
1115         trace("TMDS_ZM_GROUP\tT[0x%02x]\n", tmds);
1116         init->offset += 3;
1117
1118         while (count--) {
1119                 u8 addr = nv_ro08(bios, init->offset + 0);
1120                 u8 data = nv_ro08(bios, init->offset + 1);
1121
1122                 trace("\t[0x%02x] = 0x%02x\n", addr, data);
1123                 init->offset += 2;
1124
1125                 init_wr32(init, reg + 4, data);
1126                 init_wr32(init, reg + 0, addr);
1127         }
1128 }
1129
1130 /**
1131  * INIT_CR_INDEX_ADDRESS_LATCHED - opcode 0x51
1132  *
1133  */
1134 static void
1135 init_cr_idx_adr_latch(struct nvbios_init *init)
1136 {
1137         struct nvkm_bios *bios = init->bios;
1138         u8 addr0 = nv_ro08(bios, init->offset + 1);
1139         u8 addr1 = nv_ro08(bios, init->offset + 2);
1140         u8  base = nv_ro08(bios, init->offset + 3);
1141         u8 count = nv_ro08(bios, init->offset + 4);
1142         u8 save0;
1143
1144         trace("CR_INDEX_ADDR C[%02x] C[%02x]\n", addr0, addr1);
1145         init->offset += 5;
1146
1147         save0 = init_rdvgai(init, 0x03d4, addr0);
1148         while (count--) {
1149                 u8 data = nv_ro08(bios, init->offset);
1150
1151                 trace("\t\t[0x%02x] = 0x%02x\n", base, data);
1152                 init->offset += 1;
1153
1154                 init_wrvgai(init, 0x03d4, addr0, base++);
1155                 init_wrvgai(init, 0x03d4, addr1, data);
1156         }
1157         init_wrvgai(init, 0x03d4, addr0, save0);
1158 }
1159
1160 /**
1161  * INIT_CR - opcode 0x52
1162  *
1163  */
1164 static void
1165 init_cr(struct nvbios_init *init)
1166 {
1167         struct nvkm_bios *bios = init->bios;
1168         u8 addr = nv_ro08(bios, init->offset + 1);
1169         u8 mask = nv_ro08(bios, init->offset + 2);
1170         u8 data = nv_ro08(bios, init->offset + 3);
1171         u8 val;
1172
1173         trace("CR\t\tC[0x%02x] &= 0x%02x |= 0x%02x\n", addr, mask, data);
1174         init->offset += 4;
1175
1176         val = init_rdvgai(init, 0x03d4, addr) & mask;
1177         init_wrvgai(init, 0x03d4, addr, val | data);
1178 }
1179
1180 /**
1181  * INIT_ZM_CR - opcode 0x53
1182  *
1183  */
1184 static void
1185 init_zm_cr(struct nvbios_init *init)
1186 {
1187         struct nvkm_bios *bios = init->bios;
1188         u8 addr = nv_ro08(bios, init->offset + 1);
1189         u8 data = nv_ro08(bios, init->offset + 2);
1190
1191         trace("ZM_CR\tC[0x%02x] = 0x%02x\n", addr,  data);
1192         init->offset += 3;
1193
1194         init_wrvgai(init, 0x03d4, addr, data);
1195 }
1196
1197 /**
1198  * INIT_ZM_CR_GROUP - opcode 0x54
1199  *
1200  */
1201 static void
1202 init_zm_cr_group(struct nvbios_init *init)
1203 {
1204         struct nvkm_bios *bios = init->bios;
1205         u8 count = nv_ro08(bios, init->offset + 1);
1206
1207         trace("ZM_CR_GROUP\n");
1208         init->offset += 2;
1209
1210         while (count--) {
1211                 u8 addr = nv_ro08(bios, init->offset + 0);
1212                 u8 data = nv_ro08(bios, init->offset + 1);
1213
1214                 trace("\t\tC[0x%02x] = 0x%02x\n", addr, data);
1215                 init->offset += 2;
1216
1217                 init_wrvgai(init, 0x03d4, addr, data);
1218         }
1219 }
1220
1221 /**
1222  * INIT_CONDITION_TIME - opcode 0x56
1223  *
1224  */
1225 static void
1226 init_condition_time(struct nvbios_init *init)
1227 {
1228         struct nvkm_bios *bios = init->bios;
1229         u8  cond = nv_ro08(bios, init->offset + 1);
1230         u8 retry = nv_ro08(bios, init->offset + 2);
1231         u8  wait = min((u16)retry * 50, 100);
1232
1233         trace("CONDITION_TIME\t0x%02x 0x%02x\n", cond, retry);
1234         init->offset += 3;
1235
1236         if (!init_exec(init))
1237                 return;
1238
1239         while (wait--) {
1240                 if (init_condition_met(init, cond))
1241                         return;
1242                 mdelay(20);
1243         }
1244
1245         init_exec_set(init, false);
1246 }
1247
1248 /**
1249  * INIT_LTIME - opcode 0x57
1250  *
1251  */
1252 static void
1253 init_ltime(struct nvbios_init *init)
1254 {
1255         struct nvkm_bios *bios = init->bios;
1256         u16 msec = nv_ro16(bios, init->offset + 1);
1257
1258         trace("LTIME\t0x%04x\n", msec);
1259         init->offset += 3;
1260
1261         if (init_exec(init))
1262                 mdelay(msec);
1263 }
1264
1265 /**
1266  * INIT_ZM_REG_SEQUENCE - opcode 0x58
1267  *
1268  */
1269 static void
1270 init_zm_reg_sequence(struct nvbios_init *init)
1271 {
1272         struct nvkm_bios *bios = init->bios;
1273         u32 base = nv_ro32(bios, init->offset + 1);
1274         u8 count = nv_ro08(bios, init->offset + 5);
1275
1276         trace("ZM_REG_SEQUENCE\t0x%02x\n", count);
1277         init->offset += 6;
1278
1279         while (count--) {
1280                 u32 data = nv_ro32(bios, init->offset);
1281
1282                 trace("\t\tR[0x%06x] = 0x%08x\n", base, data);
1283                 init->offset += 4;
1284
1285                 init_wr32(init, base, data);
1286                 base += 4;
1287         }
1288 }
1289
1290 /**
1291  * INIT_ZM_REG_INDIRECT - opcode 0x5a
1292  *
1293  */
1294 static void
1295 init_zm_reg_indirect(struct nvbios_init *init)
1296 {
1297         struct nvkm_bios *bios = init->bios;
1298         u32  reg = nv_ro32(bios, init->offset + 1);
1299         u16 addr = nv_ro16(bios, init->offset + 5);
1300         u32 data = nv_ro32(bios, addr);
1301
1302         trace("ZM_REG_INDIRECT\tR[0x%06x] = VBIOS[0x%04x] = 0x%08x\n",
1303               reg, addr, data);
1304         init->offset += 7;
1305
1306         init_wr32(init, addr, data);
1307 }
1308
1309 /**
1310  * INIT_SUB_DIRECT - opcode 0x5b
1311  *
1312  */
1313 static void
1314 init_sub_direct(struct nvbios_init *init)
1315 {
1316         struct nvkm_bios *bios = init->bios;
1317         u16 addr = nv_ro16(bios, init->offset + 1);
1318         u16 save;
1319
1320         trace("SUB_DIRECT\t0x%04x\n", addr);
1321
1322         if (init_exec(init)) {
1323                 save = init->offset;
1324                 init->offset = addr;
1325                 if (nvbios_exec(init)) {
1326                         error("error parsing sub-table\n");
1327                         return;
1328                 }
1329                 init->offset = save;
1330         }
1331
1332         init->offset += 3;
1333 }
1334
1335 /**
1336  * INIT_JUMP - opcode 0x5c
1337  *
1338  */
1339 static void
1340 init_jump(struct nvbios_init *init)
1341 {
1342         struct nvkm_bios *bios = init->bios;
1343         u16 offset = nv_ro16(bios, init->offset + 1);
1344
1345         trace("JUMP\t0x%04x\n", offset);
1346
1347         if (init_exec(init))
1348                 init->offset = offset;
1349         else
1350                 init->offset += 3;
1351 }
1352
1353 /**
1354  * INIT_I2C_IF - opcode 0x5e
1355  *
1356  */
1357 static void
1358 init_i2c_if(struct nvbios_init *init)
1359 {
1360         struct nvkm_bios *bios = init->bios;
1361         u8 index = nv_ro08(bios, init->offset + 1);
1362         u8  addr = nv_ro08(bios, init->offset + 2);
1363         u8   reg = nv_ro08(bios, init->offset + 3);
1364         u8  mask = nv_ro08(bios, init->offset + 4);
1365         u8  data = nv_ro08(bios, init->offset + 5);
1366         u8 value;
1367
1368         trace("I2C_IF\tI2C[0x%02x][0x%02x][0x%02x] & 0x%02x == 0x%02x\n",
1369               index, addr, reg, mask, data);
1370         init->offset += 6;
1371         init_exec_force(init, true);
1372
1373         value = init_rdi2cr(init, index, addr, reg);
1374         if ((value & mask) != data)
1375                 init_exec_set(init, false);
1376
1377         init_exec_force(init, false);
1378 }
1379
1380 /**
1381  * INIT_COPY_NV_REG - opcode 0x5f
1382  *
1383  */
1384 static void
1385 init_copy_nv_reg(struct nvbios_init *init)
1386 {
1387         struct nvkm_bios *bios = init->bios;
1388         u32  sreg = nv_ro32(bios, init->offset + 1);
1389         u8  shift = nv_ro08(bios, init->offset + 5);
1390         u32 smask = nv_ro32(bios, init->offset + 6);
1391         u32  sxor = nv_ro32(bios, init->offset + 10);
1392         u32  dreg = nv_ro32(bios, init->offset + 14);
1393         u32 dmask = nv_ro32(bios, init->offset + 18);
1394         u32 data;
1395
1396         trace("COPY_NV_REG\tR[0x%06x] &= 0x%08x |= "
1397               "((R[0x%06x] %s 0x%02x) & 0x%08x ^ 0x%08x)\n",
1398               dreg, dmask, sreg, (shift & 0x80) ? "<<" : ">>",
1399               (shift & 0x80) ? (0x100 - shift) : shift, smask, sxor);
1400         init->offset += 22;
1401
1402         data = init_shift(init_rd32(init, sreg), shift);
1403         init_mask(init, dreg, ~dmask, (data & smask) ^ sxor);
1404 }
1405
1406 /**
1407  * INIT_ZM_INDEX_IO - opcode 0x62
1408  *
1409  */
1410 static void
1411 init_zm_index_io(struct nvbios_init *init)
1412 {
1413         struct nvkm_bios *bios = init->bios;
1414         u16 port = nv_ro16(bios, init->offset + 1);
1415         u8 index = nv_ro08(bios, init->offset + 3);
1416         u8  data = nv_ro08(bios, init->offset + 4);
1417
1418         trace("ZM_INDEX_IO\tI[0x%04x][0x%02x] = 0x%02x\n", port, index, data);
1419         init->offset += 5;
1420
1421         init_wrvgai(init, port, index, data);
1422 }
1423
1424 /**
1425  * INIT_COMPUTE_MEM - opcode 0x63
1426  *
1427  */
1428 static void
1429 init_compute_mem(struct nvbios_init *init)
1430 {
1431         struct nvkm_devinit *devinit = nvkm_devinit(init->bios);
1432
1433         trace("COMPUTE_MEM\n");
1434         init->offset += 1;
1435
1436         init_exec_force(init, true);
1437         if (init_exec(init) && devinit->meminit)
1438                 devinit->meminit(devinit);
1439         init_exec_force(init, false);
1440 }
1441
1442 /**
1443  * INIT_RESET - opcode 0x65
1444  *
1445  */
1446 static void
1447 init_reset(struct nvbios_init *init)
1448 {
1449         struct nvkm_bios *bios = init->bios;
1450         u32   reg = nv_ro32(bios, init->offset + 1);
1451         u32 data1 = nv_ro32(bios, init->offset + 5);
1452         u32 data2 = nv_ro32(bios, init->offset + 9);
1453         u32 savepci19;
1454
1455         trace("RESET\tR[0x%08x] = 0x%08x, 0x%08x", reg, data1, data2);
1456         init->offset += 13;
1457         init_exec_force(init, true);
1458
1459         savepci19 = init_mask(init, 0x00184c, 0x00000f00, 0x00000000);
1460         init_wr32(init, reg, data1);
1461         udelay(10);
1462         init_wr32(init, reg, data2);
1463         init_wr32(init, 0x00184c, savepci19);
1464         init_mask(init, 0x001850, 0x00000001, 0x00000000);
1465
1466         init_exec_force(init, false);
1467 }
1468
1469 /**
1470  * INIT_CONFIGURE_MEM - opcode 0x66
1471  *
1472  */
1473 static u16
1474 init_configure_mem_clk(struct nvbios_init *init)
1475 {
1476         u16 mdata = bmp_mem_init_table(init->bios);
1477         if (mdata)
1478                 mdata += (init_rdvgai(init, 0x03d4, 0x3c) >> 4) * 66;
1479         return mdata;
1480 }
1481
1482 static void
1483 init_configure_mem(struct nvbios_init *init)
1484 {
1485         struct nvkm_bios *bios = init->bios;
1486         u16 mdata, sdata;
1487         u32 addr, data;
1488
1489         trace("CONFIGURE_MEM\n");
1490         init->offset += 1;
1491
1492         if (bios->version.major > 2) {
1493                 init_done(init);
1494                 return;
1495         }
1496         init_exec_force(init, true);
1497
1498         mdata = init_configure_mem_clk(init);
1499         sdata = bmp_sdr_seq_table(bios);
1500         if (nv_ro08(bios, mdata) & 0x01)
1501                 sdata = bmp_ddr_seq_table(bios);
1502         mdata += 6; /* skip to data */
1503
1504         data = init_rdvgai(init, 0x03c4, 0x01);
1505         init_wrvgai(init, 0x03c4, 0x01, data | 0x20);
1506
1507         for (; (addr = nv_ro32(bios, sdata)) != 0xffffffff; sdata += 4) {
1508                 switch (addr) {
1509                 case 0x10021c: /* CKE_NORMAL */
1510                 case 0x1002d0: /* CMD_REFRESH */
1511                 case 0x1002d4: /* CMD_PRECHARGE */
1512                         data = 0x00000001;
1513                         break;
1514                 default:
1515                         data = nv_ro32(bios, mdata);
1516                         mdata += 4;
1517                         if (data == 0xffffffff)
1518                                 continue;
1519                         break;
1520                 }
1521
1522                 init_wr32(init, addr, data);
1523         }
1524
1525         init_exec_force(init, false);
1526 }
1527
1528 /**
1529  * INIT_CONFIGURE_CLK - opcode 0x67
1530  *
1531  */
1532 static void
1533 init_configure_clk(struct nvbios_init *init)
1534 {
1535         struct nvkm_bios *bios = init->bios;
1536         u16 mdata, clock;
1537
1538         trace("CONFIGURE_CLK\n");
1539         init->offset += 1;
1540
1541         if (bios->version.major > 2) {
1542                 init_done(init);
1543                 return;
1544         }
1545         init_exec_force(init, true);
1546
1547         mdata = init_configure_mem_clk(init);
1548
1549         /* NVPLL */
1550         clock = nv_ro16(bios, mdata + 4) * 10;
1551         init_prog_pll(init, 0x680500, clock);
1552
1553         /* MPLL */
1554         clock = nv_ro16(bios, mdata + 2) * 10;
1555         if (nv_ro08(bios, mdata) & 0x01)
1556                 clock *= 2;
1557         init_prog_pll(init, 0x680504, clock);
1558
1559         init_exec_force(init, false);
1560 }
1561
1562 /**
1563  * INIT_CONFIGURE_PREINIT - opcode 0x68
1564  *
1565  */
1566 static void
1567 init_configure_preinit(struct nvbios_init *init)
1568 {
1569         struct nvkm_bios *bios = init->bios;
1570         u32 strap;
1571
1572         trace("CONFIGURE_PREINIT\n");
1573         init->offset += 1;
1574
1575         if (bios->version.major > 2) {
1576                 init_done(init);
1577                 return;
1578         }
1579         init_exec_force(init, true);
1580
1581         strap = init_rd32(init, 0x101000);
1582         strap = ((strap << 2) & 0xf0) | ((strap & 0x40) >> 6);
1583         init_wrvgai(init, 0x03d4, 0x3c, strap);
1584
1585         init_exec_force(init, false);
1586 }
1587
1588 /**
1589  * INIT_IO - opcode 0x69
1590  *
1591  */
1592 static void
1593 init_io(struct nvbios_init *init)
1594 {
1595         struct nvkm_bios *bios = init->bios;
1596         u16 port = nv_ro16(bios, init->offset + 1);
1597         u8  mask = nv_ro16(bios, init->offset + 3);
1598         u8  data = nv_ro16(bios, init->offset + 4);
1599         u8 value;
1600
1601         trace("IO\t\tI[0x%04x] &= 0x%02x |= 0x%02x\n", port, mask, data);
1602         init->offset += 5;
1603
1604         /* ummm.. yes.. should really figure out wtf this is and why it's
1605          * needed some day..  it's almost certainly wrong, but, it also
1606          * somehow makes things work...
1607          */
1608         if (nv_device(init->bios)->card_type >= NV_50 &&
1609             port == 0x03c3 && data == 0x01) {
1610                 init_mask(init, 0x614100, 0xf0800000, 0x00800000);
1611                 init_mask(init, 0x00e18c, 0x00020000, 0x00020000);
1612                 init_mask(init, 0x614900, 0xf0800000, 0x00800000);
1613                 init_mask(init, 0x000200, 0x40000000, 0x00000000);
1614                 mdelay(10);
1615                 init_mask(init, 0x00e18c, 0x00020000, 0x00000000);
1616                 init_mask(init, 0x000200, 0x40000000, 0x40000000);
1617                 init_wr32(init, 0x614100, 0x00800018);
1618                 init_wr32(init, 0x614900, 0x00800018);
1619                 mdelay(10);
1620                 init_wr32(init, 0x614100, 0x10000018);
1621                 init_wr32(init, 0x614900, 0x10000018);
1622         }
1623
1624         value = init_rdport(init, port) & mask;
1625         init_wrport(init, port, data | value);
1626 }
1627
1628 /**
1629  * INIT_SUB - opcode 0x6b
1630  *
1631  */
1632 static void
1633 init_sub(struct nvbios_init *init)
1634 {
1635         struct nvkm_bios *bios = init->bios;
1636         u8 index = nv_ro08(bios, init->offset + 1);
1637         u16 addr, save;
1638
1639         trace("SUB\t0x%02x\n", index);
1640
1641         addr = init_script(bios, index);
1642         if (addr && init_exec(init)) {
1643                 save = init->offset;
1644                 init->offset = addr;
1645                 if (nvbios_exec(init)) {
1646                         error("error parsing sub-table\n");
1647                         return;
1648                 }
1649                 init->offset = save;
1650         }
1651
1652         init->offset += 2;
1653 }
1654
1655 /**
1656  * INIT_RAM_CONDITION - opcode 0x6d
1657  *
1658  */
1659 static void
1660 init_ram_condition(struct nvbios_init *init)
1661 {
1662         struct nvkm_bios *bios = init->bios;
1663         u8  mask = nv_ro08(bios, init->offset + 1);
1664         u8 value = nv_ro08(bios, init->offset + 2);
1665
1666         trace("RAM_CONDITION\t"
1667               "(R[0x100000] & 0x%02x) == 0x%02x\n", mask, value);
1668         init->offset += 3;
1669
1670         if ((init_rd32(init, 0x100000) & mask) != value)
1671                 init_exec_set(init, false);
1672 }
1673
1674 /**
1675  * INIT_NV_REG - opcode 0x6e
1676  *
1677  */
1678 static void
1679 init_nv_reg(struct nvbios_init *init)
1680 {
1681         struct nvkm_bios *bios = init->bios;
1682         u32  reg = nv_ro32(bios, init->offset + 1);
1683         u32 mask = nv_ro32(bios, init->offset + 5);
1684         u32 data = nv_ro32(bios, init->offset + 9);
1685
1686         trace("NV_REG\tR[0x%06x] &= 0x%08x |= 0x%08x\n", reg, mask, data);
1687         init->offset += 13;
1688
1689         init_mask(init, reg, ~mask, data);
1690 }
1691
1692 /**
1693  * INIT_MACRO - opcode 0x6f
1694  *
1695  */
1696 static void
1697 init_macro(struct nvbios_init *init)
1698 {
1699         struct nvkm_bios *bios = init->bios;
1700         u8  macro = nv_ro08(bios, init->offset + 1);
1701         u16 table;
1702
1703         trace("MACRO\t0x%02x\n", macro);
1704
1705         table = init_macro_table(init);
1706         if (table) {
1707                 u32 addr = nv_ro32(bios, table + (macro * 8) + 0);
1708                 u32 data = nv_ro32(bios, table + (macro * 8) + 4);
1709                 trace("\t\tR[0x%06x] = 0x%08x\n", addr, data);
1710                 init_wr32(init, addr, data);
1711         }
1712
1713         init->offset += 2;
1714 }
1715
1716 /**
1717  * INIT_RESUME - opcode 0x72
1718  *
1719  */
1720 static void
1721 init_resume(struct nvbios_init *init)
1722 {
1723         trace("RESUME\n");
1724         init->offset += 1;
1725         init_exec_set(init, true);
1726 }
1727
1728 /**
1729  * INIT_TIME - opcode 0x74
1730  *
1731  */
1732 static void
1733 init_time(struct nvbios_init *init)
1734 {
1735         struct nvkm_bios *bios = init->bios;
1736         u16 usec = nv_ro16(bios, init->offset + 1);
1737
1738         trace("TIME\t0x%04x\n", usec);
1739         init->offset += 3;
1740
1741         if (init_exec(init)) {
1742                 if (usec < 1000)
1743                         udelay(usec);
1744                 else
1745                         mdelay((usec + 900) / 1000);
1746         }
1747 }
1748
1749 /**
1750  * INIT_CONDITION - opcode 0x75
1751  *
1752  */
1753 static void
1754 init_condition(struct nvbios_init *init)
1755 {
1756         struct nvkm_bios *bios = init->bios;
1757         u8 cond = nv_ro08(bios, init->offset + 1);
1758
1759         trace("CONDITION\t0x%02x\n", cond);
1760         init->offset += 2;
1761
1762         if (!init_condition_met(init, cond))
1763                 init_exec_set(init, false);
1764 }
1765
1766 /**
1767  * INIT_IO_CONDITION - opcode 0x76
1768  *
1769  */
1770 static void
1771 init_io_condition(struct nvbios_init *init)
1772 {
1773         struct nvkm_bios *bios = init->bios;
1774         u8 cond = nv_ro08(bios, init->offset + 1);
1775
1776         trace("IO_CONDITION\t0x%02x\n", cond);
1777         init->offset += 2;
1778
1779         if (!init_io_condition_met(init, cond))
1780                 init_exec_set(init, false);
1781 }
1782
1783 /**
1784  * INIT_INDEX_IO - opcode 0x78
1785  *
1786  */
1787 static void
1788 init_index_io(struct nvbios_init *init)
1789 {
1790         struct nvkm_bios *bios = init->bios;
1791         u16 port = nv_ro16(bios, init->offset + 1);
1792         u8 index = nv_ro16(bios, init->offset + 3);
1793         u8  mask = nv_ro08(bios, init->offset + 4);
1794         u8  data = nv_ro08(bios, init->offset + 5);
1795         u8 value;
1796
1797         trace("INDEX_IO\tI[0x%04x][0x%02x] &= 0x%02x |= 0x%02x\n",
1798               port, index, mask, data);
1799         init->offset += 6;
1800
1801         value = init_rdvgai(init, port, index) & mask;
1802         init_wrvgai(init, port, index, data | value);
1803 }
1804
1805 /**
1806  * INIT_PLL - opcode 0x79
1807  *
1808  */
1809 static void
1810 init_pll(struct nvbios_init *init)
1811 {
1812         struct nvkm_bios *bios = init->bios;
1813         u32  reg = nv_ro32(bios, init->offset + 1);
1814         u32 freq = nv_ro16(bios, init->offset + 5) * 10;
1815
1816         trace("PLL\tR[0x%06x] =PLL= %dkHz\n", reg, freq);
1817         init->offset += 7;
1818
1819         init_prog_pll(init, reg, freq);
1820 }
1821
1822 /**
1823  * INIT_ZM_REG - opcode 0x7a
1824  *
1825  */
1826 static void
1827 init_zm_reg(struct nvbios_init *init)
1828 {
1829         struct nvkm_bios *bios = init->bios;
1830         u32 addr = nv_ro32(bios, init->offset + 1);
1831         u32 data = nv_ro32(bios, init->offset + 5);
1832
1833         trace("ZM_REG\tR[0x%06x] = 0x%08x\n", addr, data);
1834         init->offset += 9;
1835
1836         if (addr == 0x000200)
1837                 data |= 0x00000001;
1838
1839         init_wr32(init, addr, data);
1840 }
1841
1842 /**
1843  * INIT_RAM_RESTRICT_PLL - opcde 0x87
1844  *
1845  */
1846 static void
1847 init_ram_restrict_pll(struct nvbios_init *init)
1848 {
1849         struct nvkm_bios *bios = init->bios;
1850         u8  type = nv_ro08(bios, init->offset + 1);
1851         u8 count = init_ram_restrict_group_count(init);
1852         u8 strap = init_ram_restrict(init);
1853         u8 cconf;
1854
1855         trace("RAM_RESTRICT_PLL\t0x%02x\n", type);
1856         init->offset += 2;
1857
1858         for (cconf = 0; cconf < count; cconf++) {
1859                 u32 freq = nv_ro32(bios, init->offset);
1860
1861                 if (cconf == strap) {
1862                         trace("%dkHz *\n", freq);
1863                         init_prog_pll(init, type, freq);
1864                 } else {
1865                         trace("%dkHz\n", freq);
1866                 }
1867
1868                 init->offset += 4;
1869         }
1870 }
1871
1872 /**
1873  * INIT_GPIO - opcode 0x8e
1874  *
1875  */
1876 static void
1877 init_gpio(struct nvbios_init *init)
1878 {
1879         struct nvkm_gpio *gpio = nvkm_gpio(init->bios);
1880
1881         trace("GPIO\n");
1882         init->offset += 1;
1883
1884         if (init_exec(init) && gpio && gpio->reset)
1885                 gpio->reset(gpio, DCB_GPIO_UNUSED);
1886 }
1887
1888 /**
1889  * INIT_RAM_RESTRICT_ZM_GROUP - opcode 0x8f
1890  *
1891  */
1892 static void
1893 init_ram_restrict_zm_reg_group(struct nvbios_init *init)
1894 {
1895         struct nvkm_bios *bios = init->bios;
1896         u32 addr = nv_ro32(bios, init->offset + 1);
1897         u8  incr = nv_ro08(bios, init->offset + 5);
1898         u8   num = nv_ro08(bios, init->offset + 6);
1899         u8 count = init_ram_restrict_group_count(init);
1900         u8 index = init_ram_restrict(init);
1901         u8 i, j;
1902
1903         trace("RAM_RESTRICT_ZM_REG_GROUP\t"
1904               "R[0x%08x] 0x%02x 0x%02x\n", addr, incr, num);
1905         init->offset += 7;
1906
1907         for (i = 0; i < num; i++) {
1908                 trace("\tR[0x%06x] = {\n", addr);
1909                 for (j = 0; j < count; j++) {
1910                         u32 data = nv_ro32(bios, init->offset);
1911
1912                         if (j == index) {
1913                                 trace("\t\t0x%08x *\n", data);
1914                                 init_wr32(init, addr, data);
1915                         } else {
1916                                 trace("\t\t0x%08x\n", data);
1917                         }
1918
1919                         init->offset += 4;
1920                 }
1921                 trace("\t}\n");
1922                 addr += incr;
1923         }
1924 }
1925
1926 /**
1927  * INIT_COPY_ZM_REG - opcode 0x90
1928  *
1929  */
1930 static void
1931 init_copy_zm_reg(struct nvbios_init *init)
1932 {
1933         struct nvkm_bios *bios = init->bios;
1934         u32 sreg = nv_ro32(bios, init->offset + 1);
1935         u32 dreg = nv_ro32(bios, init->offset + 5);
1936
1937         trace("COPY_ZM_REG\tR[0x%06x] = R[0x%06x]\n", dreg, sreg);
1938         init->offset += 9;
1939
1940         init_wr32(init, dreg, init_rd32(init, sreg));
1941 }
1942
1943 /**
1944  * INIT_ZM_REG_GROUP - opcode 0x91
1945  *
1946  */
1947 static void
1948 init_zm_reg_group(struct nvbios_init *init)
1949 {
1950         struct nvkm_bios *bios = init->bios;
1951         u32 addr = nv_ro32(bios, init->offset + 1);
1952         u8 count = nv_ro08(bios, init->offset + 5);
1953
1954         trace("ZM_REG_GROUP\tR[0x%06x] =\n", addr);
1955         init->offset += 6;
1956
1957         while (count--) {
1958                 u32 data = nv_ro32(bios, init->offset);
1959                 trace("\t0x%08x\n", data);
1960                 init_wr32(init, addr, data);
1961                 init->offset += 4;
1962         }
1963 }
1964
1965 /**
1966  * INIT_XLAT - opcode 0x96
1967  *
1968  */
1969 static void
1970 init_xlat(struct nvbios_init *init)
1971 {
1972         struct nvkm_bios *bios = init->bios;
1973         u32 saddr = nv_ro32(bios, init->offset + 1);
1974         u8 sshift = nv_ro08(bios, init->offset + 5);
1975         u8  smask = nv_ro08(bios, init->offset + 6);
1976         u8  index = nv_ro08(bios, init->offset + 7);
1977         u32 daddr = nv_ro32(bios, init->offset + 8);
1978         u32 dmask = nv_ro32(bios, init->offset + 12);
1979         u8  shift = nv_ro08(bios, init->offset + 16);
1980         u32 data;
1981
1982         trace("INIT_XLAT\tR[0x%06x] &= 0x%08x |= "
1983               "(X%02x((R[0x%06x] %s 0x%02x) & 0x%02x) << 0x%02x)\n",
1984               daddr, dmask, index, saddr, (sshift & 0x80) ? "<<" : ">>",
1985               (sshift & 0x80) ? (0x100 - sshift) : sshift, smask, shift);
1986         init->offset += 17;
1987
1988         data = init_shift(init_rd32(init, saddr), sshift) & smask;
1989         data = init_xlat_(init, index, data) << shift;
1990         init_mask(init, daddr, ~dmask, data);
1991 }
1992
1993 /**
1994  * INIT_ZM_MASK_ADD - opcode 0x97
1995  *
1996  */
1997 static void
1998 init_zm_mask_add(struct nvbios_init *init)
1999 {
2000         struct nvkm_bios *bios = init->bios;
2001         u32 addr = nv_ro32(bios, init->offset + 1);
2002         u32 mask = nv_ro32(bios, init->offset + 5);
2003         u32  add = nv_ro32(bios, init->offset + 9);
2004         u32 data;
2005
2006         trace("ZM_MASK_ADD\tR[0x%06x] &= 0x%08x += 0x%08x\n", addr, mask, add);
2007         init->offset += 13;
2008
2009         data =  init_rd32(init, addr);
2010         data = (data & mask) | ((data + add) & ~mask);
2011         init_wr32(init, addr, data);
2012 }
2013
2014 /**
2015  * INIT_AUXCH - opcode 0x98
2016  *
2017  */
2018 static void
2019 init_auxch(struct nvbios_init *init)
2020 {
2021         struct nvkm_bios *bios = init->bios;
2022         u32 addr = nv_ro32(bios, init->offset + 1);
2023         u8 count = nv_ro08(bios, init->offset + 5);
2024
2025         trace("AUXCH\tAUX[0x%08x] 0x%02x\n", addr, count);
2026         init->offset += 6;
2027
2028         while (count--) {
2029                 u8 mask = nv_ro08(bios, init->offset + 0);
2030                 u8 data = nv_ro08(bios, init->offset + 1);
2031                 trace("\tAUX[0x%08x] &= 0x%02x |= 0x%02x\n", addr, mask, data);
2032                 mask = init_rdauxr(init, addr) & mask;
2033                 init_wrauxr(init, addr, mask | data);
2034                 init->offset += 2;
2035         }
2036 }
2037
2038 /**
2039  * INIT_AUXCH - opcode 0x99
2040  *
2041  */
2042 static void
2043 init_zm_auxch(struct nvbios_init *init)
2044 {
2045         struct nvkm_bios *bios = init->bios;
2046         u32 addr = nv_ro32(bios, init->offset + 1);
2047         u8 count = nv_ro08(bios, init->offset + 5);
2048
2049         trace("ZM_AUXCH\tAUX[0x%08x] 0x%02x\n", addr, count);
2050         init->offset += 6;
2051
2052         while (count--) {
2053                 u8 data = nv_ro08(bios, init->offset + 0);
2054                 trace("\tAUX[0x%08x] = 0x%02x\n", addr, data);
2055                 init_wrauxr(init, addr, data);
2056                 init->offset += 1;
2057         }
2058 }
2059
2060 /**
2061  * INIT_I2C_LONG_IF - opcode 0x9a
2062  *
2063  */
2064 static void
2065 init_i2c_long_if(struct nvbios_init *init)
2066 {
2067         struct nvkm_bios *bios = init->bios;
2068         u8 index = nv_ro08(bios, init->offset + 1);
2069         u8  addr = nv_ro08(bios, init->offset + 2) >> 1;
2070         u8 reglo = nv_ro08(bios, init->offset + 3);
2071         u8 reghi = nv_ro08(bios, init->offset + 4);
2072         u8  mask = nv_ro08(bios, init->offset + 5);
2073         u8  data = nv_ro08(bios, init->offset + 6);
2074         struct nvkm_i2c_port *port;
2075
2076         trace("I2C_LONG_IF\t"
2077               "I2C[0x%02x][0x%02x][0x%02x%02x] & 0x%02x == 0x%02x\n",
2078               index, addr, reglo, reghi, mask, data);
2079         init->offset += 7;
2080
2081         port = init_i2c(init, index);
2082         if (port) {
2083                 u8 i[2] = { reghi, reglo };
2084                 u8 o[1] = {};
2085                 struct i2c_msg msg[] = {
2086                         { .addr = addr, .flags = 0, .len = 2, .buf = i },
2087                         { .addr = addr, .flags = I2C_M_RD, .len = 1, .buf = o }
2088                 };
2089                 int ret;
2090
2091                 ret = i2c_transfer(&port->adapter, msg, 2);
2092                 if (ret == 2 && ((o[0] & mask) == data))
2093                         return;
2094         }
2095
2096         init_exec_set(init, false);
2097 }
2098
2099 /**
2100  * INIT_GPIO_NE - opcode 0xa9
2101  *
2102  */
2103 static void
2104 init_gpio_ne(struct nvbios_init *init)
2105 {
2106         struct nvkm_bios *bios = init->bios;
2107         struct nvkm_gpio *gpio = nvkm_gpio(bios);
2108         struct dcb_gpio_func func;
2109         u8 count = nv_ro08(bios, init->offset + 1);
2110         u8 idx = 0, ver, len;
2111         u16 data, i;
2112
2113         trace("GPIO_NE\t");
2114         init->offset += 2;
2115
2116         for (i = init->offset; i < init->offset + count; i++)
2117                 cont("0x%02x ", nv_ro08(bios, i));
2118         cont("\n");
2119
2120         while ((data = dcb_gpio_parse(bios, 0, idx++, &ver, &len, &func))) {
2121                 if (func.func != DCB_GPIO_UNUSED) {
2122                         for (i = init->offset; i < init->offset + count; i++) {
2123                                 if (func.func == nv_ro08(bios, i))
2124                                         break;
2125                         }
2126
2127                         trace("\tFUNC[0x%02x]", func.func);
2128                         if (i == (init->offset + count)) {
2129                                 cont(" *");
2130                                 if (init_exec(init) && gpio && gpio->reset)
2131                                         gpio->reset(gpio, func.func);
2132                         }
2133                         cont("\n");
2134                 }
2135         }
2136
2137         init->offset += count;
2138 }
2139
2140 static struct nvbios_init_opcode {
2141         void (*exec)(struct nvbios_init *);
2142 } init_opcode[] = {
2143         [0x32] = { init_io_restrict_prog },
2144         [0x33] = { init_repeat },
2145         [0x34] = { init_io_restrict_pll },
2146         [0x36] = { init_end_repeat },
2147         [0x37] = { init_copy },
2148         [0x38] = { init_not },
2149         [0x39] = { init_io_flag_condition },
2150         [0x3a] = { init_dp_condition },
2151         [0x3b] = { init_io_mask_or },
2152         [0x3c] = { init_io_or },
2153         [0x47] = { init_andn_reg },
2154         [0x48] = { init_or_reg },
2155         [0x49] = { init_idx_addr_latched },
2156         [0x4a] = { init_io_restrict_pll2 },
2157         [0x4b] = { init_pll2 },
2158         [0x4c] = { init_i2c_byte },
2159         [0x4d] = { init_zm_i2c_byte },
2160         [0x4e] = { init_zm_i2c },
2161         [0x4f] = { init_tmds },
2162         [0x50] = { init_zm_tmds_group },
2163         [0x51] = { init_cr_idx_adr_latch },
2164         [0x52] = { init_cr },
2165         [0x53] = { init_zm_cr },
2166         [0x54] = { init_zm_cr_group },
2167         [0x56] = { init_condition_time },
2168         [0x57] = { init_ltime },
2169         [0x58] = { init_zm_reg_sequence },
2170         [0x59] = { init_reserved },
2171         [0x5a] = { init_zm_reg_indirect },
2172         [0x5b] = { init_sub_direct },
2173         [0x5c] = { init_jump },
2174         [0x5e] = { init_i2c_if },
2175         [0x5f] = { init_copy_nv_reg },
2176         [0x62] = { init_zm_index_io },
2177         [0x63] = { init_compute_mem },
2178         [0x65] = { init_reset },
2179         [0x66] = { init_configure_mem },
2180         [0x67] = { init_configure_clk },
2181         [0x68] = { init_configure_preinit },
2182         [0x69] = { init_io },
2183         [0x6b] = { init_sub },
2184         [0x6d] = { init_ram_condition },
2185         [0x6e] = { init_nv_reg },
2186         [0x6f] = { init_macro },
2187         [0x71] = { init_done },
2188         [0x72] = { init_resume },
2189         [0x74] = { init_time },
2190         [0x75] = { init_condition },
2191         [0x76] = { init_io_condition },
2192         [0x78] = { init_index_io },
2193         [0x79] = { init_pll },
2194         [0x7a] = { init_zm_reg },
2195         [0x87] = { init_ram_restrict_pll },
2196         [0x8c] = { init_reserved },
2197         [0x8d] = { init_reserved },
2198         [0x8e] = { init_gpio },
2199         [0x8f] = { init_ram_restrict_zm_reg_group },
2200         [0x90] = { init_copy_zm_reg },
2201         [0x91] = { init_zm_reg_group },
2202         [0x92] = { init_reserved },
2203         [0x96] = { init_xlat },
2204         [0x97] = { init_zm_mask_add },
2205         [0x98] = { init_auxch },
2206         [0x99] = { init_zm_auxch },
2207         [0x9a] = { init_i2c_long_if },
2208         [0xa9] = { init_gpio_ne },
2209         [0xaa] = { init_reserved },
2210 };
2211
2212 #define init_opcode_nr (sizeof(init_opcode) / sizeof(init_opcode[0]))
2213
2214 int
2215 nvbios_exec(struct nvbios_init *init)
2216 {
2217         init->nested++;
2218         while (init->offset) {
2219                 u8 opcode = nv_ro08(init->bios, init->offset);
2220                 if (opcode >= init_opcode_nr || !init_opcode[opcode].exec) {
2221                         error("unknown opcode 0x%02x\n", opcode);
2222                         return -EINVAL;
2223                 }
2224
2225                 init_opcode[opcode].exec(init);
2226         }
2227         init->nested--;
2228         return 0;
2229 }
2230
2231 int
2232 nvbios_init(struct nvkm_subdev *subdev, bool execute)
2233 {
2234         struct nvkm_bios *bios = nvkm_bios(subdev);
2235         int ret = 0;
2236         int i = -1;
2237         u16 data;
2238
2239         if (execute)
2240                 nv_info(bios, "running init tables\n");
2241         while (!ret && (data = (init_script(bios, ++i)))) {
2242                 struct nvbios_init init = {
2243                         .subdev = subdev,
2244                         .bios = bios,
2245                         .offset = data,
2246                         .outp = NULL,
2247                         .crtc = -1,
2248                         .execute = execute ? 1 : 0,
2249                 };
2250
2251                 ret = nvbios_exec(&init);
2252         }
2253
2254         /* the vbios parser will run this right after the normal init
2255          * tables, whereas the binary driver appears to run it later.
2256          */
2257         if (!ret && (data = init_unknown_script(bios))) {
2258                 struct nvbios_init init = {
2259                         .subdev = subdev,
2260                         .bios = bios,
2261                         .offset = data,
2262                         .outp = NULL,
2263                         .crtc = -1,
2264                         .execute = execute ? 1 : 0,
2265                 };
2266
2267                 ret = nvbios_exec(&init);
2268         }
2269
2270         return ret;
2271 }