drivers/gpu/drm/amd/display/dc/dc.h

   1 /*
   2  * Copyright 2012-14 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: AMD
  23  *
  24  */
  25
  26 #ifndef DC_INTERFACE_H_
  27 #define DC_INTERFACE_H_
  28
  29 #include "dc_types.h"
  30 #include "grph_object_defs.h"
  31 #include "logger_types.h"
  32 #include "gpio_types.h"
  33 #include "link_service_types.h"
  34 #include "grph_object_ctrl_defs.h"
  35 #include <inc/hw/opp.h>
  36
  37 #include "inc/hw_sequencer.h"
  38 #include "inc/compressor.h"
  39 #include "dml/display_mode_lib.h"
  40
  41 #define DC_VER "3.1.56"
  42
  43 #define MAX_SURFACES 3
  44 #define MAX_STREAMS 6
  45 #define MAX_SINKS_PER_LINK 4
  46
  47
  48 /*******************************************************************************
  49  * Display Core Interfaces
  50  ******************************************************************************/
  51 struct dmcu_version {
  52         unsigned int date;
  53         unsigned int month;
  54         unsigned int year;
  55         unsigned int interface_version;
  56 };
  57
  58 struct dc_versions {
  59         const char *dc_ver;
  60         struct dmcu_version dmcu_version;
  61 };
  62
  63 struct dc_caps {
  64         uint32_t max_streams;
  65         uint32_t max_links;
  66         uint32_t max_audios;
  67         uint32_t max_slave_planes;
  68         uint32_t max_planes;
  69         uint32_t max_downscale_ratio;
  70         uint32_t i2c_speed_in_khz;
  71         uint32_t dmdata_alloc_size;
  72         unsigned int max_cursor_size;
  73         unsigned int max_video_width;
  74         int linear_pitch_alignment;
  75         bool dcc_const_color;
  76         bool dynamic_audio;
  77         bool is_apu;
  78         bool dual_link_dvi;
  79         bool post_blend_color_processing;
  80 };
  81
  82 struct dc_dcc_surface_param {
  83         struct dc_size surface_size;
  84         enum surface_pixel_format format;
  85         enum swizzle_mode_values swizzle_mode;
  86         enum dc_scan_direction scan;
  87 };
  88
  89 struct dc_dcc_setting {
  90         unsigned int max_compressed_blk_size;
  91         unsigned int max_uncompressed_blk_size;
  92         bool independent_64b_blks;
  93 };
  94
  95 struct dc_surface_dcc_cap {
  96         union {
  97                 struct {
  98                         struct dc_dcc_setting rgb;
  99                 } grph;
 100
 101                 struct {
 102                         struct dc_dcc_setting luma;
 103                         struct dc_dcc_setting chroma;
 104                 } video;
 105         };
 106
 107         bool capable;
 108         bool const_color_support;
 109 };
 110
 111 struct dc_static_screen_events {
 112         bool force_trigger;
 113         bool cursor_update;
 114         bool surface_update;
 115         bool overlay_update;
 116 };
 117
 118
 119 /* Surface update type is used by dc_update_surfaces_and_stream
 120  * The update type is determined at the very beginning of the function based
 121  * on parameters passed in and decides how much programming (or updating) is
 122  * going to be done during the call.
 123  *
 124  * UPDATE_TYPE_FAST is used for really fast updates that do not require much
 125  * logical calculations or hardware register programming. This update MUST be
 126  * ISR safe on windows. Currently fast update will only be used to flip surface
 127  * address.
 128  *
 129  * UPDATE_TYPE_MED is used for slower updates which require significant hw
 130  * re-programming however do not affect bandwidth consumption or clock
 131  * requirements. At present, this is the level at which front end updates
 132  * that do not require us to run bw_calcs happen. These are in/out transfer func
 133  * updates, viewport offset changes, recout size changes and pixel depth changes.
 134  * This update can be done at ISR, but we want to minimize how often this happens.
 135  *
 136  * UPDATE_TYPE_FULL is slow. Really slow. This requires us to recalculate our
 137  * bandwidth and clocks, possibly rearrange some pipes and reprogram anything front
 138  * end related. Any time viewport dimensions, recout dimensions, scaling ratios or
 139  * gamma need to be adjusted or pipe needs to be turned on (or disconnected) we do
 140  * a full update. This cannot be done at ISR level and should be a rare event.
 141  * Unless someone is stress testing mpo enter/exit, playing with colour or adjusting
 142  * underscan we don't expect to see this call at all.
 143  */
 144
 145 enum surface_update_type {
 146         UPDATE_TYPE_FAST, /* super fast, safe to execute in isr */
 147         UPDATE_TYPE_MED,  /* ISR safe, most of programming needed, no bw/clk change*/
 148         UPDATE_TYPE_FULL, /* may need to shuffle resources */
 149 };
 150
 151 /* Forward declaration*/
 152 struct dc;
 153 struct dc_plane_state;
 154 struct dc_state;
 155
 156
 157 struct dc_cap_funcs {
 158         bool (*get_dcc_compression_cap)(const struct dc *dc,
 159                         const struct dc_dcc_surface_param *input,
 160                         struct dc_surface_dcc_cap *output);
 161 };
 162
 163 struct link_training_settings;
 164
 165
 166 /* Structure to hold configuration flags set by dm at dc creation. */
 167 struct dc_config {
 168         bool gpu_vm_support;
 169         bool disable_disp_pll_sharing;
 170 };
 171
 172 enum visual_confirm {
 173         VISUAL_CONFIRM_DISABLE = 0,
 174         VISUAL_CONFIRM_SURFACE = 1,
 175         VISUAL_CONFIRM_HDR = 2,
 176 };
 177
 178 enum dcc_option {
 179         DCC_ENABLE = 0,
 180         DCC_DISABLE = 1,
 181         DCC_HALF_REQ_DISALBE = 2,
 182 };
 183
 184 enum pipe_split_policy {
 185         MPC_SPLIT_DYNAMIC = 0,
 186         MPC_SPLIT_AVOID = 1,
 187         MPC_SPLIT_AVOID_MULT_DISP = 2,
 188 };
 189
 190 enum wm_report_mode {
 191         WM_REPORT_DEFAULT = 0,
 192         WM_REPORT_OVERRIDE = 1,
 193 };
 194
 195 /*
 196  * For any clocks that may differ per pipe
 197  * only the max is stored in this structure
 198  */
 199 struct dc_clocks {
 200         int dispclk_khz;
 201         int max_supported_dppclk_khz;
 202         int dppclk_khz;
 203         int dcfclk_khz;
 204         int socclk_khz;
 205         int dcfclk_deep_sleep_khz;
 206         int fclk_khz;
 207         int phyclk_khz;
 208 };
 209
 210 struct dc_debug {
 211         enum visual_confirm visual_confirm;
 212         bool sanity_checks;
 213         bool max_disp_clk;
 214         bool surface_trace;
 215         bool timing_trace;
 216         bool clock_trace;
 217         bool validation_trace;
 218         bool bandwidth_calcs_trace;
 219         int max_downscale_src_width;
 220
 221         /* stutter efficiency related */
 222         bool disable_stutter;
 223         bool use_max_lb;
 224         enum dcc_option disable_dcc;
 225         enum pipe_split_policy pipe_split_policy;
 226         bool force_single_disp_pipe_split;
 227         bool voltage_align_fclk;
 228
 229         bool disable_dfs_bypass;
 230         bool disable_dpp_power_gate;
 231         bool disable_hubp_power_gate;
 232         bool disable_pplib_wm_range;
 233         enum wm_report_mode pplib_wm_report_mode;
 234         unsigned int min_disp_clk_khz;
 235         int sr_exit_time_dpm0_ns;
 236         int sr_enter_plus_exit_time_dpm0_ns;
 237         int sr_exit_time_ns;
 238         int sr_enter_plus_exit_time_ns;
 239         int urgent_latency_ns;
 240         int percent_of_ideal_drambw;
 241         int dram_clock_change_latency_ns;
 242         bool optimized_watermark;
 243         int always_scale;
 244         bool disable_pplib_clock_request;
 245         bool disable_clock_gate;
 246         bool disable_dmcu;
 247         bool disable_psr;
 248         bool force_abm_enable;
 249         bool disable_hbup_pg;
 250         bool disable_dpp_pg;
 251         bool disable_stereo_support;
 252         bool vsr_support;
 253         bool performance_trace;
 254         bool az_endpoint_mute_only;
 255         bool always_use_regamma;
 256         bool p010_mpo_support;
 257         bool recovery_enabled;
 258         bool avoid_vbios_exec_table;
 259         bool scl_reset_length10;
 260         bool hdmi20_disable;
 261         bool skip_detection_link_training;
 262
 263         struct {
 264                 uint32_t ltFailCount;
 265                 uint32_t i2cErrorCount;
 266                 uint32_t auxErrorCount;
 267         } debug_data;
 268 };
 269 struct dc_state;
 270 struct resource_pool;
 271 struct dce_hwseq;
 272 struct dc {
 273         struct dc_versions versions;
 274         struct dc_caps caps;
 275         struct dc_cap_funcs cap_funcs;
 276         struct dc_config config;
 277         struct dc_debug debug;
 278
 279         struct dc_context *ctx;
 280
 281         uint8_t link_count;
 282         struct dc_link *links[MAX_PIPES * 2];
 283
 284         struct dc_state *current_state;
 285         struct resource_pool *res_pool;
 286
 287         /* Display Engine Clock levels */
 288         struct dm_pp_clock_levels sclk_lvls;
 289
 290         /* Inputs into BW and WM calculations. */
 291         struct bw_calcs_dceip *bw_dceip;
 292         struct bw_calcs_vbios *bw_vbios;
 293 #ifdef CONFIG_X86
 294         struct dcn_soc_bounding_box *dcn_soc;
 295         struct dcn_ip_params *dcn_ip;
 296         struct display_mode_lib dml;
 297 #endif
 298
 299         /* HW functions */
 300         struct hw_sequencer_funcs hwss;
 301         struct dce_hwseq *hwseq;
 302
 303         /* temp store of dm_pp_display_configuration
 304          * to compare to see if display config changed
 305          */
 306         struct dm_pp_display_configuration prev_display_config;
 307
 308         bool optimized_required;
 309
 310         bool apply_edp_fast_boot_optimization;
 311
 312         /* FBC compressor */
 313         struct compressor *fbc_compressor;
 314 };
 315
 316 enum frame_buffer_mode {
 317         FRAME_BUFFER_MODE_LOCAL_ONLY = 0,
 318         FRAME_BUFFER_MODE_ZFB_ONLY,
 319         FRAME_BUFFER_MODE_MIXED_ZFB_AND_LOCAL,
 320 } ;
 321
 322 struct dchub_init_data {
 323         int64_t zfb_phys_addr_base;
 324         int64_t zfb_mc_base_addr;
 325         uint64_t zfb_size_in_byte;
 326         enum frame_buffer_mode fb_mode;
 327         bool dchub_initialzied;
 328         bool dchub_info_valid;
 329 };
 330
 331 struct dc_init_data {
 332         struct hw_asic_id asic_id;
 333         void *driver; /* ctx */
 334         struct cgs_device *cgs_device;
 335
 336         int num_virtual_links;
 337         /*
 338          * If 'vbios_override' not NULL, it will be called instead
 339          * of the real VBIOS. Intended use is Diagnostics on FPGA.
 340          */
 341         struct dc_bios *vbios_override;
 342         enum dce_environment dce_environment;
 343
 344         struct dc_config flags;
 345         uint32_t log_mask;
 346 };
 347
 348 struct dc *dc_create(const struct dc_init_data *init_params);
 349
 350 void dc_destroy(struct dc **dc);
 351
 352 /*******************************************************************************
 353  * Surface Interfaces
 354  ******************************************************************************/
 355
 356 enum {
 357         TRANSFER_FUNC_POINTS = 1025
 358 };
 359
 360 struct dc_hdr_static_metadata {
 361         /* display chromaticities and white point in units of 0.00001 */
 362         unsigned int chromaticity_green_x;
 363         unsigned int chromaticity_green_y;
 364         unsigned int chromaticity_blue_x;
 365         unsigned int chromaticity_blue_y;
 366         unsigned int chromaticity_red_x;
 367         unsigned int chromaticity_red_y;
 368         unsigned int chromaticity_white_point_x;
 369         unsigned int chromaticity_white_point_y;
 370
 371         uint32_t min_luminance;
 372         uint32_t max_luminance;
 373         uint32_t maximum_content_light_level;
 374         uint32_t maximum_frame_average_light_level;
 375 };
 376
 377 enum dc_transfer_func_type {
 378         TF_TYPE_PREDEFINED,
 379         TF_TYPE_DISTRIBUTED_POINTS,
 380         TF_TYPE_BYPASS,
 381         TF_TYPE_HWPWL
 382 };
 383
 384 struct dc_transfer_func_distributed_points {
 385         struct fixed31_32 red[TRANSFER_FUNC_POINTS];
 386         struct fixed31_32 green[TRANSFER_FUNC_POINTS];
 387         struct fixed31_32 blue[TRANSFER_FUNC_POINTS];
 388
 389         uint16_t end_exponent;
 390         uint16_t x_point_at_y1_red;
 391         uint16_t x_point_at_y1_green;
 392         uint16_t x_point_at_y1_blue;
 393 };
 394
 395 enum dc_transfer_func_predefined {
 396         TRANSFER_FUNCTION_SRGB,
 397         TRANSFER_FUNCTION_BT709,
 398         TRANSFER_FUNCTION_PQ,
 399         TRANSFER_FUNCTION_LINEAR,
 400         TRANSFER_FUNCTION_UNITY,
 401         TRANSFER_FUNCTION_HLG,
 402         TRANSFER_FUNCTION_HLG12,
 403         TRANSFER_FUNCTION_GAMMA22
 404 };
 405
 406 struct dc_transfer_func {
 407         struct kref refcount;
 408         enum dc_transfer_func_type type;
 409         enum dc_transfer_func_predefined tf;
 410         /* FP16 1.0 reference level in nits, default is 80 nits, only for PQ*/
 411         uint32_t sdr_ref_white_level;
 412         struct dc_context *ctx;
 413         union {
 414                 struct pwl_params pwl;
 415                 struct dc_transfer_func_distributed_points tf_pts;
 416         };
 417 };
 418
 419 /*
 420  * This structure is filled in by dc_surface_get_status and contains
 421  * the last requested address and the currently active address so the called
 422  * can determine if there are any outstanding flips
 423  */
 424 struct dc_plane_status {
 425         struct dc_plane_address requested_address;
 426         struct dc_plane_address current_address;
 427         bool is_flip_pending;
 428         bool is_right_eye;
 429 };
 430
 431 union surface_update_flags {
 432
 433         struct {
 434                 /* Medium updates */
 435                 uint32_t dcc_change:1;
 436                 uint32_t color_space_change:1;
 437                 uint32_t horizontal_mirror_change:1;
 438                 uint32_t per_pixel_alpha_change:1;
 439                 uint32_t rotation_change:1;
 440                 uint32_t swizzle_change:1;
 441                 uint32_t scaling_change:1;
 442                 uint32_t position_change:1;
 443                 uint32_t in_transfer_func_change:1;
 444                 uint32_t input_csc_change:1;
 445                 uint32_t coeff_reduction_change:1;
 446                 uint32_t output_tf_change:1;
 447                 uint32_t pixel_format_change:1;
 448
 449                 /* Full updates */
 450                 uint32_t new_plane:1;
 451                 uint32_t bpp_change:1;
 452                 uint32_t gamma_change:1;
 453                 uint32_t bandwidth_change:1;
 454                 uint32_t clock_change:1;
 455                 uint32_t stereo_format_change:1;
 456                 uint32_t full_update:1;
 457         } bits;
 458
 459         uint32_t raw;
 460 };
 461
 462 struct dc_plane_state {
 463         struct dc_plane_address address;
 464         struct dc_plane_flip_time time;
 465         struct scaling_taps scaling_quality;
 466         struct rect src_rect;
 467         struct rect dst_rect;
 468         struct rect clip_rect;
 469
 470         union plane_size plane_size;
 471         union dc_tiling_info tiling_info;
 472
 473         struct dc_plane_dcc_param dcc;
 474
 475         struct dc_gamma *gamma_correction;
 476         struct dc_transfer_func *in_transfer_func;
 477         struct dc_bias_and_scale *bias_and_scale;
 478         struct dc_csc_transform input_csc_color_matrix;
 479         struct fixed31_32 coeff_reduction_factor;
 480         uint32_t sdr_white_level;
 481
 482         // TODO: No longer used, remove
 483         struct dc_hdr_static_metadata hdr_static_ctx;
 484
 485         enum dc_color_space color_space;
 486
 487         enum surface_pixel_format format;
 488         enum dc_rotation_angle rotation;
 489         enum plane_stereo_format stereo_format;
 490
 491         bool is_tiling_rotated;
 492         bool per_pixel_alpha;
 493         bool visible;
 494         bool flip_immediate;
 495         bool horizontal_mirror;
 496
 497         union surface_update_flags update_flags;
 498         /* private to DC core */
 499         struct dc_plane_status status;
 500         struct dc_context *ctx;
 501
 502         /* private to dc_surface.c */
 503         enum dc_irq_source irq_source;
 504         struct kref refcount;
 505 };
 506
 507 struct dc_plane_info {
 508         union plane_size plane_size;
 509         union dc_tiling_info tiling_info;
 510         struct dc_plane_dcc_param dcc;
 511         enum surface_pixel_format format;
 512         enum dc_rotation_angle rotation;
 513         enum plane_stereo_format stereo_format;
 514         enum dc_color_space color_space;
 515         unsigned int sdr_white_level;
 516         bool horizontal_mirror;
 517         bool visible;
 518         bool per_pixel_alpha;
 519         bool input_csc_enabled;
 520 };
 521
 522 struct dc_scaling_info {
 523         struct rect src_rect;
 524         struct rect dst_rect;
 525         struct rect clip_rect;
 526         struct scaling_taps scaling_quality;
 527 };
 528
 529 struct dc_surface_update {
 530         struct dc_plane_state *surface;
 531
 532         /* isr safe update parameters.  null means no updates */
 533         const struct dc_flip_addrs *flip_addr;
 534         const struct dc_plane_info *plane_info;
 535         const struct dc_scaling_info *scaling_info;
 536
 537         /* following updates require alloc/sleep/spin that is not isr safe,
 538          * null means no updates
 539          */
 540         const struct dc_gamma *gamma;
 541         const struct dc_transfer_func *in_transfer_func;
 542
 543         const struct dc_csc_transform *input_csc_color_matrix;
 544         const struct fixed31_32 *coeff_reduction_factor;
 545 };
 546
 547 /*
 548  * Create a new surface with default parameters;
 549  */
 550 struct dc_plane_state *dc_create_plane_state(struct dc *dc);
 551 const struct dc_plane_status *dc_plane_get_status(
 552                 const struct dc_plane_state *plane_state);
 553
 554 void dc_plane_state_retain(struct dc_plane_state *plane_state);
 555 void dc_plane_state_release(struct dc_plane_state *plane_state);
 556
 557 void dc_gamma_retain(struct dc_gamma *dc_gamma);
 558 void dc_gamma_release(struct dc_gamma **dc_gamma);
 559 struct dc_gamma *dc_create_gamma(void);
 560
 561 void dc_transfer_func_retain(struct dc_transfer_func *dc_tf);
 562 void dc_transfer_func_release(struct dc_transfer_func *dc_tf);
 563 struct dc_transfer_func *dc_create_transfer_func(void);
 564
 565 /*
 566  * This structure holds a surface address.  There could be multiple addresses
 567  * in cases such as Stereo 3D, Planar YUV, etc.  Other per-flip attributes such
 568  * as frame durations and DCC format can also be set.
 569  */
 570 struct dc_flip_addrs {
 571         struct dc_plane_address address;
 572         unsigned int flip_timestamp_in_us;
 573         bool flip_immediate;
 574         /* TODO: add flip duration for FreeSync */
 575 };
 576
 577 bool dc_post_update_surfaces_to_stream(
 578                 struct dc *dc);
 579
 580 #include "dc_stream.h"
 581
 582 /*
 583  * Structure to store surface/stream associations for validation
 584  */
 585 struct dc_validation_set {
 586         struct dc_stream_state *stream;
 587         struct dc_plane_state *plane_states[MAX_SURFACES];
 588         uint8_t plane_count;
 589 };
 590
 591 enum dc_status dc_validate_plane(struct dc *dc, const struct dc_plane_state *plane_state);
 592
 593 enum dc_status dc_validate_global_state(
 594                 struct dc *dc,
 595                 struct dc_state *new_ctx);
 596
 597
 598 void dc_resource_state_construct(
 599                 const struct dc *dc,
 600                 struct dc_state *dst_ctx);
 601
 602 void dc_resource_state_copy_construct(
 603                 const struct dc_state *src_ctx,
 604                 struct dc_state *dst_ctx);
 605
 606 void dc_resource_state_copy_construct_current(
 607                 const struct dc *dc,
 608                 struct dc_state *dst_ctx);
 609
 610 void dc_resource_state_destruct(struct dc_state *context);
 611
 612 /*
 613  * TODO update to make it about validation sets
 614  * Set up streams and links associated to drive sinks
 615  * The streams parameter is an absolute set of all active streams.
 616  *
 617  * After this call:
 618  *   Phy, Encoder, Timing Generator are programmed and enabled.
 619  *   New streams are enabled with blank stream; no memory read.
 620  */
 621 bool dc_commit_state(struct dc *dc, struct dc_state *context);
 622
 623
 624 struct dc_state *dc_create_state(void);
 625 void dc_retain_state(struct dc_state *context);
 626 void dc_release_state(struct dc_state *context);
 627
 628 /*******************************************************************************
 629  * Link Interfaces
 630  ******************************************************************************/
 631
 632 struct dpcd_caps {
 633         union dpcd_rev dpcd_rev;
 634         union max_lane_count max_ln_count;
 635         union max_down_spread max_down_spread;
 636
 637         /* dongle type (DP converter, CV smart dongle) */
 638         enum display_dongle_type dongle_type;
 639         /* Dongle's downstream count. */
 640         union sink_count sink_count;
 641         /* If dongle_type == DISPLAY_DONGLE_DP_HDMI_CONVERTER,
 642         indicates 'Frame Sequential-to-lllFrame Pack' conversion capability.*/
 643         struct dc_dongle_caps dongle_caps;
 644
 645         uint32_t sink_dev_id;
 646         int8_t sink_dev_id_str[6];
 647         int8_t sink_hw_revision;
 648         int8_t sink_fw_revision[2];
 649
 650         uint32_t branch_dev_id;
 651         int8_t branch_dev_name[6];
 652         int8_t branch_hw_revision;
 653         int8_t branch_fw_revision[2];
 654
 655         bool allow_invalid_MSA_timing_param;
 656         bool panel_mode_edp;
 657         bool dpcd_display_control_capable;
 658 };
 659
 660 #include "dc_link.h"
 661
 662 /*******************************************************************************
 663  * Sink Interfaces - A sink corresponds to a display output device
 664  ******************************************************************************/
 665
 666 struct dc_container_id {
 667         // 128bit GUID in binary form
 668         unsigned char  guid[16];
 669         // 8 byte port ID -> ELD.PortID
 670         unsigned int   portId[2];
 671         // 128bit GUID in binary formufacturer name -> ELD.ManufacturerName
 672         unsigned short manufacturerName;
 673         // 2 byte product code -> ELD.ProductCode
 674         unsigned short productCode;
 675 };
 676
 677
 678
 679 /*
 680  * The sink structure contains EDID and other display device properties
 681  */
 682 struct dc_sink {
 683         enum signal_type sink_signal;
 684         struct dc_edid dc_edid; /* raw edid */
 685         struct dc_edid_caps edid_caps; /* parse display caps */
 686         struct dc_container_id *dc_container_id;
 687         uint32_t dongle_max_pix_clk;
 688         void *priv;
 689         struct stereo_3d_features features_3d[TIMING_3D_FORMAT_MAX];
 690         bool converter_disable_audio;
 691
 692         /* private to DC core */
 693         struct dc_link *link;
 694         struct dc_context *ctx;
 695
 696         uint32_t sink_id;
 697
 698         /* private to dc_sink.c */
 699         // refcount must be the last member in dc_sink, since we want the
 700         // sink structure to be logically cloneable up to (but not including)
 701         // refcount
 702         struct kref refcount;
 703 };
 704
 705 void dc_sink_retain(struct dc_sink *sink);
 706 void dc_sink_release(struct dc_sink *sink);
 707
 708 struct dc_sink_init_data {
 709         enum signal_type sink_signal;
 710         struct dc_link *link;
 711         uint32_t dongle_max_pix_clk;
 712         bool converter_disable_audio;
 713 };
 714
 715 struct dc_sink *dc_sink_create(const struct dc_sink_init_data *init_params);
 716
 717 /* Newer interfaces  */
 718 struct dc_cursor {
 719         struct dc_plane_address address;
 720         struct dc_cursor_attributes attributes;
 721 };
 722
 723
 724 /*******************************************************************************
 725  * Interrupt interfaces
 726  ******************************************************************************/
 727 enum dc_irq_source dc_interrupt_to_irq_source(
 728                 struct dc *dc,
 729                 uint32_t src_id,
 730                 uint32_t ext_id);
 731 bool dc_interrupt_set(struct dc *dc, enum dc_irq_source src, bool enable);
 732 void dc_interrupt_ack(struct dc *dc, enum dc_irq_source src);
 733 enum dc_irq_source dc_get_hpd_irq_source_at_index(
 734                 struct dc *dc, uint32_t link_index);
 735
 736 /*******************************************************************************
 737  * Power Interfaces
 738  ******************************************************************************/
 739
 740 void dc_set_power_state(
 741                 struct dc *dc,
 742                 enum dc_acpi_cm_power_state power_state);
 743 void dc_resume(struct dc *dc);
 744
 745 #endif /* DC_INTERFACE_H_ */