drivers/gpio/gpio-sodaville.c

   1 /*
   2  *  GPIO interface for Intel Sodaville SoCs.
   3  *
   4  *  Copyright (c) 2010, 2011 Intel Corporation
   5  *
   6  *  Author: Hans J. Koch <hjk@linutronix.de>
   7  *
   8  *  This program is free software; you can redistribute it and/or modify
   9  *  it under the terms of the GNU General Public License 2 as published
  10  *  by the Free Software Foundation.
  11  *
  12  */
  13
  14 #include <linux/errno.h>
  15 #include <linux/init.h>
  16 #include <linux/io.h>
  17 #include <linux/irq.h>
  18 #include <linux/interrupt.h>
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/gpio/driver.h>
  24
  25 #define DRV_NAME                "sdv_gpio"
  26 #define SDV_NUM_PUB_GPIOS       12
  27 #define PCI_DEVICE_ID_SDV_GPIO  0x2e67
  28 #define GPIO_BAR                0
  29
  30 #define GPOUTR          0x00
  31 #define GPOER           0x04
  32 #define GPINR           0x08
  33
  34 #define GPSTR           0x0c
  35 #define GPIT1R0         0x10
  36 #define GPIO_INT        0x14
  37 #define GPIT1R1         0x18
  38
  39 #define GPMUXCTL        0x1c
  40
  41 struct sdv_gpio_chip_data {
  42         int irq_base;
  43         void __iomem *gpio_pub_base;
  44         struct irq_domain *id;
  45         struct irq_chip_generic *gc;
  46         struct gpio_chip chip;
  47 };
  48
  49 static int sdv_gpio_pub_set_type(struct irq_data *d, unsigned int type)
  50 {
  51         struct irq_chip_generic *gc = irq_data_get_irq_chip_data(d);
  52         struct sdv_gpio_chip_data *sd = gc->private;
  53         void __iomem *type_reg;
  54         u32 reg;
  55
  56         if (d->hwirq < 8)
  57                 type_reg = sd->gpio_pub_base + GPIT1R0;
  58         else
  59                 type_reg = sd->gpio_pub_base + GPIT1R1;
  60
  61         reg = readl(type_reg);
  62
  63         switch (type) {
  64         case IRQ_TYPE_LEVEL_HIGH:
  65                 reg &= ~BIT(4 * (d->hwirq % 8));
  66                 break;
  67
  68         case IRQ_TYPE_LEVEL_LOW:
  69                 reg |= BIT(4 * (d->hwirq % 8));
  70                 break;
  71
  72         default:
  73                 return -EINVAL;
  74         }
  75
  76         writel(reg, type_reg);
  77         return 0;
  78 }
  79
  80 static irqreturn_t sdv_gpio_pub_irq_handler(int irq, void *data)
  81 {
  82         struct sdv_gpio_chip_data *sd = data;
  83         unsigned long irq_stat = readl(sd->gpio_pub_base + GPSTR);
  84         int irq_bit;
  85
  86         irq_stat &= readl(sd->gpio_pub_base + GPIO_INT);
  87         if (!irq_stat)
  88                 return IRQ_NONE;
  89
  90         for_each_set_bit(irq_bit, &irq_stat, 32)
  91                 generic_handle_irq(irq_find_mapping(sd->id, irq_bit));
  92
  93         return IRQ_HANDLED;
  94 }
  95
  96 static int sdv_xlate(struct irq_domain *h, struct device_node *node,
  97                 const u32 *intspec, u32 intsize, irq_hw_number_t *out_hwirq,
  98                 u32 *out_type)
  99 {
 100         u32 line, type;
 101
 102         if (node != irq_domain_get_of_node(h))
 103                 return -EINVAL;
 104
 105         if (intsize < 2)
 106                 return -EINVAL;
 107
 108         line = *intspec;
 109         *out_hwirq = line;
 110
 111         intspec++;
 112         type = *intspec;
 113
 114         switch (type) {
 115         case IRQ_TYPE_LEVEL_LOW:
 116         case IRQ_TYPE_LEVEL_HIGH:
 117                 *out_type = type;
 118                 break;
 119         default:
 120                 return -EINVAL;
 121         }
 122         return 0;
 123 }
 124
 125 static const struct irq_domain_ops irq_domain_sdv_ops = {
 126         .xlate = sdv_xlate,
 127 };
 128
 129 static int sdv_register_irqsupport(struct sdv_gpio_chip_data *sd,
 130                 struct pci_dev *pdev)
 131 {
 132         struct irq_chip_type *ct;
 133         int ret;
 134
 135         sd->irq_base = devm_irq_alloc_descs(&pdev->dev, -1, 0,
 136                                             SDV_NUM_PUB_GPIOS, -1);
 137         if (sd->irq_base < 0)
 138                 return sd->irq_base;
 139
 140         /* mask + ACK all interrupt sources */
 141         writel(0, sd->gpio_pub_base + GPIO_INT);
 142         writel((1 << 11) - 1, sd->gpio_pub_base + GPSTR);
 143
 144         ret = devm_request_irq(&pdev->dev, pdev->irq,
 145                                sdv_gpio_pub_irq_handler, IRQF_SHARED,
 146                                "sdv_gpio", sd);
 147         if (ret)
 148                 return ret;
 149
 150         /*
 151          * This gpio irq controller latches level irqs. Testing shows that if
 152          * we unmask & ACK the IRQ before the source of the interrupt is gone
 153          * then the interrupt is active again.
 154          */
 155         sd->gc = devm_irq_alloc_generic_chip(&pdev->dev, "sdv-gpio", 1,
 156                                              sd->irq_base,
 157                                              sd->gpio_pub_base,
 158                                              handle_fasteoi_irq);
 159         if (!sd->gc)
 160                 return -ENOMEM;
 161
 162         sd->gc->private = sd;
 163         ct = sd->gc->chip_types;
 164         ct->type = IRQ_TYPE_LEVEL_HIGH | IRQ_TYPE_LEVEL_LOW;
 165         ct->regs.eoi = GPSTR;
 166         ct->regs.mask = GPIO_INT;
 167         ct->chip.irq_mask = irq_gc_mask_clr_bit;
 168         ct->chip.irq_unmask = irq_gc_mask_set_bit;
 169         ct->chip.irq_eoi = irq_gc_eoi;
 170         ct->chip.irq_set_type = sdv_gpio_pub_set_type;
 171
 172         irq_setup_generic_chip(sd->gc, IRQ_MSK(SDV_NUM_PUB_GPIOS),
 173                         IRQ_GC_INIT_MASK_CACHE, IRQ_NOREQUEST,
 174                         IRQ_LEVEL | IRQ_NOPROBE);
 175
 176         sd->id = irq_domain_add_legacy(pdev->dev.of_node, SDV_NUM_PUB_GPIOS,
 177                                 sd->irq_base, 0, &irq_domain_sdv_ops, sd);
 178         if (!sd->id)
 179                 return -ENODEV;
 180
 181         return 0;
 182 }
 183
 184 static int sdv_gpio_probe(struct pci_dev *pdev,
 185                                         const struct pci_device_id *pci_id)
 186 {
 187         struct sdv_gpio_chip_data *sd;
 188         int ret;
 189         u32 mux_val;
 190
 191         sd = devm_kzalloc(&pdev->dev, sizeof(*sd), GFP_KERNEL);
 192         if (!sd)
 193                 return -ENOMEM;
 194
 195         ret = pcim_enable_device(pdev);
 196         if (ret) {
 197                 dev_err(&pdev->dev, "can't enable device.\n");
 198                 return ret;
 199         }
 200
 201         ret = pcim_iomap_regions(pdev, 1 << GPIO_BAR, DRV_NAME);
 202         if (ret) {
 203                 dev_err(&pdev->dev, "can't alloc PCI BAR #%d\n", GPIO_BAR);
 204                 return ret;
 205         }
 206
 207         sd->gpio_pub_base = pcim_iomap_table(pdev)[GPIO_BAR];
 208
 209         ret = of_property_read_u32(pdev->dev.of_node, "intel,muxctl", &mux_val);
 210         if (!ret)
 211                 writel(mux_val, sd->gpio_pub_base + GPMUXCTL);
 212
 213         ret = bgpio_init(&sd->chip, &pdev->dev, 4,
 214                         sd->gpio_pub_base + GPINR, sd->gpio_pub_base + GPOUTR,
 215                         NULL, sd->gpio_pub_base + GPOER, NULL, 0);
 216         if (ret)
 217                 return ret;
 218
 219         sd->chip.ngpio = SDV_NUM_PUB_GPIOS;
 220
 221         ret = devm_gpiochip_add_data(&pdev->dev, &sd->chip, sd);
 222         if (ret < 0) {
 223                 dev_err(&pdev->dev, "gpiochip_add() failed.\n");
 224                 return ret;
 225         }
 226
 227         ret = sdv_register_irqsupport(sd, pdev);
 228         if (ret)
 229                 return ret;
 230
 231         pci_set_drvdata(pdev, sd);
 232         dev_info(&pdev->dev, "Sodaville GPIO driver registered.\n");
 233         return 0;
 234 }
 235
 236 static const struct pci_device_id sdv_gpio_pci_ids[] = {
 237         { PCI_DEVICE(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_SDV_GPIO) },
 238         { 0, },
 239 };
 240
 241 static struct pci_driver sdv_gpio_driver = {
 242         .driver = {
 243                 .suppress_bind_attrs = true,
 244         },
 245         .name = DRV_NAME,
 246         .id_table = sdv_gpio_pci_ids,
 247         .probe = sdv_gpio_probe,
 248 };
 249 builtin_pci_driver(sdv_gpio_driver);