arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165
 166 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 167
 168 #define X2(x...) x, x
 169 #define X3(x...) X2(x), x
 170 #define X4(x...) X2(x), X2(x)
 171 #define X5(x...) X4(x), x
 172 #define X6(x...) X4(x), X2(x)
 173 #define X7(x...) X4(x), X3(x)
 174 #define X8(x...) X4(x), X4(x)
 175 #define X16(x...) X8(x), X8(x)
 176
 177 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 178 #define FASTOP_SIZE 8
 179
 180 /*
 181  * fastop functions have a special calling convention:
 182  *
 183  * dst:    rax        (in/out)
 184  * src:    rdx        (in/out)
 185  * src2:   rcx        (in)
 186  * flags:  rflags     (in/out)
 187  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 188  *
 189  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 190  * different operand sizes can be reached by calculation, rather than a jump
 191  * table (which would be bigger than the code).
 192  *
 193  * fastop functions are declared as taking a never-defined fastop parameter,
 194  * so they can't be called from C directly.
 195  */
 196
 197 struct fastop;
 198
 199 struct opcode {
 200         u64 flags : 56;
 201         u64 intercept : 8;
 202         union {
 203                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 204                 const struct opcode *group;
 205                 const struct group_dual *gdual;
 206                 const struct gprefix *gprefix;
 207                 const struct escape *esc;
 208                 void (*fastop)(struct fastop *fake);
 209         } u;
 210         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 211 };
 212
 213 struct group_dual {
 214         struct opcode mod012[8];
 215         struct opcode mod3[8];
 216 };
 217
 218 struct gprefix {
 219         struct opcode pfx_no;
 220         struct opcode pfx_66;
 221         struct opcode pfx_f2;
 222         struct opcode pfx_f3;
 223 };
 224
 225 struct escape {
 226         struct opcode op[8];
 227         struct opcode high[64];
 228 };
 229
 230 /* EFLAGS bit definitions. */
 231 #define EFLG_ID (1<<21)
 232 #define EFLG_VIP (1<<20)
 233 #define EFLG_VIF (1<<19)
 234 #define EFLG_AC (1<<18)
 235 #define EFLG_VM (1<<17)
 236 #define EFLG_RF (1<<16)
 237 #define EFLG_IOPL (3<<12)
 238 #define EFLG_NT (1<<14)
 239 #define EFLG_OF (1<<11)
 240 #define EFLG_DF (1<<10)
 241 #define EFLG_IF (1<<9)
 242 #define EFLG_TF (1<<8)
 243 #define EFLG_SF (1<<7)
 244 #define EFLG_ZF (1<<6)
 245 #define EFLG_AF (1<<4)
 246 #define EFLG_PF (1<<2)
 247 #define EFLG_CF (1<<0)
 248
 249 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 250 #define EFLG_RESERVED_ONE_MASK 2
 251
 252 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 253 {
 254         if (!(ctxt->regs_valid & (1 << nr))) {
 255                 ctxt->regs_valid |= 1 << nr;
 256                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 257         }
 258         return ctxt->_regs[nr];
 259 }
 260
 261 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 262 {
 263         ctxt->regs_valid |= 1 << nr;
 264         ctxt->regs_dirty |= 1 << nr;
 265         return &ctxt->_regs[nr];
 266 }
 267
 268 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 269 {
 270         reg_read(ctxt, nr);
 271         return reg_write(ctxt, nr);
 272 }
 273
 274 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 275 {
 276         unsigned reg;
 277
 278         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 279                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 280 }
 281
 282 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 283 {
 284         ctxt->regs_dirty = 0;
 285         ctxt->regs_valid = 0;
 286 }
 287
 288 /*
 289  * These EFLAGS bits are restored from saved value during emulation, and
 290  * any changes are written back to the saved value after emulation.
 291  */
 292 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 293
 294 #ifdef CONFIG_X86_64
 295 #define ON64(x) x
 296 #else
 297 #define ON64(x)
 298 #endif
 299
 300 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 301
 302 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 303 #define FOP_RET   "ret \n\t"
 304
 305 #define FOP_START(op) \
 306         extern void em_##op(struct fastop *fake); \
 307         asm(".pushsection .text, \"ax\" \n\t" \
 308             ".global em_" #op " \n\t" \
 309             FOP_ALIGN \
 310             "em_" #op ": \n\t"
 311
 312 #define FOP_END \
 313             ".popsection")
 314
 315 #define FOPNOP() FOP_ALIGN FOP_RET
 316
 317 #define FOP1E(op,  dst) \
 318         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 319
 320 #define FOP1EEX(op,  dst) \
 321         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 322
 323 #define FASTOP1(op) \
 324         FOP_START(op) \
 325         FOP1E(op##b, al) \
 326         FOP1E(op##w, ax) \
 327         FOP1E(op##l, eax) \
 328         ON64(FOP1E(op##q, rax)) \
 329         FOP_END
 330
 331 /* 1-operand, using src2 (for MUL/DIV r/m) */
 332 #define FASTOP1SRC2(op, name) \
 333         FOP_START(name) \
 334         FOP1E(op, cl) \
 335         FOP1E(op, cx) \
 336         FOP1E(op, ecx) \
 337         ON64(FOP1E(op, rcx)) \
 338         FOP_END
 339
 340 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 341 #define FASTOP1SRC2EX(op, name) \
 342         FOP_START(name) \
 343         FOP1EEX(op, cl) \
 344         FOP1EEX(op, cx) \
 345         FOP1EEX(op, ecx) \
 346         ON64(FOP1EEX(op, rcx)) \
 347         FOP_END
 348
 349 #define FOP2E(op,  dst, src)       \
 350         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 351
 352 #define FASTOP2(op) \
 353         FOP_START(op) \
 354         FOP2E(op##b, al, dl) \
 355         FOP2E(op##w, ax, dx) \
 356         FOP2E(op##l, eax, edx) \
 357         ON64(FOP2E(op##q, rax, rdx)) \
 358         FOP_END
 359
 360 /* 2 operand, word only */
 361 #define FASTOP2W(op) \
 362         FOP_START(op) \
 363         FOPNOP() \
 364         FOP2E(op##w, ax, dx) \
 365         FOP2E(op##l, eax, edx) \
 366         ON64(FOP2E(op##q, rax, rdx)) \
 367         FOP_END
 368
 369 /* 2 operand, src is CL */
 370 #define FASTOP2CL(op) \
 371         FOP_START(op) \
 372         FOP2E(op##b, al, cl) \
 373         FOP2E(op##w, ax, cl) \
 374         FOP2E(op##l, eax, cl) \
 375         ON64(FOP2E(op##q, rax, cl)) \
 376         FOP_END
 377
 378 #define FOP3E(op,  dst, src, src2) \
 379         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 380
 381 /* 3-operand, word-only, src2=cl */
 382 #define FASTOP3WCL(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP3E(op##w, ax, dx, cl) \
 386         FOP3E(op##l, eax, edx, cl) \
 387         ON64(FOP3E(op##q, rax, rdx, cl)) \
 388         FOP_END
 389
 390 /* Special case for SETcc - 1 instruction per cc */
 391 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 392
 393 asm(".global kvm_fastop_exception \n"
 394     "kvm_fastop_exception: xor %esi, %esi; ret");
 395
 396 FOP_START(setcc)
 397 FOP_SETCC(seto)
 398 FOP_SETCC(setno)
 399 FOP_SETCC(setc)
 400 FOP_SETCC(setnc)
 401 FOP_SETCC(setz)
 402 FOP_SETCC(setnz)
 403 FOP_SETCC(setbe)
 404 FOP_SETCC(setnbe)
 405 FOP_SETCC(sets)
 406 FOP_SETCC(setns)
 407 FOP_SETCC(setp)
 408 FOP_SETCC(setnp)
 409 FOP_SETCC(setl)
 410 FOP_SETCC(setnl)
 411 FOP_SETCC(setle)
 412 FOP_SETCC(setnle)
 413 FOP_END;
 414
 415 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 416 FOP_END;
 417
 418 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 419                                     enum x86_intercept intercept,
 420                                     enum x86_intercept_stage stage)
 421 {
 422         struct x86_instruction_info info = {
 423                 .intercept  = intercept,
 424                 .rep_prefix = ctxt->rep_prefix,
 425                 .modrm_mod  = ctxt->modrm_mod,
 426                 .modrm_reg  = ctxt->modrm_reg,
 427                 .modrm_rm   = ctxt->modrm_rm,
 428                 .src_val    = ctxt->src.val64,
 429                 .dst_val    = ctxt->dst.val64,
 430                 .src_bytes  = ctxt->src.bytes,
 431                 .dst_bytes  = ctxt->dst.bytes,
 432                 .ad_bytes   = ctxt->ad_bytes,
 433                 .next_rip   = ctxt->eip,
 434         };
 435
 436         return ctxt->ops->intercept(ctxt, &info, stage);
 437 }
 438
 439 static void assign_masked(ulong *dest, ulong src, ulong mask)
 440 {
 441         *dest = (*dest & ~mask) | (src & mask);
 442 }
 443
 444 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 445 {
 446         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 447 }
 448
 449 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 450 {
 451         u16 sel;
 452         struct desc_struct ss;
 453
 454         if (ctxt->mode == X86EMUL_MODE_PROT64)
 455                 return ~0UL;
 456         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 457         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 458 }
 459
 460 static int stack_size(struct x86_emulate_ctxt *ctxt)
 461 {
 462         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 463 }
 464
 465 /* Access/update address held in a register, based on addressing mode. */
 466 static inline unsigned long
 467 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 468 {
 469         if (ctxt->ad_bytes == sizeof(unsigned long))
 470                 return reg;
 471         else
 472                 return reg & ad_mask(ctxt);
 473 }
 474
 475 static inline unsigned long
 476 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 477 {
 478         return address_mask(ctxt, reg);
 479 }
 480
 481 static void masked_increment(ulong *reg, ulong mask, int inc)
 482 {
 483         assign_masked(reg, *reg + inc, mask);
 484 }
 485
 486 static inline void
 487 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 488 {
 489         ulong mask;
 490
 491         if (ctxt->ad_bytes == sizeof(unsigned long))
 492                 mask = ~0UL;
 493         else
 494                 mask = ad_mask(ctxt);
 495         masked_increment(reg, mask, inc);
 496 }
 497
 498 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 499 {
 500         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 501 }
 502
 503 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 504 {
 505         register_address_increment(ctxt, &ctxt->_eip, rel);
 506 }
 507
 508 static u32 desc_limit_scaled(struct desc_struct *desc)
 509 {
 510         u32 limit = get_desc_limit(desc);
 511
 512         return desc->g ? (limit << 12) | 0xfff : limit;
 513 }
 514
 515 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 516 {
 517         ctxt->has_seg_override = true;
 518         ctxt->seg_override = seg;
 519 }
 520
 521 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 522 {
 523         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 524                 return 0;
 525
 526         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 527 }
 528
 529 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 530 {
 531         if (!ctxt->has_seg_override)
 532                 return 0;
 533
 534         return ctxt->seg_override;
 535 }
 536
 537 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 538                              u32 error, bool valid)
 539 {
 540         ctxt->exception.vector = vec;
 541         ctxt->exception.error_code = error;
 542         ctxt->exception.error_code_valid = valid;
 543         return X86EMUL_PROPAGATE_FAULT;
 544 }
 545
 546 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 547 {
 548         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 549 }
 550
 551 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 552 {
 553         return emulate_exception(ctxt, GP_VECTOR, err, true);
 554 }
 555
 556 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 557 {
 558         return emulate_exception(ctxt, SS_VECTOR, err, true);
 559 }
 560
 561 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 562 {
 563         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 564 }
 565
 566 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 567 {
 568         return emulate_exception(ctxt, TS_VECTOR, err, true);
 569 }
 570
 571 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 572 {
 573         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 574 }
 575
 576 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 577 {
 578         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 579 }
 580
 581 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 582 {
 583         u16 selector;
 584         struct desc_struct desc;
 585
 586         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 587         return selector;
 588 }
 589
 590 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 591                                  unsigned seg)
 592 {
 593         u16 dummy;
 594         u32 base3;
 595         struct desc_struct desc;
 596
 597         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 598         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 599 }
 600
 601 /*
 602  * x86 defines three classes of vector instructions: explicitly
 603  * aligned, explicitly unaligned, and the rest, which change behaviour
 604  * depending on whether they're AVX encoded or not.
 605  *
 606  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 607  * subject to the same check.
 608  */
 609 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 610 {
 611         if (likely(size < 16))
 612                 return false;
 613
 614         if (ctxt->d & Aligned)
 615                 return true;
 616         else if (ctxt->d & Unaligned)
 617                 return false;
 618         else if (ctxt->d & Avx)
 619                 return false;
 620         else
 621                 return true;
 622 }
 623
 624 static int __linearize(struct x86_emulate_ctxt *ctxt,
 625                      struct segmented_address addr,
 626                      unsigned size, bool write, bool fetch,
 627                      ulong *linear)
 628 {
 629         struct desc_struct desc;
 630         bool usable;
 631         ulong la;
 632         u32 lim;
 633         u16 sel;
 634         unsigned cpl;
 635
 636         la = seg_base(ctxt, addr.seg) + addr.ea;
 637         switch (ctxt->mode) {
 638         case X86EMUL_MODE_PROT64:
 639                 if (((signed long)la << 16) >> 16 != la)
 640                         return emulate_gp(ctxt, 0);
 641                 break;
 642         default:
 643                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 644                                                 addr.seg);
 645                 if (!usable)
 646                         goto bad;
 647                 /* code segment in protected mode or read-only data segment */
 648                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 649                                         || !(desc.type & 2)) && write)
 650                         goto bad;
 651                 /* unreadable code segment */
 652                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 653                         goto bad;
 654                 lim = desc_limit_scaled(&desc);
 655                 if ((desc.type & 8) || !(desc.type & 4)) {
 656                         /* expand-up segment */
 657                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 658                                 goto bad;
 659                 } else {
 660                         /* expand-down segment */
 661                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 662                                 goto bad;
 663                         lim = desc.d ? 0xffffffff : 0xffff;
 664                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 665                                 goto bad;
 666                 }
 667                 cpl = ctxt->ops->cpl(ctxt);
 668                 if (!(desc.type & 8)) {
 669                         /* data segment */
 670                         if (cpl > desc.dpl)
 671                                 goto bad;
 672                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 673                         /* nonconforming code segment */
 674                         if (cpl != desc.dpl)
 675                                 goto bad;
 676                 } else if ((desc.type & 8) && (desc.type & 4)) {
 677                         /* conforming code segment */
 678                         if (cpl < desc.dpl)
 679                                 goto bad;
 680                 }
 681                 break;
 682         }
 683         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 684                 la &= (u32)-1;
 685         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 686                 return emulate_gp(ctxt, 0);
 687         *linear = la;
 688         return X86EMUL_CONTINUE;
 689 bad:
 690         if (addr.seg == VCPU_SREG_SS)
 691                 return emulate_ss(ctxt, sel);
 692         else
 693                 return emulate_gp(ctxt, sel);
 694 }
 695
 696 static int linearize(struct x86_emulate_ctxt *ctxt,
 697                      struct segmented_address addr,
 698                      unsigned size, bool write,
 699                      ulong *linear)
 700 {
 701         return __linearize(ctxt, addr, size, write, false, linear);
 702 }
 703
 704
 705 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 706                               struct segmented_address addr,
 707                               void *data,
 708                               unsigned size)
 709 {
 710         int rc;
 711         ulong linear;
 712
 713         rc = linearize(ctxt, addr, size, false, &linear);
 714         if (rc != X86EMUL_CONTINUE)
 715                 return rc;
 716         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 717 }
 718
 719 /*
 720  * Fetch the next byte of the instruction being emulated which is pointed to
 721  * by ctxt->_eip, then increment ctxt->_eip.
 722  *
 723  * Also prefetch the remaining bytes of the instruction without crossing page
 724  * boundary if they are not in fetch_cache yet.
 725  */
 726 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 727 {
 728         struct fetch_cache *fc = &ctxt->fetch;
 729         int rc;
 730         int size, cur_size;
 731
 732         if (ctxt->_eip == fc->end) {
 733                 unsigned long linear;
 734                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 735                                                   .ea  = ctxt->_eip };
 736                 cur_size = fc->end - fc->start;
 737                 size = min(15UL - cur_size,
 738                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 739                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 740                 if (unlikely(rc != X86EMUL_CONTINUE))
 741                         return rc;
 742                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 743                                       size, &ctxt->exception);
 744                 if (unlikely(rc != X86EMUL_CONTINUE))
 745                         return rc;
 746                 fc->end += size;
 747         }
 748         *dest = fc->data[ctxt->_eip - fc->start];
 749         ctxt->_eip++;
 750         return X86EMUL_CONTINUE;
 751 }
 752
 753 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 754                          void *dest, unsigned size)
 755 {
 756         int rc;
 757
 758         /* x86 instructions are limited to 15 bytes. */
 759         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 760                 return X86EMUL_UNHANDLEABLE;
 761         while (size--) {
 762                 rc = do_insn_fetch_byte(ctxt, dest++);
 763                 if (rc != X86EMUL_CONTINUE)
 764                         return rc;
 765         }
 766         return X86EMUL_CONTINUE;
 767 }
 768
 769 /* Fetch next part of the instruction being emulated. */
 770 #define insn_fetch(_type, _ctxt)                                        \
 771 ({      unsigned long _x;                                               \
 772         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 773         if (rc != X86EMUL_CONTINUE)                                     \
 774                 goto done;                                              \
 775         (_type)_x;                                                      \
 776 })
 777
 778 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 779 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 780         if (rc != X86EMUL_CONTINUE)                                     \
 781                 goto done;                                              \
 782 })
 783
 784 /*
 785  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 786  * pointer into the block that addresses the relevant register.
 787  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 788  */
 789 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 790                              int byteop)
 791 {
 792         void *p;
 793         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 794
 795         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 796                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 797         else
 798                 p = reg_rmw(ctxt, modrm_reg);
 799         return p;
 800 }
 801
 802 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 803                            struct segmented_address addr,
 804                            u16 *size, unsigned long *address, int op_bytes)
 805 {
 806         int rc;
 807
 808         if (op_bytes == 2)
 809                 op_bytes = 3;
 810         *address = 0;
 811         rc = segmented_read_std(ctxt, addr, size, 2);
 812         if (rc != X86EMUL_CONTINUE)
 813                 return rc;
 814         addr.ea += 2;
 815         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 816         return rc;
 817 }
 818
 819 FASTOP2(add);
 820 FASTOP2(or);
 821 FASTOP2(adc);
 822 FASTOP2(sbb);
 823 FASTOP2(and);
 824 FASTOP2(sub);
 825 FASTOP2(xor);
 826 FASTOP2(cmp);
 827 FASTOP2(test);
 828
 829 FASTOP1SRC2(mul, mul_ex);
 830 FASTOP1SRC2(imul, imul_ex);
 831 FASTOP1SRC2EX(div, div_ex);
 832 FASTOP1SRC2EX(idiv, idiv_ex);
 833
 834 FASTOP3WCL(shld);
 835 FASTOP3WCL(shrd);
 836
 837 FASTOP2W(imul);
 838
 839 FASTOP1(not);
 840 FASTOP1(neg);
 841 FASTOP1(inc);
 842 FASTOP1(dec);
 843
 844 FASTOP2CL(rol);
 845 FASTOP2CL(ror);
 846 FASTOP2CL(rcl);
 847 FASTOP2CL(rcr);
 848 FASTOP2CL(shl);
 849 FASTOP2CL(shr);
 850 FASTOP2CL(sar);
 851
 852 FASTOP2W(bsf);
 853 FASTOP2W(bsr);
 854 FASTOP2W(bt);
 855 FASTOP2W(bts);
 856 FASTOP2W(btr);
 857 FASTOP2W(btc);
 858
 859 FASTOP2(xadd);
 860
 861 static u8 test_cc(unsigned int condition, unsigned long flags)
 862 {
 863         u8 rc;
 864         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 865
 866         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 867         asm("push %[flags]; popf; call *%[fastop]"
 868             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 869         return rc;
 870 }
 871
 872 static void fetch_register_operand(struct operand *op)
 873 {
 874         switch (op->bytes) {
 875         case 1:
 876                 op->val = *(u8 *)op->addr.reg;
 877                 break;
 878         case 2:
 879                 op->val = *(u16 *)op->addr.reg;
 880                 break;
 881         case 4:
 882                 op->val = *(u32 *)op->addr.reg;
 883                 break;
 884         case 8:
 885                 op->val = *(u64 *)op->addr.reg;
 886                 break;
 887         }
 888 }
 889
 890 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 891 {
 892         ctxt->ops->get_fpu(ctxt);
 893         switch (reg) {
 894         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 895         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 896         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 897         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 898         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 899         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 900         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 901         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 902 #ifdef CONFIG_X86_64
 903         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 904         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 905         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 906         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 907         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 908         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 909         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 910         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 911 #endif
 912         default: BUG();
 913         }
 914         ctxt->ops->put_fpu(ctxt);
 915 }
 916
 917 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 918                           int reg)
 919 {
 920         ctxt->ops->get_fpu(ctxt);
 921         switch (reg) {
 922         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 923         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 924         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 925         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 926         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 927         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 928         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 929         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 930 #ifdef CONFIG_X86_64
 931         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 932         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 933         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 934         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 935         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 936         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 937         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 938         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 939 #endif
 940         default: BUG();
 941         }
 942         ctxt->ops->put_fpu(ctxt);
 943 }
 944
 945 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 946 {
 947         ctxt->ops->get_fpu(ctxt);
 948         switch (reg) {
 949         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 950         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 951         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 952         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 953         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 954         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 955         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 956         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 957         default: BUG();
 958         }
 959         ctxt->ops->put_fpu(ctxt);
 960 }
 961
 962 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 963 {
 964         ctxt->ops->get_fpu(ctxt);
 965         switch (reg) {
 966         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 967         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 968         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 969         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 970         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 971         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 972         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 973         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 974         default: BUG();
 975         }
 976         ctxt->ops->put_fpu(ctxt);
 977 }
 978
 979 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 980 {
 981         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 982                 return emulate_nm(ctxt);
 983
 984         ctxt->ops->get_fpu(ctxt);
 985         asm volatile("fninit");
 986         ctxt->ops->put_fpu(ctxt);
 987         return X86EMUL_CONTINUE;
 988 }
 989
 990 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 991 {
 992         u16 fcw;
 993
 994         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 995                 return emulate_nm(ctxt);
 996
 997         ctxt->ops->get_fpu(ctxt);
 998         asm volatile("fnstcw %0": "+m"(fcw));
 999         ctxt->ops->put_fpu(ctxt);
1000
1001         /* force 2 byte destination */
1002         ctxt->dst.bytes = 2;
1003         ctxt->dst.val = fcw;
1004
1005         return X86EMUL_CONTINUE;
1006 }
1007
1008 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1009 {
1010         u16 fsw;
1011
1012         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1013                 return emulate_nm(ctxt);
1014
1015         ctxt->ops->get_fpu(ctxt);
1016         asm volatile("fnstsw %0": "+m"(fsw));
1017         ctxt->ops->put_fpu(ctxt);
1018
1019         /* force 2 byte destination */
1020         ctxt->dst.bytes = 2;
1021         ctxt->dst.val = fsw;
1022
1023         return X86EMUL_CONTINUE;
1024 }
1025
1026 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1027                                     struct operand *op)
1028 {
1029         unsigned reg = ctxt->modrm_reg;
1030
1031         if (!(ctxt->d & ModRM))
1032                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1033
1034         if (ctxt->d & Sse) {
1035                 op->type = OP_XMM;
1036                 op->bytes = 16;
1037                 op->addr.xmm = reg;
1038                 read_sse_reg(ctxt, &op->vec_val, reg);
1039                 return;
1040         }
1041         if (ctxt->d & Mmx) {
1042                 reg &= 7;
1043                 op->type = OP_MM;
1044                 op->bytes = 8;
1045                 op->addr.mm = reg;
1046                 return;
1047         }
1048
1049         op->type = OP_REG;
1050         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1051         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1052
1053         fetch_register_operand(op);
1054         op->orig_val = op->val;
1055 }
1056
1057 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1058 {
1059         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1060                 ctxt->modrm_seg = VCPU_SREG_SS;
1061 }
1062
1063 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1064                         struct operand *op)
1065 {
1066         u8 sib;
1067         int index_reg = 0, base_reg = 0, scale;
1068         int rc = X86EMUL_CONTINUE;
1069         ulong modrm_ea = 0;
1070
1071         if (ctxt->rex_prefix) {
1072                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1073                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1074                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1075         }
1076
1077         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1078         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1079         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1080         ctxt->modrm_seg = VCPU_SREG_DS;
1081
1082         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1083                 op->type = OP_REG;
1084                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1085                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1086                                 ctxt->d & ByteOp);
1087                 if (ctxt->d & Sse) {
1088                         op->type = OP_XMM;
1089                         op->bytes = 16;
1090                         op->addr.xmm = ctxt->modrm_rm;
1091                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1092                         return rc;
1093                 }
1094                 if (ctxt->d & Mmx) {
1095                         op->type = OP_MM;
1096                         op->bytes = 8;
1097                         op->addr.mm = ctxt->modrm_rm & 7;
1098                         return rc;
1099                 }
1100                 fetch_register_operand(op);
1101                 return rc;
1102         }
1103
1104         op->type = OP_MEM;
1105
1106         if (ctxt->ad_bytes == 2) {
1107                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1108                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1109                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1110                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1111
1112                 /* 16-bit ModR/M decode. */
1113                 switch (ctxt->modrm_mod) {
1114                 case 0:
1115                         if (ctxt->modrm_rm == 6)
1116                                 modrm_ea += insn_fetch(u16, ctxt);
1117                         break;
1118                 case 1:
1119                         modrm_ea += insn_fetch(s8, ctxt);
1120                         break;
1121                 case 2:
1122                         modrm_ea += insn_fetch(u16, ctxt);
1123                         break;
1124                 }
1125                 switch (ctxt->modrm_rm) {
1126                 case 0:
1127                         modrm_ea += bx + si;
1128                         break;
1129                 case 1:
1130                         modrm_ea += bx + di;
1131                         break;
1132                 case 2:
1133                         modrm_ea += bp + si;
1134                         break;
1135                 case 3:
1136                         modrm_ea += bp + di;
1137                         break;
1138                 case 4:
1139                         modrm_ea += si;
1140                         break;
1141                 case 5:
1142                         modrm_ea += di;
1143                         break;
1144                 case 6:
1145                         if (ctxt->modrm_mod != 0)
1146                                 modrm_ea += bp;
1147                         break;
1148                 case 7:
1149                         modrm_ea += bx;
1150                         break;
1151                 }
1152                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1153                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1154                         ctxt->modrm_seg = VCPU_SREG_SS;
1155                 modrm_ea = (u16)modrm_ea;
1156         } else {
1157                 /* 32/64-bit ModR/M decode. */
1158                 if ((ctxt->modrm_rm & 7) == 4) {
1159                         sib = insn_fetch(u8, ctxt);
1160                         index_reg |= (sib >> 3) & 7;
1161                         base_reg |= sib & 7;
1162                         scale = sib >> 6;
1163
1164                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1165                                 modrm_ea += insn_fetch(s32, ctxt);
1166                         else {
1167                                 modrm_ea += reg_read(ctxt, base_reg);
1168                                 adjust_modrm_seg(ctxt, base_reg);
1169                         }
1170                         if (index_reg != 4)
1171                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1172                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1173                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1174                                 ctxt->rip_relative = 1;
1175                 } else {
1176                         base_reg = ctxt->modrm_rm;
1177                         modrm_ea += reg_read(ctxt, base_reg);
1178                         adjust_modrm_seg(ctxt, base_reg);
1179                 }
1180                 switch (ctxt->modrm_mod) {
1181                 case 0:
1182                         if (ctxt->modrm_rm == 5)
1183                                 modrm_ea += insn_fetch(s32, ctxt);
1184                         break;
1185                 case 1:
1186                         modrm_ea += insn_fetch(s8, ctxt);
1187                         break;
1188                 case 2:
1189                         modrm_ea += insn_fetch(s32, ctxt);
1190                         break;
1191                 }
1192         }
1193         op->addr.mem.ea = modrm_ea;
1194 done:
1195         return rc;
1196 }
1197
1198 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1199                       struct operand *op)
1200 {
1201         int rc = X86EMUL_CONTINUE;
1202
1203         op->type = OP_MEM;
1204         switch (ctxt->ad_bytes) {
1205         case 2:
1206                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1207                 break;
1208         case 4:
1209                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1210                 break;
1211         case 8:
1212                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1213                 break;
1214         }
1215 done:
1216         return rc;
1217 }
1218
1219 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1220 {
1221         long sv = 0, mask;
1222
1223         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1224                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1225
1226                 if (ctxt->src.bytes == 2)
1227                         sv = (s16)ctxt->src.val & (s16)mask;
1228                 else if (ctxt->src.bytes == 4)
1229                         sv = (s32)ctxt->src.val & (s32)mask;
1230                 else
1231                         sv = (s64)ctxt->src.val & (s64)mask;
1232
1233                 ctxt->dst.addr.mem.ea += (sv >> 3);
1234         }
1235
1236         /* only subword offset */
1237         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1238 }
1239
1240 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1241                          unsigned long addr, void *dest, unsigned size)
1242 {
1243         int rc;
1244         struct read_cache *mc = &ctxt->mem_read;
1245
1246         if (mc->pos < mc->end)
1247                 goto read_cached;
1248
1249         WARN_ON((mc->end + size) >= sizeof(mc->data));
1250
1251         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1252                                       &ctxt->exception);
1253         if (rc != X86EMUL_CONTINUE)
1254                 return rc;
1255
1256         mc->end += size;
1257
1258 read_cached:
1259         memcpy(dest, mc->data + mc->pos, size);
1260         mc->pos += size;
1261         return X86EMUL_CONTINUE;
1262 }
1263
1264 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1265                           struct segmented_address addr,
1266                           void *data,
1267                           unsigned size)
1268 {
1269         int rc;
1270         ulong linear;
1271
1272         rc = linearize(ctxt, addr, size, false, &linear);
1273         if (rc != X86EMUL_CONTINUE)
1274                 return rc;
1275         return read_emulated(ctxt, linear, data, size);
1276 }
1277
1278 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1279                            struct segmented_address addr,
1280                            const void *data,
1281                            unsigned size)
1282 {
1283         int rc;
1284         ulong linear;
1285
1286         rc = linearize(ctxt, addr, size, true, &linear);
1287         if (rc != X86EMUL_CONTINUE)
1288                 return rc;
1289         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1290                                          &ctxt->exception);
1291 }
1292
1293 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1294                              struct segmented_address addr,
1295                              const void *orig_data, const void *data,
1296                              unsigned size)
1297 {
1298         int rc;
1299         ulong linear;
1300
1301         rc = linearize(ctxt, addr, size, true, &linear);
1302         if (rc != X86EMUL_CONTINUE)
1303                 return rc;
1304         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1305                                            size, &ctxt->exception);
1306 }
1307
1308 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1309                            unsigned int size, unsigned short port,
1310                            void *dest)
1311 {
1312         struct read_cache *rc = &ctxt->io_read;
1313
1314         if (rc->pos == rc->end) { /* refill pio read ahead */
1315                 unsigned int in_page, n;
1316                 unsigned int count = ctxt->rep_prefix ?
1317                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1318                 in_page = (ctxt->eflags & EFLG_DF) ?
1319                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1320                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1321                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1322                         count);
1323                 if (n == 0)
1324                         n = 1;
1325                 rc->pos = rc->end = 0;
1326                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1327                         return 0;
1328                 rc->end = n * size;
1329         }
1330
1331         if (ctxt->rep_prefix && (ctxt->d & String) &&
1332             !(ctxt->eflags & EFLG_DF)) {
1333                 ctxt->dst.data = rc->data + rc->pos;
1334                 ctxt->dst.type = OP_MEM_STR;
1335                 ctxt->dst.count = (rc->end - rc->pos) / size;
1336                 rc->pos = rc->end;
1337         } else {
1338                 memcpy(dest, rc->data + rc->pos, size);
1339                 rc->pos += size;
1340         }
1341         return 1;
1342 }
1343
1344 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1345                                      u16 index, struct desc_struct *desc)
1346 {
1347         struct desc_ptr dt;
1348         ulong addr;
1349
1350         ctxt->ops->get_idt(ctxt, &dt);
1351
1352         if (dt.size < index * 8 + 7)
1353                 return emulate_gp(ctxt, index << 3 | 0x2);
1354
1355         addr = dt.address + index * 8;
1356         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1357                                    &ctxt->exception);
1358 }
1359
1360 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1361                                      u16 selector, struct desc_ptr *dt)
1362 {
1363         const struct x86_emulate_ops *ops = ctxt->ops;
1364         u32 base3 = 0;
1365
1366         if (selector & 1 << 2) {
1367                 struct desc_struct desc;
1368                 u16 sel;
1369
1370                 memset (dt, 0, sizeof *dt);
1371                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1372                                       VCPU_SREG_LDTR))
1373                         return;
1374
1375                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1376                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1377         } else
1378                 ops->get_gdt(ctxt, dt);
1379 }
1380
1381 /* allowed just for 8 bytes segments */
1382 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1383                                    u16 selector, struct desc_struct *desc,
1384                                    ulong *desc_addr_p)
1385 {
1386         struct desc_ptr dt;
1387         u16 index = selector >> 3;
1388         ulong addr;
1389
1390         get_descriptor_table_ptr(ctxt, selector, &dt);
1391
1392         if (dt.size < index * 8 + 7)
1393                 return emulate_gp(ctxt, selector & 0xfffc);
1394
1395         *desc_addr_p = addr = dt.address + index * 8;
1396         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1397                                    &ctxt->exception);
1398 }
1399
1400 /* allowed just for 8 bytes segments */
1401 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1402                                     u16 selector, struct desc_struct *desc)
1403 {
1404         struct desc_ptr dt;
1405         u16 index = selector >> 3;
1406         ulong addr;
1407
1408         get_descriptor_table_ptr(ctxt, selector, &dt);
1409
1410         if (dt.size < index * 8 + 7)
1411                 return emulate_gp(ctxt, selector & 0xfffc);
1412
1413         addr = dt.address + index * 8;
1414         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1415                                     &ctxt->exception);
1416 }
1417
1418 /* Does not support long mode */
1419 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1420                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1421 {
1422         struct desc_struct seg_desc, old_desc;
1423         u8 dpl, rpl;
1424         unsigned err_vec = GP_VECTOR;
1425         u32 err_code = 0;
1426         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1427         ulong desc_addr;
1428         int ret;
1429         u16 dummy;
1430         u32 base3 = 0;
1431
1432         memset(&seg_desc, 0, sizeof seg_desc);
1433
1434         if (ctxt->mode == X86EMUL_MODE_REAL) {
1435                 /* set real mode segment descriptor (keep limit etc. for
1436                  * unreal mode) */
1437                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1438                 set_desc_base(&seg_desc, selector << 4);
1439                 goto load;
1440         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1441                 /* VM86 needs a clean new segment descriptor */
1442                 set_desc_base(&seg_desc, selector << 4);
1443                 set_desc_limit(&seg_desc, 0xffff);
1444                 seg_desc.type = 3;
1445                 seg_desc.p = 1;
1446                 seg_desc.s = 1;
1447                 seg_desc.dpl = 3;
1448                 goto load;
1449         }
1450
1451         rpl = selector & 3;
1452
1453         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1454         if ((seg == VCPU_SREG_CS
1455              || (seg == VCPU_SREG_SS
1456                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1457              || seg == VCPU_SREG_TR)
1458             && null_selector)
1459                 goto exception;
1460
1461         /* TR should be in GDT only */
1462         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1463                 goto exception;
1464
1465         if (null_selector) /* for NULL selector skip all following checks */
1466                 goto load;
1467
1468         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1469         if (ret != X86EMUL_CONTINUE)
1470                 return ret;
1471
1472         err_code = selector & 0xfffc;
1473         err_vec = GP_VECTOR;
1474
1475         /* can't load system descriptor into segment selector */
1476         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1477                 goto exception;
1478
1479         if (!seg_desc.p) {
1480                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1481                 goto exception;
1482         }
1483
1484         dpl = seg_desc.dpl;
1485
1486         switch (seg) {
1487         case VCPU_SREG_SS:
1488                 /*
1489                  * segment is not a writable data segment or segment
1490                  * selector's RPL != CPL or segment selector's RPL != CPL
1491                  */
1492                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1493                         goto exception;
1494                 break;
1495         case VCPU_SREG_CS:
1496                 if (in_task_switch && rpl != dpl)
1497                         goto exception;
1498
1499                 if (!(seg_desc.type & 8))
1500                         goto exception;
1501
1502                 if (seg_desc.type & 4) {
1503                         /* conforming */
1504                         if (dpl > cpl)
1505                                 goto exception;
1506                 } else {
1507                         /* nonconforming */
1508                         if (rpl > cpl || dpl != cpl)
1509                                 goto exception;
1510                 }
1511                 /* CS(RPL) <- CPL */
1512                 selector = (selector & 0xfffc) | cpl;
1513                 break;
1514         case VCPU_SREG_TR:
1515                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1516                         goto exception;
1517                 old_desc = seg_desc;
1518                 seg_desc.type |= 2; /* busy */
1519                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1520                                                   sizeof(seg_desc), &ctxt->exception);
1521                 if (ret != X86EMUL_CONTINUE)
1522                         return ret;
1523                 break;
1524         case VCPU_SREG_LDTR:
1525                 if (seg_desc.s || seg_desc.type != 2)
1526                         goto exception;
1527                 break;
1528         default: /*  DS, ES, FS, or GS */
1529                 /*
1530                  * segment is not a data or readable code segment or
1531                  * ((segment is a data or nonconforming code segment)
1532                  * and (both RPL and CPL > DPL))
1533                  */
1534                 if ((seg_desc.type & 0xa) == 0x8 ||
1535                     (((seg_desc.type & 0xc) != 0xc) &&
1536                      (rpl > dpl && cpl > dpl)))
1537                         goto exception;
1538                 break;
1539         }
1540
1541         if (seg_desc.s) {
1542                 /* mark segment as accessed */
1543                 seg_desc.type |= 1;
1544                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1545                 if (ret != X86EMUL_CONTINUE)
1546                         return ret;
1547         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1548                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1549                                 sizeof(base3), &ctxt->exception);
1550                 if (ret != X86EMUL_CONTINUE)
1551                         return ret;
1552         }
1553 load:
1554         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1555         return X86EMUL_CONTINUE;
1556 exception:
1557         emulate_exception(ctxt, err_vec, err_code, true);
1558         return X86EMUL_PROPAGATE_FAULT;
1559 }
1560
1561 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1562                                    u16 selector, int seg)
1563 {
1564         u8 cpl = ctxt->ops->cpl(ctxt);
1565         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1566 }
1567
1568 static void write_register_operand(struct operand *op)
1569 {
1570         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1571         switch (op->bytes) {
1572         case 1:
1573                 *(u8 *)op->addr.reg = (u8)op->val;
1574                 break;
1575         case 2:
1576                 *(u16 *)op->addr.reg = (u16)op->val;
1577                 break;
1578         case 4:
1579                 *op->addr.reg = (u32)op->val;
1580                 break;  /* 64b: zero-extend */
1581         case 8:
1582                 *op->addr.reg = op->val;
1583                 break;
1584         }
1585 }
1586
1587 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1588 {
1589         int rc;
1590
1591         switch (op->type) {
1592         case OP_REG:
1593                 write_register_operand(op);
1594                 break;
1595         case OP_MEM:
1596                 if (ctxt->lock_prefix)
1597                         rc = segmented_cmpxchg(ctxt,
1598                                                op->addr.mem,
1599                                                &op->orig_val,
1600                                                &op->val,
1601                                                op->bytes);
1602                 else
1603                         rc = segmented_write(ctxt,
1604                                              op->addr.mem,
1605                                              &op->val,
1606                                              op->bytes);
1607                 if (rc != X86EMUL_CONTINUE)
1608                         return rc;
1609                 break;
1610         case OP_MEM_STR:
1611                 rc = segmented_write(ctxt,
1612                                 op->addr.mem,
1613                                 op->data,
1614                                 op->bytes * op->count);
1615                 if (rc != X86EMUL_CONTINUE)
1616                         return rc;
1617                 break;
1618         case OP_XMM:
1619                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1620                 break;
1621         case OP_MM:
1622                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1623                 break;
1624         case OP_NONE:
1625                 /* no writeback */
1626                 break;
1627         default:
1628                 break;
1629         }
1630         return X86EMUL_CONTINUE;
1631 }
1632
1633 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1634 {
1635         struct segmented_address addr;
1636
1637         rsp_increment(ctxt, -bytes);
1638         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1639         addr.seg = VCPU_SREG_SS;
1640
1641         return segmented_write(ctxt, addr, data, bytes);
1642 }
1643
1644 static int em_push(struct x86_emulate_ctxt *ctxt)
1645 {
1646         /* Disable writeback. */
1647         ctxt->dst.type = OP_NONE;
1648         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1649 }
1650
1651 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1652                        void *dest, int len)
1653 {
1654         int rc;
1655         struct segmented_address addr;
1656
1657         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1658         addr.seg = VCPU_SREG_SS;
1659         rc = segmented_read(ctxt, addr, dest, len);
1660         if (rc != X86EMUL_CONTINUE)
1661                 return rc;
1662
1663         rsp_increment(ctxt, len);
1664         return rc;
1665 }
1666
1667 static int em_pop(struct x86_emulate_ctxt *ctxt)
1668 {
1669         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1670 }
1671
1672 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1673                         void *dest, int len)
1674 {
1675         int rc;
1676         unsigned long val, change_mask;
1677         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1678         int cpl = ctxt->ops->cpl(ctxt);
1679
1680         rc = emulate_pop(ctxt, &val, len);
1681         if (rc != X86EMUL_CONTINUE)
1682                 return rc;
1683
1684         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1685                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1686
1687         switch(ctxt->mode) {
1688         case X86EMUL_MODE_PROT64:
1689         case X86EMUL_MODE_PROT32:
1690         case X86EMUL_MODE_PROT16:
1691                 if (cpl == 0)
1692                         change_mask |= EFLG_IOPL;
1693                 if (cpl <= iopl)
1694                         change_mask |= EFLG_IF;
1695                 break;
1696         case X86EMUL_MODE_VM86:
1697                 if (iopl < 3)
1698                         return emulate_gp(ctxt, 0);
1699                 change_mask |= EFLG_IF;
1700                 break;
1701         default: /* real mode */
1702                 change_mask |= (EFLG_IOPL | EFLG_IF);
1703                 break;
1704         }
1705
1706         *(unsigned long *)dest =
1707                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1708
1709         return rc;
1710 }
1711
1712 static int em_popf(struct x86_emulate_ctxt *ctxt)
1713 {
1714         ctxt->dst.type = OP_REG;
1715         ctxt->dst.addr.reg = &ctxt->eflags;
1716         ctxt->dst.bytes = ctxt->op_bytes;
1717         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1718 }
1719
1720 static int em_enter(struct x86_emulate_ctxt *ctxt)
1721 {
1722         int rc;
1723         unsigned frame_size = ctxt->src.val;
1724         unsigned nesting_level = ctxt->src2.val & 31;
1725         ulong rbp;
1726
1727         if (nesting_level)
1728                 return X86EMUL_UNHANDLEABLE;
1729
1730         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1731         rc = push(ctxt, &rbp, stack_size(ctxt));
1732         if (rc != X86EMUL_CONTINUE)
1733                 return rc;
1734         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1735                       stack_mask(ctxt));
1736         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1737                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1738                       stack_mask(ctxt));
1739         return X86EMUL_CONTINUE;
1740 }
1741
1742 static int em_leave(struct x86_emulate_ctxt *ctxt)
1743 {
1744         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1745                       stack_mask(ctxt));
1746         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1747 }
1748
1749 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1750 {
1751         int seg = ctxt->src2.val;
1752
1753         ctxt->src.val = get_segment_selector(ctxt, seg);
1754
1755         return em_push(ctxt);
1756 }
1757
1758 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1759 {
1760         int seg = ctxt->src2.val;
1761         unsigned long selector;
1762         int rc;
1763
1764         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1765         if (rc != X86EMUL_CONTINUE)
1766                 return rc;
1767
1768         if (ctxt->modrm_reg == VCPU_SREG_SS)
1769                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1770
1771         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1772         return rc;
1773 }
1774
1775 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1776 {
1777         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1778         int rc = X86EMUL_CONTINUE;
1779         int reg = VCPU_REGS_RAX;
1780
1781         while (reg <= VCPU_REGS_RDI) {
1782                 (reg == VCPU_REGS_RSP) ?
1783                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1784
1785                 rc = em_push(ctxt);
1786                 if (rc != X86EMUL_CONTINUE)
1787                         return rc;
1788
1789                 ++reg;
1790         }
1791
1792         return rc;
1793 }
1794
1795 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1796 {
1797         ctxt->src.val =  (unsigned long)ctxt->eflags;
1798         return em_push(ctxt);
1799 }
1800
1801 static int em_popa(struct x86_emulate_ctxt *ctxt)
1802 {
1803         int rc = X86EMUL_CONTINUE;
1804         int reg = VCPU_REGS_RDI;
1805
1806         while (reg >= VCPU_REGS_RAX) {
1807                 if (reg == VCPU_REGS_RSP) {
1808                         rsp_increment(ctxt, ctxt->op_bytes);
1809                         --reg;
1810                 }
1811
1812                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1813                 if (rc != X86EMUL_CONTINUE)
1814                         break;
1815                 --reg;
1816         }
1817         return rc;
1818 }
1819
1820 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1821 {
1822         const struct x86_emulate_ops *ops = ctxt->ops;
1823         int rc;
1824         struct desc_ptr dt;
1825         gva_t cs_addr;
1826         gva_t eip_addr;
1827         u16 cs, eip;
1828
1829         /* TODO: Add limit checks */
1830         ctxt->src.val = ctxt->eflags;
1831         rc = em_push(ctxt);
1832         if (rc != X86EMUL_CONTINUE)
1833                 return rc;
1834
1835         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1836
1837         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1838         rc = em_push(ctxt);
1839         if (rc != X86EMUL_CONTINUE)
1840                 return rc;
1841
1842         ctxt->src.val = ctxt->_eip;
1843         rc = em_push(ctxt);
1844         if (rc != X86EMUL_CONTINUE)
1845                 return rc;
1846
1847         ops->get_idt(ctxt, &dt);
1848
1849         eip_addr = dt.address + (irq << 2);
1850         cs_addr = dt.address + (irq << 2) + 2;
1851
1852         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1853         if (rc != X86EMUL_CONTINUE)
1854                 return rc;
1855
1856         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1857         if (rc != X86EMUL_CONTINUE)
1858                 return rc;
1859
1860         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1861         if (rc != X86EMUL_CONTINUE)
1862                 return rc;
1863
1864         ctxt->_eip = eip;
1865
1866         return rc;
1867 }
1868
1869 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1870 {
1871         int rc;
1872
1873         invalidate_registers(ctxt);
1874         rc = __emulate_int_real(ctxt, irq);
1875         if (rc == X86EMUL_CONTINUE)
1876                 writeback_registers(ctxt);
1877         return rc;
1878 }
1879
1880 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1881 {
1882         switch(ctxt->mode) {
1883         case X86EMUL_MODE_REAL:
1884                 return __emulate_int_real(ctxt, irq);
1885         case X86EMUL_MODE_VM86:
1886         case X86EMUL_MODE_PROT16:
1887         case X86EMUL_MODE_PROT32:
1888         case X86EMUL_MODE_PROT64:
1889         default:
1890                 /* Protected mode interrupts unimplemented yet */
1891                 return X86EMUL_UNHANDLEABLE;
1892         }
1893 }
1894
1895 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1896 {
1897         int rc = X86EMUL_CONTINUE;
1898         unsigned long temp_eip = 0;
1899         unsigned long temp_eflags = 0;
1900         unsigned long cs = 0;
1901         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1902                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1903                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1904         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1905
1906         /* TODO: Add stack limit check */
1907
1908         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1909
1910         if (rc != X86EMUL_CONTINUE)
1911                 return rc;
1912
1913         if (temp_eip & ~0xffff)
1914                 return emulate_gp(ctxt, 0);
1915
1916         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1917
1918         if (rc != X86EMUL_CONTINUE)
1919                 return rc;
1920
1921         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1922
1923         if (rc != X86EMUL_CONTINUE)
1924                 return rc;
1925
1926         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1927
1928         if (rc != X86EMUL_CONTINUE)
1929                 return rc;
1930
1931         ctxt->_eip = temp_eip;
1932
1933
1934         if (ctxt->op_bytes == 4)
1935                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1936         else if (ctxt->op_bytes == 2) {
1937                 ctxt->eflags &= ~0xffff;
1938                 ctxt->eflags |= temp_eflags;
1939         }
1940
1941         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1942         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1943
1944         return rc;
1945 }
1946
1947 static int em_iret(struct x86_emulate_ctxt *ctxt)
1948 {
1949         switch(ctxt->mode) {
1950         case X86EMUL_MODE_REAL:
1951                 return emulate_iret_real(ctxt);
1952         case X86EMUL_MODE_VM86:
1953         case X86EMUL_MODE_PROT16:
1954         case X86EMUL_MODE_PROT32:
1955         case X86EMUL_MODE_PROT64:
1956         default:
1957                 /* iret from protected mode unimplemented yet */
1958                 return X86EMUL_UNHANDLEABLE;
1959         }
1960 }
1961
1962 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1963 {
1964         int rc;
1965         unsigned short sel;
1966
1967         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1968
1969         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1970         if (rc != X86EMUL_CONTINUE)
1971                 return rc;
1972
1973         ctxt->_eip = 0;
1974         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1975         return X86EMUL_CONTINUE;
1976 }
1977
1978 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1979 {
1980         int rc = X86EMUL_CONTINUE;
1981
1982         switch (ctxt->modrm_reg) {
1983         case 2: /* call near abs */ {
1984                 long int old_eip;
1985                 old_eip = ctxt->_eip;
1986                 ctxt->_eip = ctxt->src.val;
1987                 ctxt->src.val = old_eip;
1988                 rc = em_push(ctxt);
1989                 break;
1990         }
1991         case 4: /* jmp abs */
1992                 ctxt->_eip = ctxt->src.val;
1993                 break;
1994         case 5: /* jmp far */
1995                 rc = em_jmp_far(ctxt);
1996                 break;
1997         case 6: /* push */
1998                 rc = em_push(ctxt);
1999                 break;
2000         }
2001         return rc;
2002 }
2003
2004 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2005 {
2006         u64 old = ctxt->dst.orig_val64;
2007
2008         if (ctxt->dst.bytes == 16)
2009                 return X86EMUL_UNHANDLEABLE;
2010
2011         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2012             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2013                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2014                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2015                 ctxt->eflags &= ~EFLG_ZF;
2016         } else {
2017                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2018                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2019
2020                 ctxt->eflags |= EFLG_ZF;
2021         }
2022         return X86EMUL_CONTINUE;
2023 }
2024
2025 static int em_ret(struct x86_emulate_ctxt *ctxt)
2026 {
2027         ctxt->dst.type = OP_REG;
2028         ctxt->dst.addr.reg = &ctxt->_eip;
2029         ctxt->dst.bytes = ctxt->op_bytes;
2030         return em_pop(ctxt);
2031 }
2032
2033 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2034 {
2035         int rc;
2036         unsigned long cs;
2037         int cpl = ctxt->ops->cpl(ctxt);
2038
2039         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2040         if (rc != X86EMUL_CONTINUE)
2041                 return rc;
2042         if (ctxt->op_bytes == 4)
2043                 ctxt->_eip = (u32)ctxt->_eip;
2044         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2045         if (rc != X86EMUL_CONTINUE)
2046                 return rc;
2047         /* Outer-privilege level return is not implemented */
2048         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2049                 return X86EMUL_UNHANDLEABLE;
2050         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2051         return rc;
2052 }
2053
2054 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2055 {
2056         int rc;
2057
2058         rc = em_ret_far(ctxt);
2059         if (rc != X86EMUL_CONTINUE)
2060                 return rc;
2061         rsp_increment(ctxt, ctxt->src.val);
2062         return X86EMUL_CONTINUE;
2063 }
2064
2065 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2066 {
2067         /* Save real source value, then compare EAX against destination. */
2068         ctxt->dst.orig_val = ctxt->dst.val;
2069         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2070         ctxt->src.orig_val = ctxt->src.val;
2071         ctxt->src.val = ctxt->dst.orig_val;
2072         fastop(ctxt, em_cmp);
2073
2074         if (ctxt->eflags & EFLG_ZF) {
2075                 /* Success: write back to memory. */
2076                 ctxt->dst.val = ctxt->src.orig_val;
2077         } else {
2078                 /* Failure: write the value we saw to EAX. */
2079                 ctxt->dst.type = OP_REG;
2080                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2081                 ctxt->dst.val = ctxt->dst.orig_val;
2082         }
2083         return X86EMUL_CONTINUE;
2084 }
2085
2086 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2087 {
2088         int seg = ctxt->src2.val;
2089         unsigned short sel;
2090         int rc;
2091
2092         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2093
2094         rc = load_segment_descriptor(ctxt, sel, seg);
2095         if (rc != X86EMUL_CONTINUE)
2096                 return rc;
2097
2098         ctxt->dst.val = ctxt->src.val;
2099         return rc;
2100 }
2101
2102 static void
2103 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2104                         struct desc_struct *cs, struct desc_struct *ss)
2105 {
2106         cs->l = 0;              /* will be adjusted later */
2107         set_desc_base(cs, 0);   /* flat segment */
2108         cs->g = 1;              /* 4kb granularity */
2109         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2110         cs->type = 0x0b;        /* Read, Execute, Accessed */
2111         cs->s = 1;
2112         cs->dpl = 0;            /* will be adjusted later */
2113         cs->p = 1;
2114         cs->d = 1;
2115         cs->avl = 0;
2116
2117         set_desc_base(ss, 0);   /* flat segment */
2118         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2119         ss->g = 1;              /* 4kb granularity */
2120         ss->s = 1;
2121         ss->type = 0x03;        /* Read/Write, Accessed */
2122         ss->d = 1;              /* 32bit stack segment */
2123         ss->dpl = 0;
2124         ss->p = 1;
2125         ss->l = 0;
2126         ss->avl = 0;
2127 }
2128
2129 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2130 {
2131         u32 eax, ebx, ecx, edx;
2132
2133         eax = ecx = 0;
2134         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2135         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2136                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2137                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2138 }
2139
2140 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2141 {
2142         const struct x86_emulate_ops *ops = ctxt->ops;
2143         u32 eax, ebx, ecx, edx;
2144
2145         /*
2146          * syscall should always be enabled in longmode - so only become
2147          * vendor specific (cpuid) if other modes are active...
2148          */
2149         if (ctxt->mode == X86EMUL_MODE_PROT64)
2150                 return true;
2151
2152         eax = 0x00000000;
2153         ecx = 0x00000000;
2154         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2155         /*
2156          * Intel ("GenuineIntel")
2157          * remark: Intel CPUs only support "syscall" in 64bit
2158          * longmode. Also an 64bit guest with a
2159          * 32bit compat-app running will #UD !! While this
2160          * behaviour can be fixed (by emulating) into AMD
2161          * response - CPUs of AMD can't behave like Intel.
2162          */
2163         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2164             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2165             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2166                 return false;
2167
2168         /* AMD ("AuthenticAMD") */
2169         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2170             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2171             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2172                 return true;
2173
2174         /* AMD ("AMDisbetter!") */
2175         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2176             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2177             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2178                 return true;
2179
2180         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2181         return false;
2182 }
2183
2184 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2185 {
2186         const struct x86_emulate_ops *ops = ctxt->ops;
2187         struct desc_struct cs, ss;
2188         u64 msr_data;
2189         u16 cs_sel, ss_sel;
2190         u64 efer = 0;
2191
2192         /* syscall is not available in real mode */
2193         if (ctxt->mode == X86EMUL_MODE_REAL ||
2194             ctxt->mode == X86EMUL_MODE_VM86)
2195                 return emulate_ud(ctxt);
2196
2197         if (!(em_syscall_is_enabled(ctxt)))
2198                 return emulate_ud(ctxt);
2199
2200         ops->get_msr(ctxt, MSR_EFER, &efer);
2201         setup_syscalls_segments(ctxt, &cs, &ss);
2202
2203         if (!(efer & EFER_SCE))
2204                 return emulate_ud(ctxt);
2205
2206         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2207         msr_data >>= 32;
2208         cs_sel = (u16)(msr_data & 0xfffc);
2209         ss_sel = (u16)(msr_data + 8);
2210
2211         if (efer & EFER_LMA) {
2212                 cs.d = 0;
2213                 cs.l = 1;
2214         }
2215         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2216         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2217
2218         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2219         if (efer & EFER_LMA) {
2220 #ifdef CONFIG_X86_64
2221                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2222
2223                 ops->get_msr(ctxt,
2224                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2225                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2226                 ctxt->_eip = msr_data;
2227
2228                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2229                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2230 #endif
2231         } else {
2232                 /* legacy mode */
2233                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2234                 ctxt->_eip = (u32)msr_data;
2235
2236                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2237         }
2238
2239         return X86EMUL_CONTINUE;
2240 }
2241
2242 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2243 {
2244         const struct x86_emulate_ops *ops = ctxt->ops;
2245         struct desc_struct cs, ss;
2246         u64 msr_data;
2247         u16 cs_sel, ss_sel;
2248         u64 efer = 0;
2249
2250         ops->get_msr(ctxt, MSR_EFER, &efer);
2251         /* inject #GP if in real mode */
2252         if (ctxt->mode == X86EMUL_MODE_REAL)
2253                 return emulate_gp(ctxt, 0);
2254
2255         /*
2256          * Not recognized on AMD in compat mode (but is recognized in legacy
2257          * mode).
2258          */
2259         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2260             && !vendor_intel(ctxt))
2261                 return emulate_ud(ctxt);
2262
2263         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2264         * Therefore, we inject an #UD.
2265         */
2266         if (ctxt->mode == X86EMUL_MODE_PROT64)
2267                 return emulate_ud(ctxt);
2268
2269         setup_syscalls_segments(ctxt, &cs, &ss);
2270
2271         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2272         switch (ctxt->mode) {
2273         case X86EMUL_MODE_PROT32:
2274                 if ((msr_data & 0xfffc) == 0x0)
2275                         return emulate_gp(ctxt, 0);
2276                 break;
2277         case X86EMUL_MODE_PROT64:
2278                 if (msr_data == 0x0)
2279                         return emulate_gp(ctxt, 0);
2280                 break;
2281         default:
2282                 break;
2283         }
2284
2285         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2286         cs_sel = (u16)msr_data;
2287         cs_sel &= ~SELECTOR_RPL_MASK;
2288         ss_sel = cs_sel + 8;
2289         ss_sel &= ~SELECTOR_RPL_MASK;
2290         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2291                 cs.d = 0;
2292                 cs.l = 1;
2293         }
2294
2295         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2296         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2297
2298         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2299         ctxt->_eip = msr_data;
2300
2301         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2302         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2303
2304         return X86EMUL_CONTINUE;
2305 }
2306
2307 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2308 {
2309         const struct x86_emulate_ops *ops = ctxt->ops;
2310         struct desc_struct cs, ss;
2311         u64 msr_data;
2312         int usermode;
2313         u16 cs_sel = 0, ss_sel = 0;
2314
2315         /* inject #GP if in real mode or Virtual 8086 mode */
2316         if (ctxt->mode == X86EMUL_MODE_REAL ||
2317             ctxt->mode == X86EMUL_MODE_VM86)
2318                 return emulate_gp(ctxt, 0);
2319
2320         setup_syscalls_segments(ctxt, &cs, &ss);
2321
2322         if ((ctxt->rex_prefix & 0x8) != 0x0)
2323                 usermode = X86EMUL_MODE_PROT64;
2324         else
2325                 usermode = X86EMUL_MODE_PROT32;
2326
2327         cs.dpl = 3;
2328         ss.dpl = 3;
2329         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2330         switch (usermode) {
2331         case X86EMUL_MODE_PROT32:
2332                 cs_sel = (u16)(msr_data + 16);
2333                 if ((msr_data & 0xfffc) == 0x0)
2334                         return emulate_gp(ctxt, 0);
2335                 ss_sel = (u16)(msr_data + 24);
2336                 break;
2337         case X86EMUL_MODE_PROT64:
2338                 cs_sel = (u16)(msr_data + 32);
2339                 if (msr_data == 0x0)
2340                         return emulate_gp(ctxt, 0);
2341                 ss_sel = cs_sel + 8;
2342                 cs.d = 0;
2343                 cs.l = 1;
2344                 break;
2345         }
2346         cs_sel |= SELECTOR_RPL_MASK;
2347         ss_sel |= SELECTOR_RPL_MASK;
2348
2349         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2350         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2351
2352         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2353         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2354
2355         return X86EMUL_CONTINUE;
2356 }
2357
2358 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2359 {
2360         int iopl;
2361         if (ctxt->mode == X86EMUL_MODE_REAL)
2362                 return false;
2363         if (ctxt->mode == X86EMUL_MODE_VM86)
2364                 return true;
2365         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2366         return ctxt->ops->cpl(ctxt) > iopl;
2367 }
2368
2369 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2370                                             u16 port, u16 len)
2371 {
2372         const struct x86_emulate_ops *ops = ctxt->ops;
2373         struct desc_struct tr_seg;
2374         u32 base3;
2375         int r;
2376         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2377         unsigned mask = (1 << len) - 1;
2378         unsigned long base;
2379
2380         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2381         if (!tr_seg.p)
2382                 return false;
2383         if (desc_limit_scaled(&tr_seg) < 103)
2384                 return false;
2385         base = get_desc_base(&tr_seg);
2386 #ifdef CONFIG_X86_64
2387         base |= ((u64)base3) << 32;
2388 #endif
2389         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2390         if (r != X86EMUL_CONTINUE)
2391                 return false;
2392         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2393                 return false;
2394         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2395         if (r != X86EMUL_CONTINUE)
2396                 return false;
2397         if ((perm >> bit_idx) & mask)
2398                 return false;
2399         return true;
2400 }
2401
2402 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2403                                  u16 port, u16 len)
2404 {
2405         if (ctxt->perm_ok)
2406                 return true;
2407
2408         if (emulator_bad_iopl(ctxt))
2409                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2410                         return false;
2411
2412         ctxt->perm_ok = true;
2413
2414         return true;
2415 }
2416
2417 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2418                                 struct tss_segment_16 *tss)
2419 {
2420         tss->ip = ctxt->_eip;
2421         tss->flag = ctxt->eflags;
2422         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2423         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2424         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2425         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2426         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2427         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2428         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2429         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2430
2431         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2432         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2433         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2434         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2435         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2436 }
2437
2438 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2439                                  struct tss_segment_16 *tss)
2440 {
2441         int ret;
2442         u8 cpl;
2443
2444         ctxt->_eip = tss->ip;
2445         ctxt->eflags = tss->flag | 2;
2446         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2447         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2448         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2449         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2450         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2451         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2452         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2453         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2454
2455         /*
2456          * SDM says that segment selectors are loaded before segment
2457          * descriptors
2458          */
2459         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2460         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2461         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2462         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2463         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2464
2465         cpl = tss->cs & 3;
2466
2467         /*
2468          * Now load segment descriptors. If fault happens at this stage
2469          * it is handled in a context of new task
2470          */
2471         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2472         if (ret != X86EMUL_CONTINUE)
2473                 return ret;
2474         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2475         if (ret != X86EMUL_CONTINUE)
2476                 return ret;
2477         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2478         if (ret != X86EMUL_CONTINUE)
2479                 return ret;
2480         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2481         if (ret != X86EMUL_CONTINUE)
2482                 return ret;
2483         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2484         if (ret != X86EMUL_CONTINUE)
2485                 return ret;
2486
2487         return X86EMUL_CONTINUE;
2488 }
2489
2490 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2491                           u16 tss_selector, u16 old_tss_sel,
2492                           ulong old_tss_base, struct desc_struct *new_desc)
2493 {
2494         const struct x86_emulate_ops *ops = ctxt->ops;
2495         struct tss_segment_16 tss_seg;
2496         int ret;
2497         u32 new_tss_base = get_desc_base(new_desc);
2498
2499         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2500                             &ctxt->exception);
2501         if (ret != X86EMUL_CONTINUE)
2502                 /* FIXME: need to provide precise fault address */
2503                 return ret;
2504
2505         save_state_to_tss16(ctxt, &tss_seg);
2506
2507         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2508                              &ctxt->exception);
2509         if (ret != X86EMUL_CONTINUE)
2510                 /* FIXME: need to provide precise fault address */
2511                 return ret;
2512
2513         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2514                             &ctxt->exception);
2515         if (ret != X86EMUL_CONTINUE)
2516                 /* FIXME: need to provide precise fault address */
2517                 return ret;
2518
2519         if (old_tss_sel != 0xffff) {
2520                 tss_seg.prev_task_link = old_tss_sel;
2521
2522                 ret = ops->write_std(ctxt, new_tss_base,
2523                                      &tss_seg.prev_task_link,
2524                                      sizeof tss_seg.prev_task_link,
2525                                      &ctxt->exception);
2526                 if (ret != X86EMUL_CONTINUE)
2527                         /* FIXME: need to provide precise fault address */
2528                         return ret;
2529         }
2530
2531         return load_state_from_tss16(ctxt, &tss_seg);
2532 }
2533
2534 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2535                                 struct tss_segment_32 *tss)
2536 {
2537         /* CR3 and ldt selector are not saved intentionally */
2538         tss->eip = ctxt->_eip;
2539         tss->eflags = ctxt->eflags;
2540         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2541         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2542         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2543         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2544         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2545         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2546         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2547         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2548
2549         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2550         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2551         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2552         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2553         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2554         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2555 }
2556
2557 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2558                                  struct tss_segment_32 *tss)
2559 {
2560         int ret;
2561         u8 cpl;
2562
2563         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2564                 return emulate_gp(ctxt, 0);
2565         ctxt->_eip = tss->eip;
2566         ctxt->eflags = tss->eflags | 2;
2567
2568         /* General purpose registers */
2569         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2570         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2571         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2572         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2573         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2574         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2575         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2576         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2577
2578         /*
2579          * SDM says that segment selectors are loaded before segment
2580          * descriptors.  This is important because CPL checks will
2581          * use CS.RPL.
2582          */
2583         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2584         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2585         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2586         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2587         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2588         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2589         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2590
2591         /*
2592          * If we're switching between Protected Mode and VM86, we need to make
2593          * sure to update the mode before loading the segment descriptors so
2594          * that the selectors are interpreted correctly.
2595          */
2596         if (ctxt->eflags & X86_EFLAGS_VM) {
2597                 ctxt->mode = X86EMUL_MODE_VM86;
2598                 cpl = 3;
2599         } else {
2600                 ctxt->mode = X86EMUL_MODE_PROT32;
2601                 cpl = tss->cs & 3;
2602         }
2603
2604         /*
2605          * Now load segment descriptors. If fault happenes at this stage
2606          * it is handled in a context of new task
2607          */
2608         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2609         if (ret != X86EMUL_CONTINUE)
2610                 return ret;
2611         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2612         if (ret != X86EMUL_CONTINUE)
2613                 return ret;
2614         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2615         if (ret != X86EMUL_CONTINUE)
2616                 return ret;
2617         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2618         if (ret != X86EMUL_CONTINUE)
2619                 return ret;
2620         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2621         if (ret != X86EMUL_CONTINUE)
2622                 return ret;
2623         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2627         if (ret != X86EMUL_CONTINUE)
2628                 return ret;
2629
2630         return X86EMUL_CONTINUE;
2631 }
2632
2633 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2634                           u16 tss_selector, u16 old_tss_sel,
2635                           ulong old_tss_base, struct desc_struct *new_desc)
2636 {
2637         const struct x86_emulate_ops *ops = ctxt->ops;
2638         struct tss_segment_32 tss_seg;
2639         int ret;
2640         u32 new_tss_base = get_desc_base(new_desc);
2641         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2642         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2643
2644         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2645                             &ctxt->exception);
2646         if (ret != X86EMUL_CONTINUE)
2647                 /* FIXME: need to provide precise fault address */
2648                 return ret;
2649
2650         save_state_to_tss32(ctxt, &tss_seg);
2651
2652         /* Only GP registers and segment selectors are saved */
2653         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2654                              ldt_sel_offset - eip_offset, &ctxt->exception);
2655         if (ret != X86EMUL_CONTINUE)
2656                 /* FIXME: need to provide precise fault address */
2657                 return ret;
2658
2659         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2660                             &ctxt->exception);
2661         if (ret != X86EMUL_CONTINUE)
2662                 /* FIXME: need to provide precise fault address */
2663                 return ret;
2664
2665         if (old_tss_sel != 0xffff) {
2666                 tss_seg.prev_task_link = old_tss_sel;
2667
2668                 ret = ops->write_std(ctxt, new_tss_base,
2669                                      &tss_seg.prev_task_link,
2670                                      sizeof tss_seg.prev_task_link,
2671                                      &ctxt->exception);
2672                 if (ret != X86EMUL_CONTINUE)
2673                         /* FIXME: need to provide precise fault address */
2674                         return ret;
2675         }
2676
2677         return load_state_from_tss32(ctxt, &tss_seg);
2678 }
2679
2680 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2681                                    u16 tss_selector, int idt_index, int reason,
2682                                    bool has_error_code, u32 error_code)
2683 {
2684         const struct x86_emulate_ops *ops = ctxt->ops;
2685         struct desc_struct curr_tss_desc, next_tss_desc;
2686         int ret;
2687         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2688         ulong old_tss_base =
2689                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2690         u32 desc_limit;
2691         ulong desc_addr;
2692
2693         /* FIXME: old_tss_base == ~0 ? */
2694
2695         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2696         if (ret != X86EMUL_CONTINUE)
2697                 return ret;
2698         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2699         if (ret != X86EMUL_CONTINUE)
2700                 return ret;
2701
2702         /* FIXME: check that next_tss_desc is tss */
2703
2704         /*
2705          * Check privileges. The three cases are task switch caused by...
2706          *
2707          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2708          * 2. Exception/IRQ/iret: No check is performed
2709          * 3. jmp/call to TSS: Check against DPL of the TSS
2710          */
2711         if (reason == TASK_SWITCH_GATE) {
2712                 if (idt_index != -1) {
2713                         /* Software interrupts */
2714                         struct desc_struct task_gate_desc;
2715                         int dpl;
2716
2717                         ret = read_interrupt_descriptor(ctxt, idt_index,
2718                                                         &task_gate_desc);
2719                         if (ret != X86EMUL_CONTINUE)
2720                                 return ret;
2721
2722                         dpl = task_gate_desc.dpl;
2723                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2724                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2725                 }
2726         } else if (reason != TASK_SWITCH_IRET) {
2727                 int dpl = next_tss_desc.dpl;
2728                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2729                         return emulate_gp(ctxt, tss_selector);
2730         }
2731
2732
2733         desc_limit = desc_limit_scaled(&next_tss_desc);
2734         if (!next_tss_desc.p ||
2735             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2736              desc_limit < 0x2b)) {
2737                 emulate_ts(ctxt, tss_selector & 0xfffc);
2738                 return X86EMUL_PROPAGATE_FAULT;
2739         }
2740
2741         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2742                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2743                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2744         }
2745
2746         if (reason == TASK_SWITCH_IRET)
2747                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2748
2749         /* set back link to prev task only if NT bit is set in eflags
2750            note that old_tss_sel is not used after this point */
2751         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2752                 old_tss_sel = 0xffff;
2753
2754         if (next_tss_desc.type & 8)
2755                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2756                                      old_tss_base, &next_tss_desc);
2757         else
2758                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2759                                      old_tss_base, &next_tss_desc);
2760         if (ret != X86EMUL_CONTINUE)
2761                 return ret;
2762
2763         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2764                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2765
2766         if (reason != TASK_SWITCH_IRET) {
2767                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2768                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2769         }
2770
2771         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2772         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2773
2774         if (has_error_code) {
2775                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2776                 ctxt->lock_prefix = 0;
2777                 ctxt->src.val = (unsigned long) error_code;
2778                 ret = em_push(ctxt);
2779         }
2780
2781         return ret;
2782 }
2783
2784 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2785                          u16 tss_selector, int idt_index, int reason,
2786                          bool has_error_code, u32 error_code)
2787 {
2788         int rc;
2789
2790         invalidate_registers(ctxt);
2791         ctxt->_eip = ctxt->eip;
2792         ctxt->dst.type = OP_NONE;
2793
2794         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2795                                      has_error_code, error_code);
2796
2797         if (rc == X86EMUL_CONTINUE) {
2798                 ctxt->eip = ctxt->_eip;
2799                 writeback_registers(ctxt);
2800         }
2801
2802         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2803 }
2804
2805 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2806                 struct operand *op)
2807 {
2808         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2809
2810         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2811         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2812 }
2813
2814 static int em_das(struct x86_emulate_ctxt *ctxt)
2815 {
2816         u8 al, old_al;
2817         bool af, cf, old_cf;
2818
2819         cf = ctxt->eflags & X86_EFLAGS_CF;
2820         al = ctxt->dst.val;
2821
2822         old_al = al;
2823         old_cf = cf;
2824         cf = false;
2825         af = ctxt->eflags & X86_EFLAGS_AF;
2826         if ((al & 0x0f) > 9 || af) {
2827                 al -= 6;
2828                 cf = old_cf | (al >= 250);
2829                 af = true;
2830         } else {
2831                 af = false;
2832         }
2833         if (old_al > 0x99 || old_cf) {
2834                 al -= 0x60;
2835                 cf = true;
2836         }
2837
2838         ctxt->dst.val = al;
2839         /* Set PF, ZF, SF */
2840         ctxt->src.type = OP_IMM;
2841         ctxt->src.val = 0;
2842         ctxt->src.bytes = 1;
2843         fastop(ctxt, em_or);
2844         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2845         if (cf)
2846                 ctxt->eflags |= X86_EFLAGS_CF;
2847         if (af)
2848                 ctxt->eflags |= X86_EFLAGS_AF;
2849         return X86EMUL_CONTINUE;
2850 }
2851
2852 static int em_aam(struct x86_emulate_ctxt *ctxt)
2853 {
2854         u8 al, ah;
2855
2856         if (ctxt->src.val == 0)
2857                 return emulate_de(ctxt);
2858
2859         al = ctxt->dst.val & 0xff;
2860         ah = al / ctxt->src.val;
2861         al %= ctxt->src.val;
2862
2863         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2864
2865         /* Set PF, ZF, SF */
2866         ctxt->src.type = OP_IMM;
2867         ctxt->src.val = 0;
2868         ctxt->src.bytes = 1;
2869         fastop(ctxt, em_or);
2870
2871         return X86EMUL_CONTINUE;
2872 }
2873
2874 static int em_aad(struct x86_emulate_ctxt *ctxt)
2875 {
2876         u8 al = ctxt->dst.val & 0xff;
2877         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2878
2879         al = (al + (ah * ctxt->src.val)) & 0xff;
2880
2881         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2882
2883         /* Set PF, ZF, SF */
2884         ctxt->src.type = OP_IMM;
2885         ctxt->src.val = 0;
2886         ctxt->src.bytes = 1;
2887         fastop(ctxt, em_or);
2888
2889         return X86EMUL_CONTINUE;
2890 }
2891
2892 static int em_call(struct x86_emulate_ctxt *ctxt)
2893 {
2894         long rel = ctxt->src.val;
2895
2896         ctxt->src.val = (unsigned long)ctxt->_eip;
2897         jmp_rel(ctxt, rel);
2898         return em_push(ctxt);
2899 }
2900
2901 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2902 {
2903         u16 sel, old_cs;
2904         ulong old_eip;
2905         int rc;
2906
2907         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2908         old_eip = ctxt->_eip;
2909
2910         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2911         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2912                 return X86EMUL_CONTINUE;
2913
2914         ctxt->_eip = 0;
2915         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2916
2917         ctxt->src.val = old_cs;
2918         rc = em_push(ctxt);
2919         if (rc != X86EMUL_CONTINUE)
2920                 return rc;
2921
2922         ctxt->src.val = old_eip;
2923         return em_push(ctxt);
2924 }
2925
2926 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2927 {
2928         int rc;
2929
2930         ctxt->dst.type = OP_REG;
2931         ctxt->dst.addr.reg = &ctxt->_eip;
2932         ctxt->dst.bytes = ctxt->op_bytes;
2933         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2934         if (rc != X86EMUL_CONTINUE)
2935                 return rc;
2936         rsp_increment(ctxt, ctxt->src.val);
2937         return X86EMUL_CONTINUE;
2938 }
2939
2940 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2941 {
2942         /* Write back the register source. */
2943         ctxt->src.val = ctxt->dst.val;
2944         write_register_operand(&ctxt->src);
2945
2946         /* Write back the memory destination with implicit LOCK prefix. */
2947         ctxt->dst.val = ctxt->src.orig_val;
2948         ctxt->lock_prefix = 1;
2949         return X86EMUL_CONTINUE;
2950 }
2951
2952 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2953 {
2954         ctxt->dst.val = ctxt->src2.val;
2955         return fastop(ctxt, em_imul);
2956 }
2957
2958 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2959 {
2960         ctxt->dst.type = OP_REG;
2961         ctxt->dst.bytes = ctxt->src.bytes;
2962         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2963         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2964
2965         return X86EMUL_CONTINUE;
2966 }
2967
2968 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2969 {
2970         u64 tsc = 0;
2971
2972         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2973         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2974         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2975         return X86EMUL_CONTINUE;
2976 }
2977
2978 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2979 {
2980         u64 pmc;
2981
2982         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2983                 return emulate_gp(ctxt, 0);
2984         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2985         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2986         return X86EMUL_CONTINUE;
2987 }
2988
2989 static int em_mov(struct x86_emulate_ctxt *ctxt)
2990 {
2991         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
2992         return X86EMUL_CONTINUE;
2993 }
2994
2995 #define FFL(x) bit(X86_FEATURE_##x)
2996
2997 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2998 {
2999         u32 ebx, ecx, edx, eax = 1;
3000         u16 tmp;
3001
3002         /*
3003          * Check MOVBE is set in the guest-visible CPUID leaf.
3004          */
3005         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3006         if (!(ecx & FFL(MOVBE)))
3007                 return emulate_ud(ctxt);
3008
3009         switch (ctxt->op_bytes) {
3010         case 2:
3011                 /*
3012                  * From MOVBE definition: "...When the operand size is 16 bits,
3013                  * the upper word of the destination register remains unchanged
3014                  * ..."
3015                  *
3016                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3017                  * rules so we have to do the operation almost per hand.
3018                  */
3019                 tmp = (u16)ctxt->src.val;
3020                 ctxt->dst.val &= ~0xffffUL;
3021                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3022                 break;
3023         case 4:
3024                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3025                 break;
3026         case 8:
3027                 ctxt->dst.val = swab64(ctxt->src.val);
3028                 break;
3029         default:
3030                 return X86EMUL_PROPAGATE_FAULT;
3031         }
3032         return X86EMUL_CONTINUE;
3033 }
3034
3035 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3036 {
3037         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3038                 return emulate_gp(ctxt, 0);
3039
3040         /* Disable writeback. */
3041         ctxt->dst.type = OP_NONE;
3042         return X86EMUL_CONTINUE;
3043 }
3044
3045 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3046 {
3047         unsigned long val;
3048
3049         if (ctxt->mode == X86EMUL_MODE_PROT64)
3050                 val = ctxt->src.val & ~0ULL;
3051         else
3052                 val = ctxt->src.val & ~0U;
3053
3054         /* #UD condition is already handled. */
3055         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3056                 return emulate_gp(ctxt, 0);
3057
3058         /* Disable writeback. */
3059         ctxt->dst.type = OP_NONE;
3060         return X86EMUL_CONTINUE;
3061 }
3062
3063 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3064 {
3065         u64 msr_data;
3066
3067         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3068                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3069         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3070                 return emulate_gp(ctxt, 0);
3071
3072         return X86EMUL_CONTINUE;
3073 }
3074
3075 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3076 {
3077         u64 msr_data;
3078
3079         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3080                 return emulate_gp(ctxt, 0);
3081
3082         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3083         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3084         return X86EMUL_CONTINUE;
3085 }
3086
3087 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3088 {
3089         if (ctxt->modrm_reg > VCPU_SREG_GS)
3090                 return emulate_ud(ctxt);
3091
3092         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3093         return X86EMUL_CONTINUE;
3094 }
3095
3096 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3097 {
3098         u16 sel = ctxt->src.val;
3099
3100         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3101                 return emulate_ud(ctxt);
3102
3103         if (ctxt->modrm_reg == VCPU_SREG_SS)
3104                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3105
3106         /* Disable writeback. */
3107         ctxt->dst.type = OP_NONE;
3108         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3109 }
3110
3111 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3112 {
3113         u16 sel = ctxt->src.val;
3114
3115         /* Disable writeback. */
3116         ctxt->dst.type = OP_NONE;
3117         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3118 }
3119
3120 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3121 {
3122         u16 sel = ctxt->src.val;
3123
3124         /* Disable writeback. */
3125         ctxt->dst.type = OP_NONE;
3126         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3127 }
3128
3129 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3130 {
3131         int rc;
3132         ulong linear;
3133
3134         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3135         if (rc == X86EMUL_CONTINUE)
3136                 ctxt->ops->invlpg(ctxt, linear);
3137         /* Disable writeback. */
3138         ctxt->dst.type = OP_NONE;
3139         return X86EMUL_CONTINUE;
3140 }
3141
3142 static int em_clts(struct x86_emulate_ctxt *ctxt)
3143 {
3144         ulong cr0;
3145
3146         cr0 = ctxt->ops->get_cr(ctxt, 0);
3147         cr0 &= ~X86_CR0_TS;
3148         ctxt->ops->set_cr(ctxt, 0, cr0);
3149         return X86EMUL_CONTINUE;
3150 }
3151
3152 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3153 {
3154         int rc;
3155
3156         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3157                 return X86EMUL_UNHANDLEABLE;
3158
3159         rc = ctxt->ops->fix_hypercall(ctxt);
3160         if (rc != X86EMUL_CONTINUE)
3161                 return rc;
3162
3163         /* Let the processor re-execute the fixed hypercall */
3164         ctxt->_eip = ctxt->eip;
3165         /* Disable writeback. */
3166         ctxt->dst.type = OP_NONE;
3167         return X86EMUL_CONTINUE;
3168 }
3169
3170 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3171                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3172                                               struct desc_ptr *ptr))
3173 {
3174         struct desc_ptr desc_ptr;
3175
3176         if (ctxt->mode == X86EMUL_MODE_PROT64)
3177                 ctxt->op_bytes = 8;
3178         get(ctxt, &desc_ptr);
3179         if (ctxt->op_bytes == 2) {
3180                 ctxt->op_bytes = 4;
3181                 desc_ptr.address &= 0x00ffffff;
3182         }
3183         /* Disable writeback. */
3184         ctxt->dst.type = OP_NONE;
3185         return segmented_write(ctxt, ctxt->dst.addr.mem,
3186                                &desc_ptr, 2 + ctxt->op_bytes);
3187 }
3188
3189 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3190 {
3191         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3192 }
3193
3194 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3195 {
3196         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3197 }
3198
3199 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3200 {
3201         struct desc_ptr desc_ptr;
3202         int rc;
3203
3204         if (ctxt->mode == X86EMUL_MODE_PROT64)
3205                 ctxt->op_bytes = 8;
3206         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3207                              &desc_ptr.size, &desc_ptr.address,
3208                              ctxt->op_bytes);
3209         if (rc != X86EMUL_CONTINUE)
3210                 return rc;
3211         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3212         /* Disable writeback. */
3213         ctxt->dst.type = OP_NONE;
3214         return X86EMUL_CONTINUE;
3215 }
3216
3217 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3218 {
3219         int rc;
3220
3221         rc = ctxt->ops->fix_hypercall(ctxt);
3222
3223         /* Disable writeback. */
3224         ctxt->dst.type = OP_NONE;
3225         return rc;
3226 }
3227
3228 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3229 {
3230         struct desc_ptr desc_ptr;
3231         int rc;
3232
3233         if (ctxt->mode == X86EMUL_MODE_PROT64)
3234                 ctxt->op_bytes = 8;
3235         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3236                              &desc_ptr.size, &desc_ptr.address,
3237                              ctxt->op_bytes);
3238         if (rc != X86EMUL_CONTINUE)
3239                 return rc;
3240         ctxt->ops->set_idt(ctxt, &desc_ptr);
3241         /* Disable writeback. */
3242         ctxt->dst.type = OP_NONE;
3243         return X86EMUL_CONTINUE;
3244 }
3245
3246 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3247 {
3248         if (ctxt->dst.type == OP_MEM)
3249                 ctxt->dst.bytes = 2;
3250         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3251         return X86EMUL_CONTINUE;
3252 }
3253
3254 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3255 {
3256         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3257                           | (ctxt->src.val & 0x0f));
3258         ctxt->dst.type = OP_NONE;
3259         return X86EMUL_CONTINUE;
3260 }
3261
3262 static int em_loop(struct x86_emulate_ctxt *ctxt)
3263 {
3264         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3265         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3266             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3267                 jmp_rel(ctxt, ctxt->src.val);
3268
3269         return X86EMUL_CONTINUE;
3270 }
3271
3272 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3273 {
3274         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3275                 jmp_rel(ctxt, ctxt->src.val);
3276
3277         return X86EMUL_CONTINUE;
3278 }
3279
3280 static int em_in(struct x86_emulate_ctxt *ctxt)
3281 {
3282         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3283                              &ctxt->dst.val))
3284                 return X86EMUL_IO_NEEDED;
3285
3286         return X86EMUL_CONTINUE;
3287 }
3288
3289 static int em_out(struct x86_emulate_ctxt *ctxt)
3290 {
3291         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3292                                     &ctxt->src.val, 1);
3293         /* Disable writeback. */
3294         ctxt->dst.type = OP_NONE;
3295         return X86EMUL_CONTINUE;
3296 }
3297
3298 static int em_cli(struct x86_emulate_ctxt *ctxt)
3299 {
3300         if (emulator_bad_iopl(ctxt))
3301                 return emulate_gp(ctxt, 0);
3302
3303         ctxt->eflags &= ~X86_EFLAGS_IF;
3304         return X86EMUL_CONTINUE;
3305 }
3306
3307 static int em_sti(struct x86_emulate_ctxt *ctxt)
3308 {
3309         if (emulator_bad_iopl(ctxt))
3310                 return emulate_gp(ctxt, 0);
3311
3312         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3313         ctxt->eflags |= X86_EFLAGS_IF;
3314         return X86EMUL_CONTINUE;
3315 }
3316
3317 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3318 {
3319         u32 eax, ebx, ecx, edx;
3320
3321         eax = reg_read(ctxt, VCPU_REGS_RAX);
3322         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3323         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3324         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3325         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3326         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3327         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3328         return X86EMUL_CONTINUE;
3329 }
3330
3331 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3332 {
3333         u32 flags;
3334
3335         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3336         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3337
3338         ctxt->eflags &= ~0xffUL;
3339         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3340         return X86EMUL_CONTINUE;
3341 }
3342
3343 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3344 {
3345         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3346         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3347         return X86EMUL_CONTINUE;
3348 }
3349
3350 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3351 {
3352         switch (ctxt->op_bytes) {
3353 #ifdef CONFIG_X86_64
3354         case 8:
3355                 asm("bswap %0" : "+r"(ctxt->dst.val));
3356                 break;
3357 #endif
3358         default:
3359                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3360                 break;
3361         }
3362         return X86EMUL_CONTINUE;
3363 }
3364
3365 static bool valid_cr(int nr)
3366 {
3367         switch (nr) {
3368         case 0:
3369         case 2 ... 4:
3370         case 8:
3371                 return true;
3372         default:
3373                 return false;
3374         }
3375 }
3376
3377 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3378 {
3379         if (!valid_cr(ctxt->modrm_reg))
3380                 return emulate_ud(ctxt);
3381
3382         return X86EMUL_CONTINUE;
3383 }
3384
3385 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3386 {
3387         u64 new_val = ctxt->src.val64;
3388         int cr = ctxt->modrm_reg;
3389         u64 efer = 0;
3390
3391         static u64 cr_reserved_bits[] = {
3392                 0xffffffff00000000ULL,
3393                 0, 0, 0, /* CR3 checked later */
3394                 CR4_RESERVED_BITS,
3395                 0, 0, 0,
3396                 CR8_RESERVED_BITS,
3397         };
3398
3399         if (!valid_cr(cr))
3400                 return emulate_ud(ctxt);
3401
3402         if (new_val & cr_reserved_bits[cr])
3403                 return emulate_gp(ctxt, 0);
3404
3405         switch (cr) {
3406         case 0: {
3407                 u64 cr4;
3408                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3409                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3410                         return emulate_gp(ctxt, 0);
3411
3412                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3413                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3414
3415                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3416                     !(cr4 & X86_CR4_PAE))
3417                         return emulate_gp(ctxt, 0);
3418
3419                 break;
3420                 }
3421         case 3: {
3422                 u64 rsvd = 0;
3423
3424                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3425                 if (efer & EFER_LMA)
3426                         rsvd = CR3_L_MODE_RESERVED_BITS;
3427
3428                 if (new_val & rsvd)
3429                         return emulate_gp(ctxt, 0);
3430
3431                 break;
3432                 }
3433         case 4: {
3434                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3435
3436                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3437                         return emulate_gp(ctxt, 0);
3438
3439                 break;
3440                 }
3441         }
3442
3443         return X86EMUL_CONTINUE;
3444 }
3445
3446 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3447 {
3448         unsigned long dr7;
3449
3450         ctxt->ops->get_dr(ctxt, 7, &dr7);
3451
3452         /* Check if DR7.Global_Enable is set */
3453         return dr7 & (1 << 13);
3454 }
3455
3456 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3457 {
3458         int dr = ctxt->modrm_reg;
3459         u64 cr4;
3460
3461         if (dr > 7)
3462                 return emulate_ud(ctxt);
3463
3464         cr4 = ctxt->ops->get_cr(ctxt, 4);
3465         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3466                 return emulate_ud(ctxt);
3467
3468         if (check_dr7_gd(ctxt))
3469                 return emulate_db(ctxt);
3470
3471         return X86EMUL_CONTINUE;
3472 }
3473
3474 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3475 {
3476         u64 new_val = ctxt->src.val64;
3477         int dr = ctxt->modrm_reg;
3478
3479         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3480                 return emulate_gp(ctxt, 0);
3481
3482         return check_dr_read(ctxt);
3483 }
3484
3485 static int check_svme(struct x86_emulate_ctxt *ctxt)
3486 {
3487         u64 efer;
3488
3489         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3490
3491         if (!(efer & EFER_SVME))
3492                 return emulate_ud(ctxt);
3493
3494         return X86EMUL_CONTINUE;
3495 }
3496
3497 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3498 {
3499         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3500
3501         /* Valid physical address? */
3502         if (rax & 0xffff000000000000ULL)
3503                 return emulate_gp(ctxt, 0);
3504
3505         return check_svme(ctxt);
3506 }
3507
3508 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3509 {
3510         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3511
3512         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3513                 return emulate_ud(ctxt);
3514
3515         return X86EMUL_CONTINUE;
3516 }
3517
3518 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3519 {
3520         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3521         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3522
3523         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3524             ctxt->ops->check_pmc(ctxt, rcx))
3525                 return emulate_gp(ctxt, 0);
3526
3527         return X86EMUL_CONTINUE;
3528 }
3529
3530 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3531 {
3532         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3533         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3534                 return emulate_gp(ctxt, 0);
3535
3536         return X86EMUL_CONTINUE;
3537 }
3538
3539 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3540 {
3541         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3542         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3543                 return emulate_gp(ctxt, 0);
3544
3545         return X86EMUL_CONTINUE;
3546 }
3547
3548 #define D(_y) { .flags = (_y) }
3549 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3550 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3551                       .check_perm = (_p) }
3552 #define N    D(NotImpl)
3553 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3554 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3555 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3556 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3557 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3558 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3559 #define II(_f, _e, _i) \
3560         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3561 #define IIP(_f, _e, _i, _p) \
3562         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3563           .check_perm = (_p) }
3564 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3565
3566 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3567 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3568 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3569 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3570 #define I2bvIP(_f, _e, _i, _p) \
3571         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3572
3573 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3574                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3575                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3576
3577 static const struct opcode group7_rm1[] = {
3578         DI(SrcNone | Priv, monitor),
3579         DI(SrcNone | Priv, mwait),
3580         N, N, N, N, N, N,
3581 };
3582
3583 static const struct opcode group7_rm3[] = {
3584         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3585         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3586         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3587         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3588         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3589         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3590         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3591         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3592 };
3593
3594 static const struct opcode group7_rm7[] = {
3595         N,
3596         DIP(SrcNone, rdtscp, check_rdtsc),
3597         N, N, N, N, N, N,
3598 };
3599
3600 static const struct opcode group1[] = {
3601         F(Lock, em_add),
3602         F(Lock | PageTable, em_or),
3603         F(Lock, em_adc),
3604         F(Lock, em_sbb),
3605         F(Lock | PageTable, em_and),
3606         F(Lock, em_sub),
3607         F(Lock, em_xor),
3608         F(NoWrite, em_cmp),
3609 };
3610
3611 static const struct opcode group1A[] = {
3612         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3613 };
3614
3615 static const struct opcode group2[] = {
3616         F(DstMem | ModRM, em_rol),
3617         F(DstMem | ModRM, em_ror),
3618         F(DstMem | ModRM, em_rcl),
3619         F(DstMem | ModRM, em_rcr),
3620         F(DstMem | ModRM, em_shl),
3621         F(DstMem | ModRM, em_shr),
3622         F(DstMem | ModRM, em_shl),
3623         F(DstMem | ModRM, em_sar),
3624 };
3625
3626 static const struct opcode group3[] = {
3627         F(DstMem | SrcImm | NoWrite, em_test),
3628         F(DstMem | SrcImm | NoWrite, em_test),
3629         F(DstMem | SrcNone | Lock, em_not),
3630         F(DstMem | SrcNone | Lock, em_neg),
3631         F(DstXacc | Src2Mem, em_mul_ex),
3632         F(DstXacc | Src2Mem, em_imul_ex),
3633         F(DstXacc | Src2Mem, em_div_ex),
3634         F(DstXacc | Src2Mem, em_idiv_ex),
3635 };
3636
3637 static const struct opcode group4[] = {
3638         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3639         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3640         N, N, N, N, N, N,
3641 };
3642
3643 static const struct opcode group5[] = {
3644         F(DstMem | SrcNone | Lock,              em_inc),
3645         F(DstMem | SrcNone | Lock,              em_dec),
3646         I(SrcMem | Stack,                       em_grp45),
3647         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3648         I(SrcMem | Stack,                       em_grp45),
3649         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3650         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3651 };
3652
3653 static const struct opcode group6[] = {
3654         DI(Prot,        sldt),
3655         DI(Prot,        str),
3656         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3657         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3658         N, N, N, N,
3659 };
3660
3661 static const struct group_dual group7 = { {
3662         II(Mov | DstMem,                        em_sgdt, sgdt),
3663         II(Mov | DstMem,                        em_sidt, sidt),
3664         II(SrcMem | Priv,                       em_lgdt, lgdt),
3665         II(SrcMem | Priv,                       em_lidt, lidt),
3666         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3667         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3668         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3669 }, {
3670         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3671         EXT(0, group7_rm1),
3672         N, EXT(0, group7_rm3),
3673         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3674         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3675         EXT(0, group7_rm7),
3676 } };
3677
3678 static const struct opcode group8[] = {
3679         N, N, N, N,
3680         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3681         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3682         F(DstMem | SrcImmByte | Lock,                   em_btr),
3683         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3684 };
3685
3686 static const struct group_dual group9 = { {
3687         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3688 }, {
3689         N, N, N, N, N, N, N, N,
3690 } };
3691
3692 static const struct opcode group11[] = {
3693         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3694         X7(D(Undefined)),
3695 };
3696
3697 static const struct gprefix pfx_0f_6f_0f_7f = {
3698         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3699 };
3700
3701 static const struct gprefix pfx_vmovntpx = {
3702         I(0, em_mov), N, N, N,
3703 };
3704
3705 static const struct gprefix pfx_0f_28_0f_29 = {
3706         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3707 };
3708
3709 static const struct escape escape_d9 = { {
3710         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3711 }, {
3712         /* 0xC0 - 0xC7 */
3713         N, N, N, N, N, N, N, N,
3714         /* 0xC8 - 0xCF */
3715         N, N, N, N, N, N, N, N,
3716         /* 0xD0 - 0xC7 */
3717         N, N, N, N, N, N, N, N,
3718         /* 0xD8 - 0xDF */
3719         N, N, N, N, N, N, N, N,
3720         /* 0xE0 - 0xE7 */
3721         N, N, N, N, N, N, N, N,
3722         /* 0xE8 - 0xEF */
3723         N, N, N, N, N, N, N, N,
3724         /* 0xF0 - 0xF7 */
3725         N, N, N, N, N, N, N, N,
3726         /* 0xF8 - 0xFF */
3727         N, N, N, N, N, N, N, N,
3728 } };
3729
3730 static const struct escape escape_db = { {
3731         N, N, N, N, N, N, N, N,
3732 }, {
3733         /* 0xC0 - 0xC7 */
3734         N, N, N, N, N, N, N, N,
3735         /* 0xC8 - 0xCF */
3736         N, N, N, N, N, N, N, N,
3737         /* 0xD0 - 0xC7 */
3738         N, N, N, N, N, N, N, N,
3739         /* 0xD8 - 0xDF */
3740         N, N, N, N, N, N, N, N,
3741         /* 0xE0 - 0xE7 */
3742         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3743         /* 0xE8 - 0xEF */
3744         N, N, N, N, N, N, N, N,
3745         /* 0xF0 - 0xF7 */
3746         N, N, N, N, N, N, N, N,
3747         /* 0xF8 - 0xFF */
3748         N, N, N, N, N, N, N, N,
3749 } };
3750
3751 static const struct escape escape_dd = { {
3752         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3753 }, {
3754         /* 0xC0 - 0xC7 */
3755         N, N, N, N, N, N, N, N,
3756         /* 0xC8 - 0xCF */
3757         N, N, N, N, N, N, N, N,
3758         /* 0xD0 - 0xC7 */
3759         N, N, N, N, N, N, N, N,
3760         /* 0xD8 - 0xDF */
3761         N, N, N, N, N, N, N, N,
3762         /* 0xE0 - 0xE7 */
3763         N, N, N, N, N, N, N, N,
3764         /* 0xE8 - 0xEF */
3765         N, N, N, N, N, N, N, N,
3766         /* 0xF0 - 0xF7 */
3767         N, N, N, N, N, N, N, N,
3768         /* 0xF8 - 0xFF */
3769         N, N, N, N, N, N, N, N,
3770 } };
3771
3772 static const struct opcode opcode_table[256] = {
3773         /* 0x00 - 0x07 */
3774         F6ALU(Lock, em_add),
3775         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3776         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3777         /* 0x08 - 0x0F */
3778         F6ALU(Lock | PageTable, em_or),
3779         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3780         N,
3781         /* 0x10 - 0x17 */
3782         F6ALU(Lock, em_adc),
3783         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3784         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3785         /* 0x18 - 0x1F */
3786         F6ALU(Lock, em_sbb),
3787         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3788         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3789         /* 0x20 - 0x27 */
3790         F6ALU(Lock | PageTable, em_and), N, N,
3791         /* 0x28 - 0x2F */
3792         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3793         /* 0x30 - 0x37 */
3794         F6ALU(Lock, em_xor), N, N,
3795         /* 0x38 - 0x3F */
3796         F6ALU(NoWrite, em_cmp), N, N,
3797         /* 0x40 - 0x4F */
3798         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3799         /* 0x50 - 0x57 */
3800         X8(I(SrcReg | Stack, em_push)),
3801         /* 0x58 - 0x5F */
3802         X8(I(DstReg | Stack, em_pop)),
3803         /* 0x60 - 0x67 */
3804         I(ImplicitOps | Stack | No64, em_pusha),
3805         I(ImplicitOps | Stack | No64, em_popa),
3806         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3807         N, N, N, N,
3808         /* 0x68 - 0x6F */
3809         I(SrcImm | Mov | Stack, em_push),
3810         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3811         I(SrcImmByte | Mov | Stack, em_push),
3812         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3813         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3814         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3815         /* 0x70 - 0x7F */
3816         X16(D(SrcImmByte)),
3817         /* 0x80 - 0x87 */
3818         G(ByteOp | DstMem | SrcImm, group1),
3819         G(DstMem | SrcImm, group1),
3820         G(ByteOp | DstMem | SrcImm | No64, group1),
3821         G(DstMem | SrcImmByte, group1),
3822         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3823         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3824         /* 0x88 - 0x8F */
3825         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3826         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3827         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3828         D(ModRM | SrcMem | NoAccess | DstReg),
3829         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3830         G(0, group1A),
3831         /* 0x90 - 0x97 */
3832         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3833         /* 0x98 - 0x9F */
3834         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3835         I(SrcImmFAddr | No64, em_call_far), N,
3836         II(ImplicitOps | Stack, em_pushf, pushf),
3837         II(ImplicitOps | Stack, em_popf, popf),
3838         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3839         /* 0xA0 - 0xA7 */
3840         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3841         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3842         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3843         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3844         /* 0xA8 - 0xAF */
3845         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3846         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3847         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3848         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3849         /* 0xB0 - 0xB7 */
3850         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3851         /* 0xB8 - 0xBF */
3852         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3853         /* 0xC0 - 0xC7 */
3854         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3855         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3856         I(ImplicitOps | Stack, em_ret),
3857         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3858         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3859         G(ByteOp, group11), G(0, group11),
3860         /* 0xC8 - 0xCF */
3861         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3862         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3863         I(ImplicitOps | Stack, em_ret_far),
3864         D(ImplicitOps), DI(SrcImmByte, intn),
3865         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3866         /* 0xD0 - 0xD7 */
3867         G(Src2One | ByteOp, group2), G(Src2One, group2),
3868         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3869         I(DstAcc | SrcImmUByte | No64, em_aam),
3870         I(DstAcc | SrcImmUByte | No64, em_aad),
3871         F(DstAcc | ByteOp | No64, em_salc),
3872         I(DstAcc | SrcXLat | ByteOp, em_mov),
3873         /* 0xD8 - 0xDF */
3874         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3875         /* 0xE0 - 0xE7 */
3876         X3(I(SrcImmByte, em_loop)),
3877         I(SrcImmByte, em_jcxz),
3878         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3879         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3880         /* 0xE8 - 0xEF */
3881         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3882         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3883         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3884         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3885         /* 0xF0 - 0xF7 */
3886         N, DI(ImplicitOps, icebp), N, N,
3887         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3888         G(ByteOp, group3), G(0, group3),
3889         /* 0xF8 - 0xFF */
3890         D(ImplicitOps), D(ImplicitOps),
3891         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3892         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3893 };
3894
3895 static const struct opcode twobyte_table[256] = {
3896         /* 0x00 - 0x0F */
3897         G(0, group6), GD(0, &group7), N, N,
3898         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3899         II(ImplicitOps | Priv, em_clts, clts), N,
3900         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3901         N, D(ImplicitOps | ModRM), N, N,
3902         /* 0x10 - 0x1F */
3903         N, N, N, N, N, N, N, N,
3904         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3905         /* 0x20 - 0x2F */
3906         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
3907         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
3908         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
3909                                                 check_cr_write),
3910         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
3911                                                 check_dr_write),
3912         N, N, N, N,
3913         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3914         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3915         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3916         N, N, N, N,
3917         /* 0x30 - 0x3F */
3918         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3919         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3920         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3921         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3922         I(ImplicitOps | EmulateOnUD, em_sysenter),
3923         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3924         N, N,
3925         N, N, N, N, N, N, N, N,
3926         /* 0x40 - 0x4F */
3927         X16(D(DstReg | SrcMem | ModRM)),
3928         /* 0x50 - 0x5F */
3929         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3930         /* 0x60 - 0x6F */
3931         N, N, N, N,
3932         N, N, N, N,
3933         N, N, N, N,
3934         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3935         /* 0x70 - 0x7F */
3936         N, N, N, N,
3937         N, N, N, N,
3938         N, N, N, N,
3939         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3940         /* 0x80 - 0x8F */
3941         X16(D(SrcImm)),
3942         /* 0x90 - 0x9F */
3943         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3944         /* 0xA0 - 0xA7 */
3945         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3946         II(ImplicitOps, em_cpuid, cpuid),
3947         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3948         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3949         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3950         /* 0xA8 - 0xAF */
3951         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3952         DI(ImplicitOps, rsm),
3953         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3954         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3955         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3956         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3957         /* 0xB0 - 0xB7 */
3958         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3959         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3960         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3961         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3962         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3963         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3964         /* 0xB8 - 0xBF */
3965         N, N,
3966         G(BitOp, group8),
3967         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3968         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3969         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3970         /* 0xC0 - 0xC7 */
3971         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3972         N, D(DstMem | SrcReg | ModRM | Mov),
3973         N, N, N, GD(0, &group9),
3974         /* 0xC8 - 0xCF */
3975         X8(I(DstReg, em_bswap)),
3976         /* 0xD0 - 0xDF */
3977         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3978         /* 0xE0 - 0xEF */
3979         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3980         /* 0xF0 - 0xFF */
3981         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3982 };
3983
3984 static const struct gprefix three_byte_0f_38_f0 = {
3985         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3986 };
3987
3988 static const struct gprefix three_byte_0f_38_f1 = {
3989         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3990 };
3991
3992 /*
3993  * Insns below are selected by the prefix which indexed by the third opcode
3994  * byte.
3995  */
3996 static const struct opcode opcode_map_0f_38[256] = {
3997         /* 0x00 - 0x7f */
3998         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3999         /* 0x80 - 0xef */
4000         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4001         /* 0xf0 - 0xf1 */
4002         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
4003         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
4004         /* 0xf2 - 0xff */
4005         N, N, X4(N), X8(N)
4006 };
4007
4008 #undef D
4009 #undef N
4010 #undef G
4011 #undef GD
4012 #undef I
4013 #undef GP
4014 #undef EXT
4015
4016 #undef D2bv
4017 #undef D2bvIP
4018 #undef I2bv
4019 #undef I2bvIP
4020 #undef I6ALU
4021
4022 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4023 {
4024         unsigned size;
4025
4026         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4027         if (size == 8)
4028                 size = 4;
4029         return size;
4030 }
4031
4032 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4033                       unsigned size, bool sign_extension)
4034 {
4035         int rc = X86EMUL_CONTINUE;
4036
4037         op->type = OP_IMM;
4038         op->bytes = size;
4039         op->addr.mem.ea = ctxt->_eip;
4040         /* NB. Immediates are sign-extended as necessary. */
4041         switch (op->bytes) {
4042         case 1:
4043                 op->val = insn_fetch(s8, ctxt);
4044                 break;
4045         case 2:
4046                 op->val = insn_fetch(s16, ctxt);
4047                 break;
4048         case 4:
4049                 op->val = insn_fetch(s32, ctxt);
4050                 break;
4051         case 8:
4052                 op->val = insn_fetch(s64, ctxt);
4053                 break;
4054         }
4055         if (!sign_extension) {
4056                 switch (op->bytes) {
4057                 case 1:
4058                         op->val &= 0xff;
4059                         break;
4060                 case 2:
4061                         op->val &= 0xffff;
4062                         break;
4063                 case 4:
4064                         op->val &= 0xffffffff;
4065                         break;
4066                 }
4067         }
4068 done:
4069         return rc;
4070 }
4071
4072 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4073                           unsigned d)
4074 {
4075         int rc = X86EMUL_CONTINUE;
4076
4077         switch (d) {
4078         case OpReg:
4079                 decode_register_operand(ctxt, op);
4080                 break;
4081         case OpImmUByte:
4082                 rc = decode_imm(ctxt, op, 1, false);
4083                 break;
4084         case OpMem:
4085                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4086         mem_common:
4087                 *op = ctxt->memop;
4088                 ctxt->memopp = op;
4089                 if (ctxt->d & BitOp)
4090                         fetch_bit_operand(ctxt);
4091                 op->orig_val = op->val;
4092                 break;
4093         case OpMem64:
4094                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4095                 goto mem_common;
4096         case OpAcc:
4097                 op->type = OP_REG;
4098                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4099                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4100                 fetch_register_operand(op);
4101                 op->orig_val = op->val;
4102                 break;
4103         case OpAccLo:
4104                 op->type = OP_REG;
4105                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4106                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4107                 fetch_register_operand(op);
4108                 op->orig_val = op->val;
4109                 break;
4110         case OpAccHi:
4111                 if (ctxt->d & ByteOp) {
4112                         op->type = OP_NONE;
4113                         break;
4114                 }
4115                 op->type = OP_REG;
4116                 op->bytes = ctxt->op_bytes;
4117                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4118                 fetch_register_operand(op);
4119                 op->orig_val = op->val;
4120                 break;
4121         case OpDI:
4122                 op->type = OP_MEM;
4123                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4124                 op->addr.mem.ea =
4125                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4126                 op->addr.mem.seg = VCPU_SREG_ES;
4127                 op->val = 0;
4128                 op->count = 1;
4129                 break;
4130         case OpDX:
4131                 op->type = OP_REG;
4132                 op->bytes = 2;
4133                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4134                 fetch_register_operand(op);
4135                 break;
4136         case OpCL:
4137                 op->bytes = 1;
4138                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4139                 break;
4140         case OpImmByte:
4141                 rc = decode_imm(ctxt, op, 1, true);
4142                 break;
4143         case OpOne:
4144                 op->bytes = 1;
4145                 op->val = 1;
4146                 break;
4147         case OpImm:
4148                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4149                 break;
4150         case OpImm64:
4151                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4152                 break;
4153         case OpMem8:
4154                 ctxt->memop.bytes = 1;
4155                 if (ctxt->memop.type == OP_REG) {
4156                         ctxt->memop.addr.reg = decode_register(ctxt,
4157                                         ctxt->modrm_rm, true);
4158                         fetch_register_operand(&ctxt->memop);
4159                 }
4160                 goto mem_common;
4161         case OpMem16:
4162                 ctxt->memop.bytes = 2;
4163                 goto mem_common;
4164         case OpMem32:
4165                 ctxt->memop.bytes = 4;
4166                 goto mem_common;
4167         case OpImmU16:
4168                 rc = decode_imm(ctxt, op, 2, false);
4169                 break;
4170         case OpImmU:
4171                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4172                 break;
4173         case OpSI:
4174                 op->type = OP_MEM;
4175                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4176                 op->addr.mem.ea =
4177                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4178                 op->addr.mem.seg = seg_override(ctxt);
4179                 op->val = 0;
4180                 op->count = 1;
4181                 break;
4182         case OpXLat:
4183                 op->type = OP_MEM;
4184                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4185                 op->addr.mem.ea =
4186                         register_address(ctxt,
4187                                 reg_read(ctxt, VCPU_REGS_RBX) +
4188                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4189                 op->addr.mem.seg = seg_override(ctxt);
4190                 op->val = 0;
4191                 break;
4192         case OpImmFAddr:
4193                 op->type = OP_IMM;
4194                 op->addr.mem.ea = ctxt->_eip;
4195                 op->bytes = ctxt->op_bytes + 2;
4196                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4197                 break;
4198         case OpMemFAddr:
4199                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4200                 goto mem_common;
4201         case OpES:
4202                 op->val = VCPU_SREG_ES;
4203                 break;
4204         case OpCS:
4205                 op->val = VCPU_SREG_CS;
4206                 break;
4207         case OpSS:
4208                 op->val = VCPU_SREG_SS;
4209                 break;
4210         case OpDS:
4211                 op->val = VCPU_SREG_DS;
4212                 break;
4213         case OpFS:
4214                 op->val = VCPU_SREG_FS;
4215                 break;
4216         case OpGS:
4217                 op->val = VCPU_SREG_GS;
4218                 break;
4219         case OpImplicit:
4220                 /* Special instructions do their own operand decoding. */
4221         default:
4222                 op->type = OP_NONE; /* Disable writeback. */
4223                 break;
4224         }
4225
4226 done:
4227         return rc;
4228 }
4229
4230 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4231 {
4232         int rc = X86EMUL_CONTINUE;
4233         int mode = ctxt->mode;
4234         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4235         bool op_prefix = false;
4236         struct opcode opcode;
4237
4238         ctxt->memop.type = OP_NONE;
4239         ctxt->memopp = NULL;
4240         ctxt->_eip = ctxt->eip;
4241         ctxt->fetch.start = ctxt->_eip;
4242         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4243         ctxt->opcode_len = 1;
4244         if (insn_len > 0)
4245                 memcpy(ctxt->fetch.data, insn, insn_len);
4246
4247         switch (mode) {
4248         case X86EMUL_MODE_REAL:
4249         case X86EMUL_MODE_VM86:
4250         case X86EMUL_MODE_PROT16:
4251                 def_op_bytes = def_ad_bytes = 2;
4252                 break;
4253         case X86EMUL_MODE_PROT32:
4254                 def_op_bytes = def_ad_bytes = 4;
4255                 break;
4256 #ifdef CONFIG_X86_64
4257         case X86EMUL_MODE_PROT64:
4258                 def_op_bytes = 4;
4259                 def_ad_bytes = 8;
4260                 break;
4261 #endif
4262         default:
4263                 return EMULATION_FAILED;
4264         }
4265
4266         ctxt->op_bytes = def_op_bytes;
4267         ctxt->ad_bytes = def_ad_bytes;
4268
4269         /* Legacy prefixes. */
4270         for (;;) {
4271                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4272                 case 0x66:      /* operand-size override */
4273                         op_prefix = true;
4274                         /* switch between 2/4 bytes */
4275                         ctxt->op_bytes = def_op_bytes ^ 6;
4276                         break;
4277                 case 0x67:      /* address-size override */
4278                         if (mode == X86EMUL_MODE_PROT64)
4279                                 /* switch between 4/8 bytes */
4280                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4281                         else
4282                                 /* switch between 2/4 bytes */
4283                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4284                         break;
4285                 case 0x26:      /* ES override */
4286                 case 0x2e:      /* CS override */
4287                 case 0x36:      /* SS override */
4288                 case 0x3e:      /* DS override */
4289                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4290                         break;
4291                 case 0x64:      /* FS override */
4292                 case 0x65:      /* GS override */
4293                         set_seg_override(ctxt, ctxt->b & 7);
4294                         break;
4295                 case 0x40 ... 0x4f: /* REX */
4296                         if (mode != X86EMUL_MODE_PROT64)
4297                                 goto done_prefixes;
4298                         ctxt->rex_prefix = ctxt->b;
4299                         continue;
4300                 case 0xf0:      /* LOCK */
4301                         ctxt->lock_prefix = 1;
4302                         break;
4303                 case 0xf2:      /* REPNE/REPNZ */
4304                 case 0xf3:      /* REP/REPE/REPZ */
4305                         ctxt->rep_prefix = ctxt->b;
4306                         break;
4307                 default:
4308                         goto done_prefixes;
4309                 }
4310
4311                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4312
4313                 ctxt->rex_prefix = 0;
4314         }
4315
4316 done_prefixes:
4317
4318         /* REX prefix. */
4319         if (ctxt->rex_prefix & 8)
4320                 ctxt->op_bytes = 8;     /* REX.W */
4321
4322         /* Opcode byte(s). */
4323         opcode = opcode_table[ctxt->b];
4324         /* Two-byte opcode? */
4325         if (ctxt->b == 0x0f) {
4326                 ctxt->opcode_len = 2;
4327                 ctxt->b = insn_fetch(u8, ctxt);
4328                 opcode = twobyte_table[ctxt->b];
4329
4330                 /* 0F_38 opcode map */
4331                 if (ctxt->b == 0x38) {
4332                         ctxt->opcode_len = 3;
4333                         ctxt->b = insn_fetch(u8, ctxt);
4334                         opcode = opcode_map_0f_38[ctxt->b];
4335                 }
4336         }
4337         ctxt->d = opcode.flags;
4338
4339         if (ctxt->d & ModRM)
4340                 ctxt->modrm = insn_fetch(u8, ctxt);
4341
4342         /* vex-prefix instructions are not implemented */
4343         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4344             (mode == X86EMUL_MODE_PROT64 ||
4345             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4346                 ctxt->d = NotImpl;
4347         }
4348
4349         while (ctxt->d & GroupMask) {
4350                 switch (ctxt->d & GroupMask) {
4351                 case Group:
4352                         goffset = (ctxt->modrm >> 3) & 7;
4353                         opcode = opcode.u.group[goffset];
4354                         break;
4355                 case GroupDual:
4356                         goffset = (ctxt->modrm >> 3) & 7;
4357                         if ((ctxt->modrm >> 6) == 3)
4358                                 opcode = opcode.u.gdual->mod3[goffset];
4359                         else
4360                                 opcode = opcode.u.gdual->mod012[goffset];
4361                         break;
4362                 case RMExt:
4363                         goffset = ctxt->modrm & 7;
4364                         opcode = opcode.u.group[goffset];
4365                         break;
4366                 case Prefix:
4367                         if (ctxt->rep_prefix && op_prefix)
4368                                 return EMULATION_FAILED;
4369                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4370                         switch (simd_prefix) {
4371                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4372                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4373                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4374                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4375                         }
4376                         break;
4377                 case Escape:
4378                         if (ctxt->modrm > 0xbf)
4379                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4380                         else
4381                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4382                         break;
4383                 default:
4384                         return EMULATION_FAILED;
4385                 }
4386
4387                 ctxt->d &= ~(u64)GroupMask;
4388                 ctxt->d |= opcode.flags;
4389         }
4390
4391         /* Unrecognised? */
4392         if (ctxt->d == 0)
4393                 return EMULATION_FAILED;
4394
4395         ctxt->execute = opcode.u.execute;
4396         ctxt->check_perm = opcode.check_perm;
4397         ctxt->intercept = opcode.intercept;
4398
4399         if (ctxt->d & NotImpl)
4400                 return EMULATION_FAILED;
4401
4402         if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4403                 return EMULATION_FAILED;
4404
4405         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4406                 ctxt->op_bytes = 8;
4407
4408         if (ctxt->d & Op3264) {
4409                 if (mode == X86EMUL_MODE_PROT64)
4410                         ctxt->op_bytes = 8;
4411                 else
4412                         ctxt->op_bytes = 4;
4413         }
4414
4415         if (ctxt->d & Sse)
4416                 ctxt->op_bytes = 16;
4417         else if (ctxt->d & Mmx)
4418                 ctxt->op_bytes = 8;
4419
4420         /* ModRM and SIB bytes. */
4421         if (ctxt->d & ModRM) {
4422                 rc = decode_modrm(ctxt, &ctxt->memop);
4423                 if (!ctxt->has_seg_override)
4424                         set_seg_override(ctxt, ctxt->modrm_seg);
4425         } else if (ctxt->d & MemAbs)
4426                 rc = decode_abs(ctxt, &ctxt->memop);
4427         if (rc != X86EMUL_CONTINUE)
4428                 goto done;
4429
4430         if (!ctxt->has_seg_override)
4431                 set_seg_override(ctxt, VCPU_SREG_DS);
4432
4433         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4434
4435         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4436                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4437
4438         /*
4439          * Decode and fetch the source operand: register, memory
4440          * or immediate.
4441          */
4442         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4443         if (rc != X86EMUL_CONTINUE)
4444                 goto done;
4445
4446         /*
4447          * Decode and fetch the second source operand: register, memory
4448          * or immediate.
4449          */
4450         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4451         if (rc != X86EMUL_CONTINUE)
4452                 goto done;
4453
4454         /* Decode and fetch the destination operand: register or memory. */
4455         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4456
4457 done:
4458         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4459                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4460
4461         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4462 }
4463
4464 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4465 {
4466         return ctxt->d & PageTable;
4467 }
4468
4469 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4470 {
4471         /* The second termination condition only applies for REPE
4472          * and REPNE. Test if the repeat string operation prefix is
4473          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4474          * corresponding termination condition according to:
4475          *      - if REPE/REPZ and ZF = 0 then done
4476          *      - if REPNE/REPNZ and ZF = 1 then done
4477          */
4478         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4479              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4480             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4481                  ((ctxt->eflags & EFLG_ZF) == 0))
4482                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4483                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4484                 return true;
4485
4486         return false;
4487 }
4488
4489 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4490 {
4491         bool fault = false;
4492
4493         ctxt->ops->get_fpu(ctxt);
4494         asm volatile("1: fwait \n\t"
4495                      "2: \n\t"
4496                      ".pushsection .fixup,\"ax\" \n\t"
4497                      "3: \n\t"
4498                      "movb $1, %[fault] \n\t"
4499                      "jmp 2b \n\t"
4500                      ".popsection \n\t"
4501                      _ASM_EXTABLE(1b, 3b)
4502                      : [fault]"+qm"(fault));
4503         ctxt->ops->put_fpu(ctxt);
4504
4505         if (unlikely(fault))
4506                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4507
4508         return X86EMUL_CONTINUE;
4509 }
4510
4511 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4512                                        struct operand *op)
4513 {
4514         if (op->type == OP_MM)
4515                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4516 }
4517
4518 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4519 {
4520         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4521         if (!(ctxt->d & ByteOp))
4522                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4523         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4524             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4525               [fastop]"+S"(fop)
4526             : "c"(ctxt->src2.val));
4527         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4528         if (!fop) /* exception is returned in fop variable */
4529                 return emulate_de(ctxt);
4530         return X86EMUL_CONTINUE;
4531 }
4532
4533 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4534 {
4535         const struct x86_emulate_ops *ops = ctxt->ops;
4536         int rc = X86EMUL_CONTINUE;
4537         int saved_dst_type = ctxt->dst.type;
4538
4539         ctxt->mem_read.pos = 0;
4540
4541         /* LOCK prefix is allowed only with some instructions */
4542         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4543                 rc = emulate_ud(ctxt);
4544                 goto done;
4545         }
4546
4547         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4548                 rc = emulate_ud(ctxt);
4549                 goto done;
4550         }
4551
4552         if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4553                         (ctxt->d & Undefined)) {
4554                 rc = emulate_ud(ctxt);
4555                 goto done;
4556         }
4557
4558         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4559             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4560                 rc = emulate_ud(ctxt);
4561                 goto done;
4562         }
4563
4564         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4565                 rc = emulate_nm(ctxt);
4566                 goto done;
4567         }
4568
4569         if (ctxt->d & Mmx) {
4570                 rc = flush_pending_x87_faults(ctxt);
4571                 if (rc != X86EMUL_CONTINUE)
4572                         goto done;
4573                 /*
4574                  * Now that we know the fpu is exception safe, we can fetch
4575                  * operands from it.
4576                  */
4577                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4578                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4579                 if (!(ctxt->d & Mov))
4580                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4581         }
4582
4583         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4584                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4585                                               X86_ICPT_PRE_EXCEPT);
4586                 if (rc != X86EMUL_CONTINUE)
4587                         goto done;
4588         }
4589
4590         /* Privileged instruction can be executed only in CPL=0 */
4591         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4592                 rc = emulate_gp(ctxt, 0);
4593                 goto done;
4594         }
4595
4596         /* Instruction can only be executed in protected mode */
4597         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4598                 rc = emulate_ud(ctxt);
4599                 goto done;
4600         }
4601
4602         /* Do instruction specific permission checks */
4603         if (ctxt->check_perm) {
4604                 rc = ctxt->check_perm(ctxt);
4605                 if (rc != X86EMUL_CONTINUE)
4606                         goto done;
4607         }
4608
4609         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4610                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4611                                               X86_ICPT_POST_EXCEPT);
4612                 if (rc != X86EMUL_CONTINUE)
4613                         goto done;
4614         }
4615
4616         if (ctxt->rep_prefix && (ctxt->d & String)) {
4617                 /* All REP prefixes have the same first termination condition */
4618                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4619                         ctxt->eip = ctxt->_eip;
4620                         goto done;
4621                 }
4622         }
4623
4624         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4625                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4626                                     ctxt->src.valptr, ctxt->src.bytes);
4627                 if (rc != X86EMUL_CONTINUE)
4628                         goto done;
4629                 ctxt->src.orig_val64 = ctxt->src.val64;
4630         }
4631
4632         if (ctxt->src2.type == OP_MEM) {
4633                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4634                                     &ctxt->src2.val, ctxt->src2.bytes);
4635                 if (rc != X86EMUL_CONTINUE)
4636                         goto done;
4637         }
4638
4639         if ((ctxt->d & DstMask) == ImplicitOps)
4640                 goto special_insn;
4641
4642
4643         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4644                 /* optimisation - avoid slow emulated read if Mov */
4645                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4646                                    &ctxt->dst.val, ctxt->dst.bytes);
4647                 if (rc != X86EMUL_CONTINUE)
4648                         goto done;
4649         }
4650         ctxt->dst.orig_val = ctxt->dst.val;
4651
4652 special_insn:
4653
4654         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4655                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4656                                               X86_ICPT_POST_MEMACCESS);
4657                 if (rc != X86EMUL_CONTINUE)
4658                         goto done;
4659         }
4660
4661         if (ctxt->execute) {
4662                 if (ctxt->d & Fastop) {
4663                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4664                         rc = fastop(ctxt, fop);
4665                         if (rc != X86EMUL_CONTINUE)
4666                                 goto done;
4667                         goto writeback;
4668                 }
4669                 rc = ctxt->execute(ctxt);
4670                 if (rc != X86EMUL_CONTINUE)
4671                         goto done;
4672                 goto writeback;
4673         }
4674
4675         if (ctxt->opcode_len == 2)
4676                 goto twobyte_insn;
4677         else if (ctxt->opcode_len == 3)
4678                 goto threebyte_insn;
4679
4680         switch (ctxt->b) {
4681         case 0x63:              /* movsxd */
4682                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4683                         goto cannot_emulate;
4684                 ctxt->dst.val = (s32) ctxt->src.val;
4685                 break;
4686         case 0x70 ... 0x7f: /* jcc (short) */
4687                 if (test_cc(ctxt->b, ctxt->eflags))
4688                         jmp_rel(ctxt, ctxt->src.val);
4689                 break;
4690         case 0x8d: /* lea r16/r32, m */
4691                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4692                 break;
4693         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4694                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4695                         ctxt->dst.type = OP_NONE;
4696                 else
4697                         rc = em_xchg(ctxt);
4698                 break;
4699         case 0x98: /* cbw/cwde/cdqe */
4700                 switch (ctxt->op_bytes) {
4701                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4702                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4703                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4704                 }
4705                 break;
4706         case 0xcc:              /* int3 */
4707                 rc = emulate_int(ctxt, 3);
4708                 break;
4709         case 0xcd:              /* int n */
4710                 rc = emulate_int(ctxt, ctxt->src.val);
4711                 break;
4712         case 0xce:              /* into */
4713                 if (ctxt->eflags & EFLG_OF)
4714                         rc = emulate_int(ctxt, 4);
4715                 break;
4716         case 0xe9: /* jmp rel */
4717         case 0xeb: /* jmp rel short */
4718                 jmp_rel(ctxt, ctxt->src.val);
4719                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4720                 break;
4721         case 0xf4:              /* hlt */
4722                 ctxt->ops->halt(ctxt);
4723                 break;
4724         case 0xf5:      /* cmc */
4725                 /* complement carry flag from eflags reg */
4726                 ctxt->eflags ^= EFLG_CF;
4727                 break;
4728         case 0xf8: /* clc */
4729                 ctxt->eflags &= ~EFLG_CF;
4730                 break;
4731         case 0xf9: /* stc */
4732                 ctxt->eflags |= EFLG_CF;
4733                 break;
4734         case 0xfc: /* cld */
4735                 ctxt->eflags &= ~EFLG_DF;
4736                 break;
4737         case 0xfd: /* std */
4738                 ctxt->eflags |= EFLG_DF;
4739                 break;
4740         default:
4741                 goto cannot_emulate;
4742         }
4743
4744         if (rc != X86EMUL_CONTINUE)
4745                 goto done;
4746
4747 writeback:
4748         if (ctxt->d & SrcWrite) {
4749                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4750                 rc = writeback(ctxt, &ctxt->src);
4751                 if (rc != X86EMUL_CONTINUE)
4752                         goto done;
4753         }
4754         if (!(ctxt->d & NoWrite)) {
4755                 rc = writeback(ctxt, &ctxt->dst);
4756                 if (rc != X86EMUL_CONTINUE)
4757                         goto done;
4758         }
4759
4760         /*
4761          * restore dst type in case the decoding will be reused
4762          * (happens for string instruction )
4763          */
4764         ctxt->dst.type = saved_dst_type;
4765
4766         if ((ctxt->d & SrcMask) == SrcSI)
4767                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4768
4769         if ((ctxt->d & DstMask) == DstDI)
4770                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4771
4772         if (ctxt->rep_prefix && (ctxt->d & String)) {
4773                 unsigned int count;
4774                 struct read_cache *r = &ctxt->io_read;
4775                 if ((ctxt->d & SrcMask) == SrcSI)
4776                         count = ctxt->src.count;
4777                 else
4778                         count = ctxt->dst.count;
4779                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4780                                 -count);
4781
4782                 if (!string_insn_completed(ctxt)) {
4783                         /*
4784                          * Re-enter guest when pio read ahead buffer is empty
4785                          * or, if it is not used, after each 1024 iteration.
4786                          */
4787                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4788                             (r->end == 0 || r->end != r->pos)) {
4789                                 /*
4790                                  * Reset read cache. Usually happens before
4791                                  * decode, but since instruction is restarted
4792                                  * we have to do it here.
4793                                  */
4794                                 ctxt->mem_read.end = 0;
4795                                 writeback_registers(ctxt);
4796                                 return EMULATION_RESTART;
4797                         }
4798                         goto done; /* skip rip writeback */
4799                 }
4800         }
4801
4802         ctxt->eip = ctxt->_eip;
4803
4804 done:
4805         if (rc == X86EMUL_PROPAGATE_FAULT)
4806                 ctxt->have_exception = true;
4807         if (rc == X86EMUL_INTERCEPTED)
4808                 return EMULATION_INTERCEPTED;
4809
4810         if (rc == X86EMUL_CONTINUE)
4811                 writeback_registers(ctxt);
4812
4813         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4814
4815 twobyte_insn:
4816         switch (ctxt->b) {
4817         case 0x09:              /* wbinvd */
4818                 (ctxt->ops->wbinvd)(ctxt);
4819                 break;
4820         case 0x08:              /* invd */
4821         case 0x0d:              /* GrpP (prefetch) */
4822         case 0x18:              /* Grp16 (prefetch/nop) */
4823         case 0x1f:              /* nop */
4824                 break;
4825         case 0x20: /* mov cr, reg */
4826                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4827                 break;
4828         case 0x21: /* mov from dr to reg */
4829                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4830                 break;
4831         case 0x40 ... 0x4f:     /* cmov */
4832                 if (test_cc(ctxt->b, ctxt->eflags))
4833                         ctxt->dst.val = ctxt->src.val;
4834                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
4835                          ctxt->op_bytes != 4)
4836                         ctxt->dst.type = OP_NONE; /* no writeback */
4837                 break;
4838         case 0x80 ... 0x8f: /* jnz rel, etc*/
4839                 if (test_cc(ctxt->b, ctxt->eflags))
4840                         jmp_rel(ctxt, ctxt->src.val);
4841                 break;
4842         case 0x90 ... 0x9f:     /* setcc r/m8 */
4843                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4844                 break;
4845         case 0xae:              /* clflush */
4846                 break;
4847         case 0xb6 ... 0xb7:     /* movzx */
4848                 ctxt->dst.bytes = ctxt->op_bytes;
4849                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4850                                                        : (u16) ctxt->src.val;
4851                 break;
4852         case 0xbe ... 0xbf:     /* movsx */
4853                 ctxt->dst.bytes = ctxt->op_bytes;
4854                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4855                                                         (s16) ctxt->src.val;
4856                 break;
4857         case 0xc3:              /* movnti */
4858                 ctxt->dst.bytes = ctxt->op_bytes;
4859                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
4860                                                         (u32) ctxt->src.val;
4861                 break;
4862         default:
4863                 goto cannot_emulate;
4864         }
4865
4866 threebyte_insn:
4867
4868         if (rc != X86EMUL_CONTINUE)
4869                 goto done;
4870
4871         goto writeback;
4872
4873 cannot_emulate:
4874         return EMULATION_FAILED;
4875 }
4876
4877 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4878 {
4879         invalidate_registers(ctxt);
4880 }
4881
4882 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4883 {
4884         writeback_registers(ctxt);
4885 }