arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <asm/kvm_emulate.h>
  26 #include <linux/stringify.h>
  27 #include <asm/debugreg.h>
  28 #include <asm/nospec-branch.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32 #include "mmu.h"
  33 #include "pmu.h"
  34
  35 /*
  36  * Operand types
  37  */
  38 #define OpNone             0ull
  39 #define OpImplicit         1ull  /* No generic decode */
  40 #define OpReg              2ull  /* Register */
  41 #define OpMem              3ull  /* Memory */
  42 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  43 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  44 #define OpMem64            6ull  /* Memory, 64-bit */
  45 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  46 #define OpDX               8ull  /* DX register */
  47 #define OpCL               9ull  /* CL register (for shifts) */
  48 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  49 #define OpOne             11ull  /* Implied 1 */
  50 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  51 #define OpMem16           13ull  /* Memory operand (16-bit). */
  52 #define OpMem32           14ull  /* Memory operand (32-bit). */
  53 #define OpImmU            15ull  /* Immediate operand, zero extended */
  54 #define OpSI              16ull  /* SI/ESI/RSI */
  55 #define OpImmFAddr        17ull  /* Immediate far address */
  56 #define OpMemFAddr        18ull  /* Far address in memory */
  57 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  58 #define OpES              20ull  /* ES */
  59 #define OpCS              21ull  /* CS */
  60 #define OpSS              22ull  /* SS */
  61 #define OpDS              23ull  /* DS */
  62 #define OpFS              24ull  /* FS */
  63 #define OpGS              25ull  /* GS */
  64 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  65 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  66 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  67 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  68 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  69
  70 #define OpBits             5  /* Width of operand field */
  71 #define OpMask             ((1ull << OpBits) - 1)
  72
  73 /*
  74  * Opcode effective-address decode tables.
  75  * Note that we only emulate instructions that have at least one memory
  76  * operand (excluding implicit stack references). We assume that stack
  77  * references and instruction fetches will never occur in special memory
  78  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  79  * not be handled.
  80  */
  81
  82 /* Operand sizes: 8-bit operands or specified/overridden size. */
  83 #define ByteOp      (1<<0)      /* 8-bit operands. */
  84 /* Destination operand type. */
  85 #define DstShift    1
  86 #define ImplicitOps (OpImplicit << DstShift)
  87 #define DstReg      (OpReg << DstShift)
  88 #define DstMem      (OpMem << DstShift)
  89 #define DstAcc      (OpAcc << DstShift)
  90 #define DstDI       (OpDI << DstShift)
  91 #define DstMem64    (OpMem64 << DstShift)
  92 #define DstMem16    (OpMem16 << DstShift)
  93 #define DstImmUByte (OpImmUByte << DstShift)
  94 #define DstDX       (OpDX << DstShift)
  95 #define DstAccLo    (OpAccLo << DstShift)
  96 #define DstMask     (OpMask << DstShift)
  97 /* Source operand type. */
  98 #define SrcShift    6
  99 #define SrcNone     (OpNone << SrcShift)
 100 #define SrcReg      (OpReg << SrcShift)
 101 #define SrcMem      (OpMem << SrcShift)
 102 #define SrcMem16    (OpMem16 << SrcShift)
 103 #define SrcMem32    (OpMem32 << SrcShift)
 104 #define SrcImm      (OpImm << SrcShift)
 105 #define SrcImmByte  (OpImmByte << SrcShift)
 106 #define SrcOne      (OpOne << SrcShift)
 107 #define SrcImmUByte (OpImmUByte << SrcShift)
 108 #define SrcImmU     (OpImmU << SrcShift)
 109 #define SrcSI       (OpSI << SrcShift)
 110 #define SrcXLat     (OpXLat << SrcShift)
 111 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 112 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 113 #define SrcAcc      (OpAcc << SrcShift)
 114 #define SrcImmU16   (OpImmU16 << SrcShift)
 115 #define SrcImm64    (OpImm64 << SrcShift)
 116 #define SrcDX       (OpDX << SrcShift)
 117 #define SrcMem8     (OpMem8 << SrcShift)
 118 #define SrcAccHi    (OpAccHi << SrcShift)
 119 #define SrcMask     (OpMask << SrcShift)
 120 #define BitOp       (1<<11)
 121 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 122 #define String      (1<<13)     /* String instruction (rep capable) */
 123 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 124 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 125 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 126 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 127 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 128 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 129 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 130 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 131 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 132 #define Sse         (1<<18)     /* SSE Vector instruction */
 133 /* Generic ModRM decode. */
 134 #define ModRM       (1<<19)
 135 /* Destination is only written; never read. */
 136 #define Mov         (1<<20)
 137 /* Misc flags */
 138 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 139 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 140 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 141 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 142 #define Undefined   (1<<25) /* No Such Instruction */
 143 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 144 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 145 #define No64        (1<<28)
 146 #define PageTable   (1 << 29)   /* instruction used to write page table */
 147 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 148 /* Source 2 operand type */
 149 #define Src2Shift   (31)
 150 #define Src2None    (OpNone << Src2Shift)
 151 #define Src2Mem     (OpMem << Src2Shift)
 152 #define Src2CL      (OpCL << Src2Shift)
 153 #define Src2ImmByte (OpImmByte << Src2Shift)
 154 #define Src2One     (OpOne << Src2Shift)
 155 #define Src2Imm     (OpImm << Src2Shift)
 156 #define Src2ES      (OpES << Src2Shift)
 157 #define Src2CS      (OpCS << Src2Shift)
 158 #define Src2SS      (OpSS << Src2Shift)
 159 #define Src2DS      (OpDS << Src2Shift)
 160 #define Src2FS      (OpFS << Src2Shift)
 161 #define Src2GS      (OpGS << Src2Shift)
 162 #define Src2Mask    (OpMask << Src2Shift)
 163 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 164 #define AlignMask   ((u64)7 << 41)
 165 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 166 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 167 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 168 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 169 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 170 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 171 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 172 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 173 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 174 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 175 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 176 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 177 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 178 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 179 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 180
 181 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 182
 183 #define X2(x...) x, x
 184 #define X3(x...) X2(x), x
 185 #define X4(x...) X2(x), X2(x)
 186 #define X5(x...) X4(x), x
 187 #define X6(x...) X4(x), X2(x)
 188 #define X7(x...) X4(x), X3(x)
 189 #define X8(x...) X4(x), X4(x)
 190 #define X16(x...) X8(x), X8(x)
 191
 192 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 193 #define FASTOP_SIZE 8
 194
 195 /*
 196  * fastop functions have a special calling convention:
 197  *
 198  * dst:    rax        (in/out)
 199  * src:    rdx        (in/out)
 200  * src2:   rcx        (in)
 201  * flags:  rflags     (in/out)
 202  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 203  *
 204  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 205  * different operand sizes can be reached by calculation, rather than a jump
 206  * table (which would be bigger than the code).
 207  *
 208  * fastop functions are declared as taking a never-defined fastop parameter,
 209  * so they can't be called from C directly.
 210  */
 211
 212 struct fastop;
 213
 214 struct opcode {
 215         u64 flags : 56;
 216         u64 intercept : 8;
 217         union {
 218                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 219                 const struct opcode *group;
 220                 const struct group_dual *gdual;
 221                 const struct gprefix *gprefix;
 222                 const struct escape *esc;
 223                 const struct instr_dual *idual;
 224                 const struct mode_dual *mdual;
 225                 void (*fastop)(struct fastop *fake);
 226         } u;
 227         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 228 };
 229
 230 struct group_dual {
 231         struct opcode mod012[8];
 232         struct opcode mod3[8];
 233 };
 234
 235 struct gprefix {
 236         struct opcode pfx_no;
 237         struct opcode pfx_66;
 238         struct opcode pfx_f2;
 239         struct opcode pfx_f3;
 240 };
 241
 242 struct escape {
 243         struct opcode op[8];
 244         struct opcode high[64];
 245 };
 246
 247 struct instr_dual {
 248         struct opcode mod012;
 249         struct opcode mod3;
 250 };
 251
 252 struct mode_dual {
 253         struct opcode mode32;
 254         struct opcode mode64;
 255 };
 256
 257 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 258
 259 enum x86_transfer_type {
 260         X86_TRANSFER_NONE,
 261         X86_TRANSFER_CALL_JMP,
 262         X86_TRANSFER_RET,
 263         X86_TRANSFER_TASK_SWITCH,
 264 };
 265
 266 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 267 {
 268         if (!(ctxt->regs_valid & (1 << nr))) {
 269                 ctxt->regs_valid |= 1 << nr;
 270                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 271         }
 272         return ctxt->_regs[nr];
 273 }
 274
 275 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 276 {
 277         ctxt->regs_valid |= 1 << nr;
 278         ctxt->regs_dirty |= 1 << nr;
 279         return &ctxt->_regs[nr];
 280 }
 281
 282 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 283 {
 284         reg_read(ctxt, nr);
 285         return reg_write(ctxt, nr);
 286 }
 287
 288 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 289 {
 290         unsigned reg;
 291
 292         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 293                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 294 }
 295
 296 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 297 {
 298         ctxt->regs_dirty = 0;
 299         ctxt->regs_valid = 0;
 300 }
 301
 302 /*
 303  * These EFLAGS bits are restored from saved value during emulation, and
 304  * any changes are written back to the saved value after emulation.
 305  */
 306 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 307                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 308
 309 #ifdef CONFIG_X86_64
 310 #define ON64(x) x
 311 #else
 312 #define ON64(x)
 313 #endif
 314
 315 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 316
 317 #define FOP_FUNC(name) \
 318         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 319         ".type " name ", @function \n\t" \
 320         name ":\n\t"
 321
 322 #define FOP_RET   "ret \n\t"
 323
 324 #define FOP_START(op) \
 325         extern void em_##op(struct fastop *fake); \
 326         asm(".pushsection .text, \"ax\" \n\t" \
 327             ".global em_" #op " \n\t" \
 328             FOP_FUNC("em_" #op)
 329
 330 #define FOP_END \
 331             ".popsection")
 332
 333 #define FOPNOP() \
 334         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 335         FOP_RET
 336
 337 #define FOP1E(op,  dst) \
 338         FOP_FUNC(#op "_" #dst) \
 339         "10: " #op " %" #dst " \n\t" FOP_RET
 340
 341 #define FOP1EEX(op,  dst) \
 342         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 343
 344 #define FASTOP1(op) \
 345         FOP_START(op) \
 346         FOP1E(op##b, al) \
 347         FOP1E(op##w, ax) \
 348         FOP1E(op##l, eax) \
 349         ON64(FOP1E(op##q, rax)) \
 350         FOP_END
 351
 352 /* 1-operand, using src2 (for MUL/DIV r/m) */
 353 #define FASTOP1SRC2(op, name) \
 354         FOP_START(name) \
 355         FOP1E(op, cl) \
 356         FOP1E(op, cx) \
 357         FOP1E(op, ecx) \
 358         ON64(FOP1E(op, rcx)) \
 359         FOP_END
 360
 361 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 362 #define FASTOP1SRC2EX(op, name) \
 363         FOP_START(name) \
 364         FOP1EEX(op, cl) \
 365         FOP1EEX(op, cx) \
 366         FOP1EEX(op, ecx) \
 367         ON64(FOP1EEX(op, rcx)) \
 368         FOP_END
 369
 370 #define FOP2E(op,  dst, src)       \
 371         FOP_FUNC(#op "_" #dst "_" #src) \
 372         #op " %" #src ", %" #dst " \n\t" FOP_RET
 373
 374 #define FASTOP2(op) \
 375         FOP_START(op) \
 376         FOP2E(op##b, al, dl) \
 377         FOP2E(op##w, ax, dx) \
 378         FOP2E(op##l, eax, edx) \
 379         ON64(FOP2E(op##q, rax, rdx)) \
 380         FOP_END
 381
 382 /* 2 operand, word only */
 383 #define FASTOP2W(op) \
 384         FOP_START(op) \
 385         FOPNOP() \
 386         FOP2E(op##w, ax, dx) \
 387         FOP2E(op##l, eax, edx) \
 388         ON64(FOP2E(op##q, rax, rdx)) \
 389         FOP_END
 390
 391 /* 2 operand, src is CL */
 392 #define FASTOP2CL(op) \
 393         FOP_START(op) \
 394         FOP2E(op##b, al, cl) \
 395         FOP2E(op##w, ax, cl) \
 396         FOP2E(op##l, eax, cl) \
 397         ON64(FOP2E(op##q, rax, cl)) \
 398         FOP_END
 399
 400 /* 2 operand, src and dest are reversed */
 401 #define FASTOP2R(op, name) \
 402         FOP_START(name) \
 403         FOP2E(op##b, dl, al) \
 404         FOP2E(op##w, dx, ax) \
 405         FOP2E(op##l, edx, eax) \
 406         ON64(FOP2E(op##q, rdx, rax)) \
 407         FOP_END
 408
 409 #define FOP3E(op,  dst, src, src2) \
 410         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 411         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 412
 413 /* 3-operand, word-only, src2=cl */
 414 #define FASTOP3WCL(op) \
 415         FOP_START(op) \
 416         FOPNOP() \
 417         FOP3E(op##w, ax, dx, cl) \
 418         FOP3E(op##l, eax, edx, cl) \
 419         ON64(FOP3E(op##q, rax, rdx, cl)) \
 420         FOP_END
 421
 422 /* Special case for SETcc - 1 instruction per cc */
 423 #define FOP_SETCC(op) \
 424         ".align 4 \n\t" \
 425         ".type " #op ", @function \n\t" \
 426         #op ": \n\t" \
 427         #op " %al \n\t" \
 428         FOP_RET
 429
 430 asm(".pushsection .fixup, \"ax\"\n"
 431     ".global kvm_fastop_exception \n"
 432     "kvm_fastop_exception: xor %esi, %esi; ret\n"
 433     ".popsection");
 434
 435 FOP_START(setcc)
 436 FOP_SETCC(seto)
 437 FOP_SETCC(setno)
 438 FOP_SETCC(setc)
 439 FOP_SETCC(setnc)
 440 FOP_SETCC(setz)
 441 FOP_SETCC(setnz)
 442 FOP_SETCC(setbe)
 443 FOP_SETCC(setnbe)
 444 FOP_SETCC(sets)
 445 FOP_SETCC(setns)
 446 FOP_SETCC(setp)
 447 FOP_SETCC(setnp)
 448 FOP_SETCC(setl)
 449 FOP_SETCC(setnl)
 450 FOP_SETCC(setle)
 451 FOP_SETCC(setnle)
 452 FOP_END;
 453
 454 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 455 FOP_END;
 456
 457 /*
 458  * XXX: inoutclob user must know where the argument is being expanded.
 459  *      Relying on CONFIG_CC_HAS_ASM_GOTO would allow us to remove _fault.
 460  */
 461 #define asm_safe(insn, inoutclob...) \
 462 ({ \
 463         int _fault = 0; \
 464  \
 465         asm volatile("1:" insn "\n" \
 466                      "2:\n" \
 467                      ".pushsection .fixup, \"ax\"\n" \
 468                      "3: movl $1, %[_fault]\n" \
 469                      "   jmp  2b\n" \
 470                      ".popsection\n" \
 471                      _ASM_EXTABLE(1b, 3b) \
 472                      : [_fault] "+qm"(_fault) inoutclob ); \
 473  \
 474         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 475 })
 476
 477 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 478                                     enum x86_intercept intercept,
 479                                     enum x86_intercept_stage stage)
 480 {
 481         struct x86_instruction_info info = {
 482                 .intercept  = intercept,
 483                 .rep_prefix = ctxt->rep_prefix,
 484                 .modrm_mod  = ctxt->modrm_mod,
 485                 .modrm_reg  = ctxt->modrm_reg,
 486                 .modrm_rm   = ctxt->modrm_rm,
 487                 .src_val    = ctxt->src.val64,
 488                 .dst_val    = ctxt->dst.val64,
 489                 .src_bytes  = ctxt->src.bytes,
 490                 .dst_bytes  = ctxt->dst.bytes,
 491                 .ad_bytes   = ctxt->ad_bytes,
 492                 .next_rip   = ctxt->eip,
 493         };
 494
 495         return ctxt->ops->intercept(ctxt, &info, stage);
 496 }
 497
 498 static void assign_masked(ulong *dest, ulong src, ulong mask)
 499 {
 500         *dest = (*dest & ~mask) | (src & mask);
 501 }
 502
 503 static void assign_register(unsigned long *reg, u64 val, int bytes)
 504 {
 505         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 506         switch (bytes) {
 507         case 1:
 508                 *(u8 *)reg = (u8)val;
 509                 break;
 510         case 2:
 511                 *(u16 *)reg = (u16)val;
 512                 break;
 513         case 4:
 514                 *reg = (u32)val;
 515                 break;  /* 64b: zero-extend */
 516         case 8:
 517                 *reg = val;
 518                 break;
 519         }
 520 }
 521
 522 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 523 {
 524         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 525 }
 526
 527 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 528 {
 529         u16 sel;
 530         struct desc_struct ss;
 531
 532         if (ctxt->mode == X86EMUL_MODE_PROT64)
 533                 return ~0UL;
 534         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 535         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 536 }
 537
 538 static int stack_size(struct x86_emulate_ctxt *ctxt)
 539 {
 540         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 541 }
 542
 543 /* Access/update address held in a register, based on addressing mode. */
 544 static inline unsigned long
 545 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 546 {
 547         if (ctxt->ad_bytes == sizeof(unsigned long))
 548                 return reg;
 549         else
 550                 return reg & ad_mask(ctxt);
 551 }
 552
 553 static inline unsigned long
 554 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 555 {
 556         return address_mask(ctxt, reg_read(ctxt, reg));
 557 }
 558
 559 static void masked_increment(ulong *reg, ulong mask, int inc)
 560 {
 561         assign_masked(reg, *reg + inc, mask);
 562 }
 563
 564 static inline void
 565 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 566 {
 567         ulong *preg = reg_rmw(ctxt, reg);
 568
 569         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 570 }
 571
 572 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 573 {
 574         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 575 }
 576
 577 static u32 desc_limit_scaled(struct desc_struct *desc)
 578 {
 579         u32 limit = get_desc_limit(desc);
 580
 581         return desc->g ? (limit << 12) | 0xfff : limit;
 582 }
 583
 584 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 585 {
 586         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 587                 return 0;
 588
 589         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 590 }
 591
 592 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 593                              u32 error, bool valid)
 594 {
 595         WARN_ON(vec > 0x1f);
 596         ctxt->exception.vector = vec;
 597         ctxt->exception.error_code = error;
 598         ctxt->exception.error_code_valid = valid;
 599         return X86EMUL_PROPAGATE_FAULT;
 600 }
 601
 602 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 603 {
 604         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 605 }
 606
 607 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 608 {
 609         return emulate_exception(ctxt, GP_VECTOR, err, true);
 610 }
 611
 612 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 613 {
 614         return emulate_exception(ctxt, SS_VECTOR, err, true);
 615 }
 616
 617 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 618 {
 619         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 620 }
 621
 622 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 623 {
 624         return emulate_exception(ctxt, TS_VECTOR, err, true);
 625 }
 626
 627 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 628 {
 629         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 630 }
 631
 632 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 633 {
 634         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 635 }
 636
 637 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 638 {
 639         u16 selector;
 640         struct desc_struct desc;
 641
 642         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 643         return selector;
 644 }
 645
 646 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 647                                  unsigned seg)
 648 {
 649         u16 dummy;
 650         u32 base3;
 651         struct desc_struct desc;
 652
 653         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 654         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 655 }
 656
 657 /*
 658  * x86 defines three classes of vector instructions: explicitly
 659  * aligned, explicitly unaligned, and the rest, which change behaviour
 660  * depending on whether they're AVX encoded or not.
 661  *
 662  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 663  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 664  * 512 bytes of data must be aligned to a 16 byte boundary.
 665  */
 666 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 667 {
 668         u64 alignment = ctxt->d & AlignMask;
 669
 670         if (likely(size < 16))
 671                 return 1;
 672
 673         switch (alignment) {
 674         case Unaligned:
 675         case Avx:
 676                 return 1;
 677         case Aligned16:
 678                 return 16;
 679         case Aligned:
 680         default:
 681                 return size;
 682         }
 683 }
 684
 685 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 686                                        struct segmented_address addr,
 687                                        unsigned *max_size, unsigned size,
 688                                        bool write, bool fetch,
 689                                        enum x86emul_mode mode, ulong *linear)
 690 {
 691         struct desc_struct desc;
 692         bool usable;
 693         ulong la;
 694         u32 lim;
 695         u16 sel;
 696         u8  va_bits;
 697
 698         la = seg_base(ctxt, addr.seg) + addr.ea;
 699         *max_size = 0;
 700         switch (mode) {
 701         case X86EMUL_MODE_PROT64:
 702                 *linear = la;
 703                 va_bits = ctxt_virt_addr_bits(ctxt);
 704                 if (get_canonical(la, va_bits) != la)
 705                         goto bad;
 706
 707                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 708                 if (size > *max_size)
 709                         goto bad;
 710                 break;
 711         default:
 712                 *linear = la = (u32)la;
 713                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 714                                                 addr.seg);
 715                 if (!usable)
 716                         goto bad;
 717                 /* code segment in protected mode or read-only data segment */
 718                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 719                                         || !(desc.type & 2)) && write)
 720                         goto bad;
 721                 /* unreadable code segment */
 722                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 723                         goto bad;
 724                 lim = desc_limit_scaled(&desc);
 725                 if (!(desc.type & 8) && (desc.type & 4)) {
 726                         /* expand-down segment */
 727                         if (addr.ea <= lim)
 728                                 goto bad;
 729                         lim = desc.d ? 0xffffffff : 0xffff;
 730                 }
 731                 if (addr.ea > lim)
 732                         goto bad;
 733                 if (lim == 0xffffffff)
 734                         *max_size = ~0u;
 735                 else {
 736                         *max_size = (u64)lim + 1 - addr.ea;
 737                         if (size > *max_size)
 738                                 goto bad;
 739                 }
 740                 break;
 741         }
 742         if (la & (insn_alignment(ctxt, size) - 1))
 743                 return emulate_gp(ctxt, 0);
 744         return X86EMUL_CONTINUE;
 745 bad:
 746         if (addr.seg == VCPU_SREG_SS)
 747                 return emulate_ss(ctxt, 0);
 748         else
 749                 return emulate_gp(ctxt, 0);
 750 }
 751
 752 static int linearize(struct x86_emulate_ctxt *ctxt,
 753                      struct segmented_address addr,
 754                      unsigned size, bool write,
 755                      ulong *linear)
 756 {
 757         unsigned max_size;
 758         return __linearize(ctxt, addr, &max_size, size, write, false,
 759                            ctxt->mode, linear);
 760 }
 761
 762 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 763                              enum x86emul_mode mode)
 764 {
 765         ulong linear;
 766         int rc;
 767         unsigned max_size;
 768         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 769                                            .ea = dst };
 770
 771         if (ctxt->op_bytes != sizeof(unsigned long))
 772                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 773         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 774         if (rc == X86EMUL_CONTINUE)
 775                 ctxt->_eip = addr.ea;
 776         return rc;
 777 }
 778
 779 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 780 {
 781         return assign_eip(ctxt, dst, ctxt->mode);
 782 }
 783
 784 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 785                           const struct desc_struct *cs_desc)
 786 {
 787         enum x86emul_mode mode = ctxt->mode;
 788         int rc;
 789
 790 #ifdef CONFIG_X86_64
 791         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 792                 if (cs_desc->l) {
 793                         u64 efer = 0;
 794
 795                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 796                         if (efer & EFER_LMA)
 797                                 mode = X86EMUL_MODE_PROT64;
 798                 } else
 799                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 800         }
 801 #endif
 802         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 803                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 804         rc = assign_eip(ctxt, dst, mode);
 805         if (rc == X86EMUL_CONTINUE)
 806                 ctxt->mode = mode;
 807         return rc;
 808 }
 809
 810 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 811 {
 812         return assign_eip_near(ctxt, ctxt->_eip + rel);
 813 }
 814
 815 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 816                               void *data, unsigned size)
 817 {
 818         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 819 }
 820
 821 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 822                                ulong linear, void *data,
 823                                unsigned int size)
 824 {
 825         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 826 }
 827
 828 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 829                               struct segmented_address addr,
 830                               void *data,
 831                               unsigned size)
 832 {
 833         int rc;
 834         ulong linear;
 835
 836         rc = linearize(ctxt, addr, size, false, &linear);
 837         if (rc != X86EMUL_CONTINUE)
 838                 return rc;
 839         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 840 }
 841
 842 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 843                                struct segmented_address addr,
 844                                void *data,
 845                                unsigned int size)
 846 {
 847         int rc;
 848         ulong linear;
 849
 850         rc = linearize(ctxt, addr, size, true, &linear);
 851         if (rc != X86EMUL_CONTINUE)
 852                 return rc;
 853         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 854 }
 855
 856 /*
 857  * Prefetch the remaining bytes of the instruction without crossing page
 858  * boundary if they are not in fetch_cache yet.
 859  */
 860 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 861 {
 862         int rc;
 863         unsigned size, max_size;
 864         unsigned long linear;
 865         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 866         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 867                                            .ea = ctxt->eip + cur_size };
 868
 869         /*
 870          * We do not know exactly how many bytes will be needed, and
 871          * __linearize is expensive, so fetch as much as possible.  We
 872          * just have to avoid going beyond the 15 byte limit, the end
 873          * of the segment, or the end of the page.
 874          *
 875          * __linearize is called with size 0 so that it does not do any
 876          * boundary check itself.  Instead, we use max_size to check
 877          * against op_size.
 878          */
 879         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 880                          &linear);
 881         if (unlikely(rc != X86EMUL_CONTINUE))
 882                 return rc;
 883
 884         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 885         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 886
 887         /*
 888          * One instruction can only straddle two pages,
 889          * and one has been loaded at the beginning of
 890          * x86_decode_insn.  So, if not enough bytes
 891          * still, we must have hit the 15-byte boundary.
 892          */
 893         if (unlikely(size < op_size))
 894                 return emulate_gp(ctxt, 0);
 895
 896         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 897                               size, &ctxt->exception);
 898         if (unlikely(rc != X86EMUL_CONTINUE))
 899                 return rc;
 900         ctxt->fetch.end += size;
 901         return X86EMUL_CONTINUE;
 902 }
 903
 904 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 905                                                unsigned size)
 906 {
 907         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 908
 909         if (unlikely(done_size < size))
 910                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 911         else
 912                 return X86EMUL_CONTINUE;
 913 }
 914
 915 /* Fetch next part of the instruction being emulated. */
 916 #define insn_fetch(_type, _ctxt)                                        \
 917 ({      _type _x;                                                       \
 918                                                                         \
 919         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 920         if (rc != X86EMUL_CONTINUE)                                     \
 921                 goto done;                                              \
 922         ctxt->_eip += sizeof(_type);                                    \
 923         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 924         ctxt->fetch.ptr += sizeof(_type);                               \
 925         _x;                                                             \
 926 })
 927
 928 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 929 ({                                                                      \
 930         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 931         if (rc != X86EMUL_CONTINUE)                                     \
 932                 goto done;                                              \
 933         ctxt->_eip += (_size);                                          \
 934         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 935         ctxt->fetch.ptr += (_size);                                     \
 936 })
 937
 938 /*
 939  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 940  * pointer into the block that addresses the relevant register.
 941  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 942  */
 943 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 944                              int byteop)
 945 {
 946         void *p;
 947         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 948
 949         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 950                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 951         else
 952                 p = reg_rmw(ctxt, modrm_reg);
 953         return p;
 954 }
 955
 956 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 957                            struct segmented_address addr,
 958                            u16 *size, unsigned long *address, int op_bytes)
 959 {
 960         int rc;
 961
 962         if (op_bytes == 2)
 963                 op_bytes = 3;
 964         *address = 0;
 965         rc = segmented_read_std(ctxt, addr, size, 2);
 966         if (rc != X86EMUL_CONTINUE)
 967                 return rc;
 968         addr.ea += 2;
 969         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 970         return rc;
 971 }
 972
 973 FASTOP2(add);
 974 FASTOP2(or);
 975 FASTOP2(adc);
 976 FASTOP2(sbb);
 977 FASTOP2(and);
 978 FASTOP2(sub);
 979 FASTOP2(xor);
 980 FASTOP2(cmp);
 981 FASTOP2(test);
 982
 983 FASTOP1SRC2(mul, mul_ex);
 984 FASTOP1SRC2(imul, imul_ex);
 985 FASTOP1SRC2EX(div, div_ex);
 986 FASTOP1SRC2EX(idiv, idiv_ex);
 987
 988 FASTOP3WCL(shld);
 989 FASTOP3WCL(shrd);
 990
 991 FASTOP2W(imul);
 992
 993 FASTOP1(not);
 994 FASTOP1(neg);
 995 FASTOP1(inc);
 996 FASTOP1(dec);
 997
 998 FASTOP2CL(rol);
 999 FASTOP2CL(ror);
1000 FASTOP2CL(rcl);
1001 FASTOP2CL(rcr);
1002 FASTOP2CL(shl);
1003 FASTOP2CL(shr);
1004 FASTOP2CL(sar);
1005
1006 FASTOP2W(bsf);
1007 FASTOP2W(bsr);
1008 FASTOP2W(bt);
1009 FASTOP2W(bts);
1010 FASTOP2W(btr);
1011 FASTOP2W(btc);
1012
1013 FASTOP2(xadd);
1014
1015 FASTOP2R(cmp, cmp_r);
1016
1017 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1018 {
1019         /* If src is zero, do not writeback, but update flags */
1020         if (ctxt->src.val == 0)
1021                 ctxt->dst.type = OP_NONE;
1022         return fastop(ctxt, em_bsf);
1023 }
1024
1025 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1026 {
1027         /* If src is zero, do not writeback, but update flags */
1028         if (ctxt->src.val == 0)
1029                 ctxt->dst.type = OP_NONE;
1030         return fastop(ctxt, em_bsr);
1031 }
1032
1033 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1034 {
1035         u8 rc;
1036         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1037
1038         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1039         asm("push %[flags]; popf; " CALL_NOSPEC
1040             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1041         return rc;
1042 }
1043
1044 static void fetch_register_operand(struct operand *op)
1045 {
1046         switch (op->bytes) {
1047         case 1:
1048                 op->val = *(u8 *)op->addr.reg;
1049                 break;
1050         case 2:
1051                 op->val = *(u16 *)op->addr.reg;
1052                 break;
1053         case 4:
1054                 op->val = *(u32 *)op->addr.reg;
1055                 break;
1056         case 8:
1057                 op->val = *(u64 *)op->addr.reg;
1058                 break;
1059         }
1060 }
1061
1062 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1063 {
1064         switch (reg) {
1065         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1066         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1067         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1068         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1069         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1070         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1071         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1072         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1073 #ifdef CONFIG_X86_64
1074         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1075         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1076         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1077         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1078         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1079         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1080         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1081         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1082 #endif
1083         default: BUG();
1084         }
1085 }
1086
1087 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1088                           int reg)
1089 {
1090         switch (reg) {
1091         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1092         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1093         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1094         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1095         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1096         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1097         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1098         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1099 #ifdef CONFIG_X86_64
1100         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1101         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1102         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1103         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1104         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1105         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1106         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1107         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1108 #endif
1109         default: BUG();
1110         }
1111 }
1112
1113 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1114 {
1115         switch (reg) {
1116         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1117         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1118         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1119         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1120         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1121         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1122         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1123         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1124         default: BUG();
1125         }
1126 }
1127
1128 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1129 {
1130         switch (reg) {
1131         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1132         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1133         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1134         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1135         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1136         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1137         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1138         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1139         default: BUG();
1140         }
1141 }
1142
1143 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1144 {
1145         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1146                 return emulate_nm(ctxt);
1147
1148         asm volatile("fninit");
1149         return X86EMUL_CONTINUE;
1150 }
1151
1152 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1153 {
1154         u16 fcw;
1155
1156         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1157                 return emulate_nm(ctxt);
1158
1159         asm volatile("fnstcw %0": "+m"(fcw));
1160
1161         ctxt->dst.val = fcw;
1162
1163         return X86EMUL_CONTINUE;
1164 }
1165
1166 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1167 {
1168         u16 fsw;
1169
1170         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1171                 return emulate_nm(ctxt);
1172
1173         asm volatile("fnstsw %0": "+m"(fsw));
1174
1175         ctxt->dst.val = fsw;
1176
1177         return X86EMUL_CONTINUE;
1178 }
1179
1180 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1181                                     struct operand *op)
1182 {
1183         unsigned reg = ctxt->modrm_reg;
1184
1185         if (!(ctxt->d & ModRM))
1186                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1187
1188         if (ctxt->d & Sse) {
1189                 op->type = OP_XMM;
1190                 op->bytes = 16;
1191                 op->addr.xmm = reg;
1192                 read_sse_reg(ctxt, &op->vec_val, reg);
1193                 return;
1194         }
1195         if (ctxt->d & Mmx) {
1196                 reg &= 7;
1197                 op->type = OP_MM;
1198                 op->bytes = 8;
1199                 op->addr.mm = reg;
1200                 return;
1201         }
1202
1203         op->type = OP_REG;
1204         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1205         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1206
1207         fetch_register_operand(op);
1208         op->orig_val = op->val;
1209 }
1210
1211 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1212 {
1213         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1214                 ctxt->modrm_seg = VCPU_SREG_SS;
1215 }
1216
1217 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1218                         struct operand *op)
1219 {
1220         u8 sib;
1221         int index_reg, base_reg, scale;
1222         int rc = X86EMUL_CONTINUE;
1223         ulong modrm_ea = 0;
1224
1225         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1226         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1227         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1228
1229         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1230         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1231         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1232         ctxt->modrm_seg = VCPU_SREG_DS;
1233
1234         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1235                 op->type = OP_REG;
1236                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1237                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1238                                 ctxt->d & ByteOp);
1239                 if (ctxt->d & Sse) {
1240                         op->type = OP_XMM;
1241                         op->bytes = 16;
1242                         op->addr.xmm = ctxt->modrm_rm;
1243                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1244                         return rc;
1245                 }
1246                 if (ctxt->d & Mmx) {
1247                         op->type = OP_MM;
1248                         op->bytes = 8;
1249                         op->addr.mm = ctxt->modrm_rm & 7;
1250                         return rc;
1251                 }
1252                 fetch_register_operand(op);
1253                 return rc;
1254         }
1255
1256         op->type = OP_MEM;
1257
1258         if (ctxt->ad_bytes == 2) {
1259                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1260                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1261                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1262                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1263
1264                 /* 16-bit ModR/M decode. */
1265                 switch (ctxt->modrm_mod) {
1266                 case 0:
1267                         if (ctxt->modrm_rm == 6)
1268                                 modrm_ea += insn_fetch(u16, ctxt);
1269                         break;
1270                 case 1:
1271                         modrm_ea += insn_fetch(s8, ctxt);
1272                         break;
1273                 case 2:
1274                         modrm_ea += insn_fetch(u16, ctxt);
1275                         break;
1276                 }
1277                 switch (ctxt->modrm_rm) {
1278                 case 0:
1279                         modrm_ea += bx + si;
1280                         break;
1281                 case 1:
1282                         modrm_ea += bx + di;
1283                         break;
1284                 case 2:
1285                         modrm_ea += bp + si;
1286                         break;
1287                 case 3:
1288                         modrm_ea += bp + di;
1289                         break;
1290                 case 4:
1291                         modrm_ea += si;
1292                         break;
1293                 case 5:
1294                         modrm_ea += di;
1295                         break;
1296                 case 6:
1297                         if (ctxt->modrm_mod != 0)
1298                                 modrm_ea += bp;
1299                         break;
1300                 case 7:
1301                         modrm_ea += bx;
1302                         break;
1303                 }
1304                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1305                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1306                         ctxt->modrm_seg = VCPU_SREG_SS;
1307                 modrm_ea = (u16)modrm_ea;
1308         } else {
1309                 /* 32/64-bit ModR/M decode. */
1310                 if ((ctxt->modrm_rm & 7) == 4) {
1311                         sib = insn_fetch(u8, ctxt);
1312                         index_reg |= (sib >> 3) & 7;
1313                         base_reg |= sib & 7;
1314                         scale = sib >> 6;
1315
1316                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1317                                 modrm_ea += insn_fetch(s32, ctxt);
1318                         else {
1319                                 modrm_ea += reg_read(ctxt, base_reg);
1320                                 adjust_modrm_seg(ctxt, base_reg);
1321                                 /* Increment ESP on POP [ESP] */
1322                                 if ((ctxt->d & IncSP) &&
1323                                     base_reg == VCPU_REGS_RSP)
1324                                         modrm_ea += ctxt->op_bytes;
1325                         }
1326                         if (index_reg != 4)
1327                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1328                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1329                         modrm_ea += insn_fetch(s32, ctxt);
1330                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1331                                 ctxt->rip_relative = 1;
1332                 } else {
1333                         base_reg = ctxt->modrm_rm;
1334                         modrm_ea += reg_read(ctxt, base_reg);
1335                         adjust_modrm_seg(ctxt, base_reg);
1336                 }
1337                 switch (ctxt->modrm_mod) {
1338                 case 1:
1339                         modrm_ea += insn_fetch(s8, ctxt);
1340                         break;
1341                 case 2:
1342                         modrm_ea += insn_fetch(s32, ctxt);
1343                         break;
1344                 }
1345         }
1346         op->addr.mem.ea = modrm_ea;
1347         if (ctxt->ad_bytes != 8)
1348                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1349
1350 done:
1351         return rc;
1352 }
1353
1354 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1355                       struct operand *op)
1356 {
1357         int rc = X86EMUL_CONTINUE;
1358
1359         op->type = OP_MEM;
1360         switch (ctxt->ad_bytes) {
1361         case 2:
1362                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1363                 break;
1364         case 4:
1365                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1366                 break;
1367         case 8:
1368                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1369                 break;
1370         }
1371 done:
1372         return rc;
1373 }
1374
1375 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1376 {
1377         long sv = 0, mask;
1378
1379         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1380                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1381
1382                 if (ctxt->src.bytes == 2)
1383                         sv = (s16)ctxt->src.val & (s16)mask;
1384                 else if (ctxt->src.bytes == 4)
1385                         sv = (s32)ctxt->src.val & (s32)mask;
1386                 else
1387                         sv = (s64)ctxt->src.val & (s64)mask;
1388
1389                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1390                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1391         }
1392
1393         /* only subword offset */
1394         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1395 }
1396
1397 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1398                          unsigned long addr, void *dest, unsigned size)
1399 {
1400         int rc;
1401         struct read_cache *mc = &ctxt->mem_read;
1402
1403         if (mc->pos < mc->end)
1404                 goto read_cached;
1405
1406         WARN_ON((mc->end + size) >= sizeof(mc->data));
1407
1408         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1409                                       &ctxt->exception);
1410         if (rc != X86EMUL_CONTINUE)
1411                 return rc;
1412
1413         mc->end += size;
1414
1415 read_cached:
1416         memcpy(dest, mc->data + mc->pos, size);
1417         mc->pos += size;
1418         return X86EMUL_CONTINUE;
1419 }
1420
1421 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1422                           struct segmented_address addr,
1423                           void *data,
1424                           unsigned size)
1425 {
1426         int rc;
1427         ulong linear;
1428
1429         rc = linearize(ctxt, addr, size, false, &linear);
1430         if (rc != X86EMUL_CONTINUE)
1431                 return rc;
1432         return read_emulated(ctxt, linear, data, size);
1433 }
1434
1435 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1436                            struct segmented_address addr,
1437                            const void *data,
1438                            unsigned size)
1439 {
1440         int rc;
1441         ulong linear;
1442
1443         rc = linearize(ctxt, addr, size, true, &linear);
1444         if (rc != X86EMUL_CONTINUE)
1445                 return rc;
1446         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1447                                          &ctxt->exception);
1448 }
1449
1450 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1451                              struct segmented_address addr,
1452                              const void *orig_data, const void *data,
1453                              unsigned size)
1454 {
1455         int rc;
1456         ulong linear;
1457
1458         rc = linearize(ctxt, addr, size, true, &linear);
1459         if (rc != X86EMUL_CONTINUE)
1460                 return rc;
1461         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1462                                            size, &ctxt->exception);
1463 }
1464
1465 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1466                            unsigned int size, unsigned short port,
1467                            void *dest)
1468 {
1469         struct read_cache *rc = &ctxt->io_read;
1470
1471         if (rc->pos == rc->end) { /* refill pio read ahead */
1472                 unsigned int in_page, n;
1473                 unsigned int count = ctxt->rep_prefix ?
1474                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1475                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1476                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1477                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1478                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1479                 if (n == 0)
1480                         n = 1;
1481                 rc->pos = rc->end = 0;
1482                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1483                         return 0;
1484                 rc->end = n * size;
1485         }
1486
1487         if (ctxt->rep_prefix && (ctxt->d & String) &&
1488             !(ctxt->eflags & X86_EFLAGS_DF)) {
1489                 ctxt->dst.data = rc->data + rc->pos;
1490                 ctxt->dst.type = OP_MEM_STR;
1491                 ctxt->dst.count = (rc->end - rc->pos) / size;
1492                 rc->pos = rc->end;
1493         } else {
1494                 memcpy(dest, rc->data + rc->pos, size);
1495                 rc->pos += size;
1496         }
1497         return 1;
1498 }
1499
1500 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1501                                      u16 index, struct desc_struct *desc)
1502 {
1503         struct desc_ptr dt;
1504         ulong addr;
1505
1506         ctxt->ops->get_idt(ctxt, &dt);
1507
1508         if (dt.size < index * 8 + 7)
1509                 return emulate_gp(ctxt, index << 3 | 0x2);
1510
1511         addr = dt.address + index * 8;
1512         return linear_read_system(ctxt, addr, desc, sizeof(*desc));
1513 }
1514
1515 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1516                                      u16 selector, struct desc_ptr *dt)
1517 {
1518         const struct x86_emulate_ops *ops = ctxt->ops;
1519         u32 base3 = 0;
1520
1521         if (selector & 1 << 2) {
1522                 struct desc_struct desc;
1523                 u16 sel;
1524
1525                 memset(dt, 0, sizeof(*dt));
1526                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1527                                       VCPU_SREG_LDTR))
1528                         return;
1529
1530                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1531                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1532         } else
1533                 ops->get_gdt(ctxt, dt);
1534 }
1535
1536 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1537                               u16 selector, ulong *desc_addr_p)
1538 {
1539         struct desc_ptr dt;
1540         u16 index = selector >> 3;
1541         ulong addr;
1542
1543         get_descriptor_table_ptr(ctxt, selector, &dt);
1544
1545         if (dt.size < index * 8 + 7)
1546                 return emulate_gp(ctxt, selector & 0xfffc);
1547
1548         addr = dt.address + index * 8;
1549
1550 #ifdef CONFIG_X86_64
1551         if (addr >> 32 != 0) {
1552                 u64 efer = 0;
1553
1554                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1555                 if (!(efer & EFER_LMA))
1556                         addr &= (u32)-1;
1557         }
1558 #endif
1559
1560         *desc_addr_p = addr;
1561         return X86EMUL_CONTINUE;
1562 }
1563
1564 /* allowed just for 8 bytes segments */
1565 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1566                                    u16 selector, struct desc_struct *desc,
1567                                    ulong *desc_addr_p)
1568 {
1569         int rc;
1570
1571         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1572         if (rc != X86EMUL_CONTINUE)
1573                 return rc;
1574
1575         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1576 }
1577
1578 /* allowed just for 8 bytes segments */
1579 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1580                                     u16 selector, struct desc_struct *desc)
1581 {
1582         int rc;
1583         ulong addr;
1584
1585         rc = get_descriptor_ptr(ctxt, selector, &addr);
1586         if (rc != X86EMUL_CONTINUE)
1587                 return rc;
1588
1589         return linear_write_system(ctxt, addr, desc, sizeof(*desc));
1590 }
1591
1592 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1593                                      u16 selector, int seg, u8 cpl,
1594                                      enum x86_transfer_type transfer,
1595                                      struct desc_struct *desc)
1596 {
1597         struct desc_struct seg_desc, old_desc;
1598         u8 dpl, rpl;
1599         unsigned err_vec = GP_VECTOR;
1600         u32 err_code = 0;
1601         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1602         ulong desc_addr;
1603         int ret;
1604         u16 dummy;
1605         u32 base3 = 0;
1606
1607         memset(&seg_desc, 0, sizeof(seg_desc));
1608
1609         if (ctxt->mode == X86EMUL_MODE_REAL) {
1610                 /* set real mode segment descriptor (keep limit etc. for
1611                  * unreal mode) */
1612                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1613                 set_desc_base(&seg_desc, selector << 4);
1614                 goto load;
1615         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1616                 /* VM86 needs a clean new segment descriptor */
1617                 set_desc_base(&seg_desc, selector << 4);
1618                 set_desc_limit(&seg_desc, 0xffff);
1619                 seg_desc.type = 3;
1620                 seg_desc.p = 1;
1621                 seg_desc.s = 1;
1622                 seg_desc.dpl = 3;
1623                 goto load;
1624         }
1625
1626         rpl = selector & 3;
1627
1628         /* TR should be in GDT only */
1629         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1630                 goto exception;
1631
1632         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1633         if (null_selector) {
1634                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1635                         goto exception;
1636
1637                 if (seg == VCPU_SREG_SS) {
1638                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1639                                 goto exception;
1640
1641                         /*
1642                          * ctxt->ops->set_segment expects the CPL to be in
1643                          * SS.DPL, so fake an expand-up 32-bit data segment.
1644                          */
1645                         seg_desc.type = 3;
1646                         seg_desc.p = 1;
1647                         seg_desc.s = 1;
1648                         seg_desc.dpl = cpl;
1649                         seg_desc.d = 1;
1650                         seg_desc.g = 1;
1651                 }
1652
1653                 /* Skip all following checks */
1654                 goto load;
1655         }
1656
1657         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1658         if (ret != X86EMUL_CONTINUE)
1659                 return ret;
1660
1661         err_code = selector & 0xfffc;
1662         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1663                                                            GP_VECTOR;
1664
1665         /* can't load system descriptor into segment selector */
1666         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1667                 if (transfer == X86_TRANSFER_CALL_JMP)
1668                         return X86EMUL_UNHANDLEABLE;
1669                 goto exception;
1670         }
1671
1672         if (!seg_desc.p) {
1673                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1674                 goto exception;
1675         }
1676
1677         dpl = seg_desc.dpl;
1678
1679         switch (seg) {
1680         case VCPU_SREG_SS:
1681                 /*
1682                  * segment is not a writable data segment or segment
1683                  * selector's RPL != CPL or segment selector's RPL != CPL
1684                  */
1685                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1686                         goto exception;
1687                 break;
1688         case VCPU_SREG_CS:
1689                 if (!(seg_desc.type & 8))
1690                         goto exception;
1691
1692                 if (seg_desc.type & 4) {
1693                         /* conforming */
1694                         if (dpl > cpl)
1695                                 goto exception;
1696                 } else {
1697                         /* nonconforming */
1698                         if (rpl > cpl || dpl != cpl)
1699                                 goto exception;
1700                 }
1701                 /* in long-mode d/b must be clear if l is set */
1702                 if (seg_desc.d && seg_desc.l) {
1703                         u64 efer = 0;
1704
1705                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1706                         if (efer & EFER_LMA)
1707                                 goto exception;
1708                 }
1709
1710                 /* CS(RPL) <- CPL */
1711                 selector = (selector & 0xfffc) | cpl;
1712                 break;
1713         case VCPU_SREG_TR:
1714                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1715                         goto exception;
1716                 old_desc = seg_desc;
1717                 seg_desc.type |= 2; /* busy */
1718                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1719                                                   sizeof(seg_desc), &ctxt->exception);
1720                 if (ret != X86EMUL_CONTINUE)
1721                         return ret;
1722                 break;
1723         case VCPU_SREG_LDTR:
1724                 if (seg_desc.s || seg_desc.type != 2)
1725                         goto exception;
1726                 break;
1727         default: /*  DS, ES, FS, or GS */
1728                 /*
1729                  * segment is not a data or readable code segment or
1730                  * ((segment is a data or nonconforming code segment)
1731                  * and (both RPL and CPL > DPL))
1732                  */
1733                 if ((seg_desc.type & 0xa) == 0x8 ||
1734                     (((seg_desc.type & 0xc) != 0xc) &&
1735                      (rpl > dpl && cpl > dpl)))
1736                         goto exception;
1737                 break;
1738         }
1739
1740         if (seg_desc.s) {
1741                 /* mark segment as accessed */
1742                 if (!(seg_desc.type & 1)) {
1743                         seg_desc.type |= 1;
1744                         ret = write_segment_descriptor(ctxt, selector,
1745                                                        &seg_desc);
1746                         if (ret != X86EMUL_CONTINUE)
1747                                 return ret;
1748                 }
1749         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1750                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1751                 if (ret != X86EMUL_CONTINUE)
1752                         return ret;
1753                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1754                                 ((u64)base3 << 32), ctxt))
1755                         return emulate_gp(ctxt, 0);
1756         }
1757 load:
1758         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1759         if (desc)
1760                 *desc = seg_desc;
1761         return X86EMUL_CONTINUE;
1762 exception:
1763         return emulate_exception(ctxt, err_vec, err_code, true);
1764 }
1765
1766 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1767                                    u16 selector, int seg)
1768 {
1769         u8 cpl = ctxt->ops->cpl(ctxt);
1770
1771         /*
1772          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1773          * they can load it at CPL<3 (Intel's manual says only LSS can,
1774          * but it's wrong).
1775          *
1776          * However, the Intel manual says that putting IST=1/DPL=3 in
1777          * an interrupt gate will result in SS=3 (the AMD manual instead
1778          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1779          * and only forbid it here.
1780          */
1781         if (seg == VCPU_SREG_SS && selector == 3 &&
1782             ctxt->mode == X86EMUL_MODE_PROT64)
1783                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1784
1785         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1786                                          X86_TRANSFER_NONE, NULL);
1787 }
1788
1789 static void write_register_operand(struct operand *op)
1790 {
1791         return assign_register(op->addr.reg, op->val, op->bytes);
1792 }
1793
1794 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1795 {
1796         switch (op->type) {
1797         case OP_REG:
1798                 write_register_operand(op);
1799                 break;
1800         case OP_MEM:
1801                 if (ctxt->lock_prefix)
1802                         return segmented_cmpxchg(ctxt,
1803                                                  op->addr.mem,
1804                                                  &op->orig_val,
1805                                                  &op->val,
1806                                                  op->bytes);
1807                 else
1808                         return segmented_write(ctxt,
1809                                                op->addr.mem,
1810                                                &op->val,
1811                                                op->bytes);
1812                 break;
1813         case OP_MEM_STR:
1814                 return segmented_write(ctxt,
1815                                        op->addr.mem,
1816                                        op->data,
1817                                        op->bytes * op->count);
1818                 break;
1819         case OP_XMM:
1820                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1821                 break;
1822         case OP_MM:
1823                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1824                 break;
1825         case OP_NONE:
1826                 /* no writeback */
1827                 break;
1828         default:
1829                 break;
1830         }
1831         return X86EMUL_CONTINUE;
1832 }
1833
1834 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1835 {
1836         struct segmented_address addr;
1837
1838         rsp_increment(ctxt, -bytes);
1839         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1840         addr.seg = VCPU_SREG_SS;
1841
1842         return segmented_write(ctxt, addr, data, bytes);
1843 }
1844
1845 static int em_push(struct x86_emulate_ctxt *ctxt)
1846 {
1847         /* Disable writeback. */
1848         ctxt->dst.type = OP_NONE;
1849         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1850 }
1851
1852 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1853                        void *dest, int len)
1854 {
1855         int rc;
1856         struct segmented_address addr;
1857
1858         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1859         addr.seg = VCPU_SREG_SS;
1860         rc = segmented_read(ctxt, addr, dest, len);
1861         if (rc != X86EMUL_CONTINUE)
1862                 return rc;
1863
1864         rsp_increment(ctxt, len);
1865         return rc;
1866 }
1867
1868 static int em_pop(struct x86_emulate_ctxt *ctxt)
1869 {
1870         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1871 }
1872
1873 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1874                         void *dest, int len)
1875 {
1876         int rc;
1877         unsigned long val, change_mask;
1878         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1879         int cpl = ctxt->ops->cpl(ctxt);
1880
1881         rc = emulate_pop(ctxt, &val, len);
1882         if (rc != X86EMUL_CONTINUE)
1883                 return rc;
1884
1885         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1886                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1887                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1888                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1889
1890         switch(ctxt->mode) {
1891         case X86EMUL_MODE_PROT64:
1892         case X86EMUL_MODE_PROT32:
1893         case X86EMUL_MODE_PROT16:
1894                 if (cpl == 0)
1895                         change_mask |= X86_EFLAGS_IOPL;
1896                 if (cpl <= iopl)
1897                         change_mask |= X86_EFLAGS_IF;
1898                 break;
1899         case X86EMUL_MODE_VM86:
1900                 if (iopl < 3)
1901                         return emulate_gp(ctxt, 0);
1902                 change_mask |= X86_EFLAGS_IF;
1903                 break;
1904         default: /* real mode */
1905                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1906                 break;
1907         }
1908
1909         *(unsigned long *)dest =
1910                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1911
1912         return rc;
1913 }
1914
1915 static int em_popf(struct x86_emulate_ctxt *ctxt)
1916 {
1917         ctxt->dst.type = OP_REG;
1918         ctxt->dst.addr.reg = &ctxt->eflags;
1919         ctxt->dst.bytes = ctxt->op_bytes;
1920         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1921 }
1922
1923 static int em_enter(struct x86_emulate_ctxt *ctxt)
1924 {
1925         int rc;
1926         unsigned frame_size = ctxt->src.val;
1927         unsigned nesting_level = ctxt->src2.val & 31;
1928         ulong rbp;
1929
1930         if (nesting_level)
1931                 return X86EMUL_UNHANDLEABLE;
1932
1933         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1934         rc = push(ctxt, &rbp, stack_size(ctxt));
1935         if (rc != X86EMUL_CONTINUE)
1936                 return rc;
1937         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1938                       stack_mask(ctxt));
1939         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1940                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1941                       stack_mask(ctxt));
1942         return X86EMUL_CONTINUE;
1943 }
1944
1945 static int em_leave(struct x86_emulate_ctxt *ctxt)
1946 {
1947         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1948                       stack_mask(ctxt));
1949         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1950 }
1951
1952 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1953 {
1954         int seg = ctxt->src2.val;
1955
1956         ctxt->src.val = get_segment_selector(ctxt, seg);
1957         if (ctxt->op_bytes == 4) {
1958                 rsp_increment(ctxt, -2);
1959                 ctxt->op_bytes = 2;
1960         }
1961
1962         return em_push(ctxt);
1963 }
1964
1965 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1966 {
1967         int seg = ctxt->src2.val;
1968         unsigned long selector;
1969         int rc;
1970
1971         rc = emulate_pop(ctxt, &selector, 2);
1972         if (rc != X86EMUL_CONTINUE)
1973                 return rc;
1974
1975         if (ctxt->modrm_reg == VCPU_SREG_SS)
1976                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1977         if (ctxt->op_bytes > 2)
1978                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1979
1980         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1981         return rc;
1982 }
1983
1984 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1985 {
1986         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1987         int rc = X86EMUL_CONTINUE;
1988         int reg = VCPU_REGS_RAX;
1989
1990         while (reg <= VCPU_REGS_RDI) {
1991                 (reg == VCPU_REGS_RSP) ?
1992                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1993
1994                 rc = em_push(ctxt);
1995                 if (rc != X86EMUL_CONTINUE)
1996                         return rc;
1997
1998                 ++reg;
1999         }
2000
2001         return rc;
2002 }
2003
2004 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2005 {
2006         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2007         return em_push(ctxt);
2008 }
2009
2010 static int em_popa(struct x86_emulate_ctxt *ctxt)
2011 {
2012         int rc = X86EMUL_CONTINUE;
2013         int reg = VCPU_REGS_RDI;
2014         u32 val;
2015
2016         while (reg >= VCPU_REGS_RAX) {
2017                 if (reg == VCPU_REGS_RSP) {
2018                         rsp_increment(ctxt, ctxt->op_bytes);
2019                         --reg;
2020                 }
2021
2022                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2023                 if (rc != X86EMUL_CONTINUE)
2024                         break;
2025                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2026                 --reg;
2027         }
2028         return rc;
2029 }
2030
2031 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2032 {
2033         const struct x86_emulate_ops *ops = ctxt->ops;
2034         int rc;
2035         struct desc_ptr dt;
2036         gva_t cs_addr;
2037         gva_t eip_addr;
2038         u16 cs, eip;
2039
2040         /* TODO: Add limit checks */
2041         ctxt->src.val = ctxt->eflags;
2042         rc = em_push(ctxt);
2043         if (rc != X86EMUL_CONTINUE)
2044                 return rc;
2045
2046         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2047
2048         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2049         rc = em_push(ctxt);
2050         if (rc != X86EMUL_CONTINUE)
2051                 return rc;
2052
2053         ctxt->src.val = ctxt->_eip;
2054         rc = em_push(ctxt);
2055         if (rc != X86EMUL_CONTINUE)
2056                 return rc;
2057
2058         ops->get_idt(ctxt, &dt);
2059
2060         eip_addr = dt.address + (irq << 2);
2061         cs_addr = dt.address + (irq << 2) + 2;
2062
2063         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2064         if (rc != X86EMUL_CONTINUE)
2065                 return rc;
2066
2067         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2068         if (rc != X86EMUL_CONTINUE)
2069                 return rc;
2070
2071         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2072         if (rc != X86EMUL_CONTINUE)
2073                 return rc;
2074
2075         ctxt->_eip = eip;
2076
2077         return rc;
2078 }
2079
2080 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2081 {
2082         int rc;
2083
2084         invalidate_registers(ctxt);
2085         rc = __emulate_int_real(ctxt, irq);
2086         if (rc == X86EMUL_CONTINUE)
2087                 writeback_registers(ctxt);
2088         return rc;
2089 }
2090
2091 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2092 {
2093         switch(ctxt->mode) {
2094         case X86EMUL_MODE_REAL:
2095                 return __emulate_int_real(ctxt, irq);
2096         case X86EMUL_MODE_VM86:
2097         case X86EMUL_MODE_PROT16:
2098         case X86EMUL_MODE_PROT32:
2099         case X86EMUL_MODE_PROT64:
2100         default:
2101                 /* Protected mode interrupts unimplemented yet */
2102                 return X86EMUL_UNHANDLEABLE;
2103         }
2104 }
2105
2106 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2107 {
2108         int rc = X86EMUL_CONTINUE;
2109         unsigned long temp_eip = 0;
2110         unsigned long temp_eflags = 0;
2111         unsigned long cs = 0;
2112         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2113                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2114                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2115                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2116                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2117                              X86_EFLAGS_FIXED;
2118         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2119                                   X86_EFLAGS_VIP;
2120
2121         /* TODO: Add stack limit check */
2122
2123         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2124
2125         if (rc != X86EMUL_CONTINUE)
2126                 return rc;
2127
2128         if (temp_eip & ~0xffff)
2129                 return emulate_gp(ctxt, 0);
2130
2131         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2132
2133         if (rc != X86EMUL_CONTINUE)
2134                 return rc;
2135
2136         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2137
2138         if (rc != X86EMUL_CONTINUE)
2139                 return rc;
2140
2141         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2142
2143         if (rc != X86EMUL_CONTINUE)
2144                 return rc;
2145
2146         ctxt->_eip = temp_eip;
2147
2148         if (ctxt->op_bytes == 4)
2149                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2150         else if (ctxt->op_bytes == 2) {
2151                 ctxt->eflags &= ~0xffff;
2152                 ctxt->eflags |= temp_eflags;
2153         }
2154
2155         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2156         ctxt->eflags |= X86_EFLAGS_FIXED;
2157         ctxt->ops->set_nmi_mask(ctxt, false);
2158
2159         return rc;
2160 }
2161
2162 static int em_iret(struct x86_emulate_ctxt *ctxt)
2163 {
2164         switch(ctxt->mode) {
2165         case X86EMUL_MODE_REAL:
2166                 return emulate_iret_real(ctxt);
2167         case X86EMUL_MODE_VM86:
2168         case X86EMUL_MODE_PROT16:
2169         case X86EMUL_MODE_PROT32:
2170         case X86EMUL_MODE_PROT64:
2171         default:
2172                 /* iret from protected mode unimplemented yet */
2173                 return X86EMUL_UNHANDLEABLE;
2174         }
2175 }
2176
2177 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2178 {
2179         int rc;
2180         unsigned short sel;
2181         struct desc_struct new_desc;
2182         u8 cpl = ctxt->ops->cpl(ctxt);
2183
2184         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2185
2186         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2187                                        X86_TRANSFER_CALL_JMP,
2188                                        &new_desc);
2189         if (rc != X86EMUL_CONTINUE)
2190                 return rc;
2191
2192         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2193         /* Error handling is not implemented. */
2194         if (rc != X86EMUL_CONTINUE)
2195                 return X86EMUL_UNHANDLEABLE;
2196
2197         return rc;
2198 }
2199
2200 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2201 {
2202         return assign_eip_near(ctxt, ctxt->src.val);
2203 }
2204
2205 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2206 {
2207         int rc;
2208         long int old_eip;
2209
2210         old_eip = ctxt->_eip;
2211         rc = assign_eip_near(ctxt, ctxt->src.val);
2212         if (rc != X86EMUL_CONTINUE)
2213                 return rc;
2214         ctxt->src.val = old_eip;
2215         rc = em_push(ctxt);
2216         return rc;
2217 }
2218
2219 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2220 {
2221         u64 old = ctxt->dst.orig_val64;
2222
2223         if (ctxt->dst.bytes == 16)
2224                 return X86EMUL_UNHANDLEABLE;
2225
2226         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2227             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2228                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2229                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2230                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2231         } else {
2232                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2233                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2234
2235                 ctxt->eflags |= X86_EFLAGS_ZF;
2236         }
2237         return X86EMUL_CONTINUE;
2238 }
2239
2240 static int em_ret(struct x86_emulate_ctxt *ctxt)
2241 {
2242         int rc;
2243         unsigned long eip;
2244
2245         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2246         if (rc != X86EMUL_CONTINUE)
2247                 return rc;
2248
2249         return assign_eip_near(ctxt, eip);
2250 }
2251
2252 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2253 {
2254         int rc;
2255         unsigned long eip, cs;
2256         int cpl = ctxt->ops->cpl(ctxt);
2257         struct desc_struct new_desc;
2258
2259         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2260         if (rc != X86EMUL_CONTINUE)
2261                 return rc;
2262         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2263         if (rc != X86EMUL_CONTINUE)
2264                 return rc;
2265         /* Outer-privilege level return is not implemented */
2266         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2267                 return X86EMUL_UNHANDLEABLE;
2268         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2269                                        X86_TRANSFER_RET,
2270                                        &new_desc);
2271         if (rc != X86EMUL_CONTINUE)
2272                 return rc;
2273         rc = assign_eip_far(ctxt, eip, &new_desc);
2274         /* Error handling is not implemented. */
2275         if (rc != X86EMUL_CONTINUE)
2276                 return X86EMUL_UNHANDLEABLE;
2277
2278         return rc;
2279 }
2280
2281 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2282 {
2283         int rc;
2284
2285         rc = em_ret_far(ctxt);
2286         if (rc != X86EMUL_CONTINUE)
2287                 return rc;
2288         rsp_increment(ctxt, ctxt->src.val);
2289         return X86EMUL_CONTINUE;
2290 }
2291
2292 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2293 {
2294         /* Save real source value, then compare EAX against destination. */
2295         ctxt->dst.orig_val = ctxt->dst.val;
2296         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2297         ctxt->src.orig_val = ctxt->src.val;
2298         ctxt->src.val = ctxt->dst.orig_val;
2299         fastop(ctxt, em_cmp);
2300
2301         if (ctxt->eflags & X86_EFLAGS_ZF) {
2302                 /* Success: write back to memory; no update of EAX */
2303                 ctxt->src.type = OP_NONE;
2304                 ctxt->dst.val = ctxt->src.orig_val;
2305         } else {
2306                 /* Failure: write the value we saw to EAX. */
2307                 ctxt->src.type = OP_REG;
2308                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2309                 ctxt->src.val = ctxt->dst.orig_val;
2310                 /* Create write-cycle to dest by writing the same value */
2311                 ctxt->dst.val = ctxt->dst.orig_val;
2312         }
2313         return X86EMUL_CONTINUE;
2314 }
2315
2316 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2317 {
2318         int seg = ctxt->src2.val;
2319         unsigned short sel;
2320         int rc;
2321
2322         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2323
2324         rc = load_segment_descriptor(ctxt, sel, seg);
2325         if (rc != X86EMUL_CONTINUE)
2326                 return rc;
2327
2328         ctxt->dst.val = ctxt->src.val;
2329         return rc;
2330 }
2331
2332 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2333 {
2334         u32 eax, ebx, ecx, edx;
2335
2336         eax = 0x80000001;
2337         ecx = 0;
2338         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2339         return edx & bit(X86_FEATURE_LM);
2340 }
2341
2342 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2343 {
2344         desc->g    = (flags >> 23) & 1;
2345         desc->d    = (flags >> 22) & 1;
2346         desc->l    = (flags >> 21) & 1;
2347         desc->avl  = (flags >> 20) & 1;
2348         desc->p    = (flags >> 15) & 1;
2349         desc->dpl  = (flags >> 13) & 3;
2350         desc->s    = (flags >> 12) & 1;
2351         desc->type = (flags >>  8) & 15;
2352 }
2353
2354 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, const char *smstate,
2355                            int n)
2356 {
2357         struct desc_struct desc;
2358         int offset;
2359         u16 selector;
2360
2361         selector = GET_SMSTATE(u32, smstate, 0x7fa8 + n * 4);
2362
2363         if (n < 3)
2364                 offset = 0x7f84 + n * 12;
2365         else
2366                 offset = 0x7f2c + (n - 3) * 12;
2367
2368         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2369         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2370         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smstate, offset));
2371         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2372         return X86EMUL_CONTINUE;
2373 }
2374
2375 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, const char *smstate,
2376                            int n)
2377 {
2378         struct desc_struct desc;
2379         int offset;
2380         u16 selector;
2381         u32 base3;
2382
2383         offset = 0x7e00 + n * 16;
2384
2385         selector =                GET_SMSTATE(u16, smstate, offset);
2386         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smstate, offset + 2) << 8);
2387         set_desc_limit(&desc,     GET_SMSTATE(u32, smstate, offset + 4));
2388         set_desc_base(&desc,      GET_SMSTATE(u32, smstate, offset + 8));
2389         base3 =                   GET_SMSTATE(u32, smstate, offset + 12);
2390
2391         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2392         return X86EMUL_CONTINUE;
2393 }
2394
2395 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2396                                     u64 cr0, u64 cr3, u64 cr4)
2397 {
2398         int bad;
2399         u64 pcid;
2400
2401         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2402         pcid = 0;
2403         if (cr4 & X86_CR4_PCIDE) {
2404                 pcid = cr3 & 0xfff;
2405                 cr3 &= ~0xfff;
2406         }
2407
2408         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2409         if (bad)
2410                 return X86EMUL_UNHANDLEABLE;
2411
2412         /*
2413          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2414          * Then enable protected mode.  However, PCID cannot be enabled
2415          * if EFER.LMA=0, so set it separately.
2416          */
2417         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2418         if (bad)
2419                 return X86EMUL_UNHANDLEABLE;
2420
2421         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2422         if (bad)
2423                 return X86EMUL_UNHANDLEABLE;
2424
2425         if (cr4 & X86_CR4_PCIDE) {
2426                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2427                 if (bad)
2428                         return X86EMUL_UNHANDLEABLE;
2429                 if (pcid) {
2430                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2431                         if (bad)
2432                                 return X86EMUL_UNHANDLEABLE;
2433                 }
2434
2435         }
2436
2437         return X86EMUL_CONTINUE;
2438 }
2439
2440 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt,
2441                              const char *smstate)
2442 {
2443         struct desc_struct desc;
2444         struct desc_ptr dt;
2445         u16 selector;
2446         u32 val, cr0, cr3, cr4;
2447         int i;
2448
2449         cr0 =                      GET_SMSTATE(u32, smstate, 0x7ffc);
2450         cr3 =                      GET_SMSTATE(u32, smstate, 0x7ff8);
2451         ctxt->eflags =             GET_SMSTATE(u32, smstate, 0x7ff4) | X86_EFLAGS_FIXED;
2452         ctxt->_eip =               GET_SMSTATE(u32, smstate, 0x7ff0);
2453
2454         for (i = 0; i < 8; i++)
2455                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smstate, 0x7fd0 + i * 4);
2456
2457         val = GET_SMSTATE(u32, smstate, 0x7fcc);
2458         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2459         val = GET_SMSTATE(u32, smstate, 0x7fc8);
2460         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2461
2462         selector =                 GET_SMSTATE(u32, smstate, 0x7fc4);
2463         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f64));
2464         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f60));
2465         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f5c));
2466         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2467
2468         selector =                 GET_SMSTATE(u32, smstate, 0x7fc0);
2469         set_desc_base(&desc,       GET_SMSTATE(u32, smstate, 0x7f80));
2470         set_desc_limit(&desc,      GET_SMSTATE(u32, smstate, 0x7f7c));
2471         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smstate, 0x7f78));
2472         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2473
2474         dt.address =               GET_SMSTATE(u32, smstate, 0x7f74);
2475         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f70);
2476         ctxt->ops->set_gdt(ctxt, &dt);
2477
2478         dt.address =               GET_SMSTATE(u32, smstate, 0x7f58);
2479         dt.size =                  GET_SMSTATE(u32, smstate, 0x7f54);
2480         ctxt->ops->set_idt(ctxt, &dt);
2481
2482         for (i = 0; i < 6; i++) {
2483                 int r = rsm_load_seg_32(ctxt, smstate, i);
2484                 if (r != X86EMUL_CONTINUE)
2485                         return r;
2486         }
2487
2488         cr4 = GET_SMSTATE(u32, smstate, 0x7f14);
2489
2490         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7ef8));
2491
2492         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2493 }
2494
2495 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt,
2496                              const char *smstate)
2497 {
2498         struct desc_struct desc;
2499         struct desc_ptr dt;
2500         u64 val, cr0, cr3, cr4;
2501         u32 base3;
2502         u16 selector;
2503         int i, r;
2504
2505         for (i = 0; i < 16; i++)
2506                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smstate, 0x7ff8 - i * 8);
2507
2508         ctxt->_eip   = GET_SMSTATE(u64, smstate, 0x7f78);
2509         ctxt->eflags = GET_SMSTATE(u32, smstate, 0x7f70) | X86_EFLAGS_FIXED;
2510
2511         val = GET_SMSTATE(u32, smstate, 0x7f68);
2512         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2513         val = GET_SMSTATE(u32, smstate, 0x7f60);
2514         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2515
2516         cr0 =                       GET_SMSTATE(u64, smstate, 0x7f58);
2517         cr3 =                       GET_SMSTATE(u64, smstate, 0x7f50);
2518         cr4 =                       GET_SMSTATE(u64, smstate, 0x7f48);
2519         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smstate, 0x7f00));
2520         val =                       GET_SMSTATE(u64, smstate, 0x7ed0);
2521         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2522
2523         selector =                  GET_SMSTATE(u32, smstate, 0x7e90);
2524         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e92) << 8);
2525         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e94));
2526         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e98));
2527         base3 =                     GET_SMSTATE(u32, smstate, 0x7e9c);
2528         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2529
2530         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e84);
2531         dt.address =                GET_SMSTATE(u64, smstate, 0x7e88);
2532         ctxt->ops->set_idt(ctxt, &dt);
2533
2534         selector =                  GET_SMSTATE(u32, smstate, 0x7e70);
2535         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smstate, 0x7e72) << 8);
2536         set_desc_limit(&desc,       GET_SMSTATE(u32, smstate, 0x7e74));
2537         set_desc_base(&desc,        GET_SMSTATE(u32, smstate, 0x7e78));
2538         base3 =                     GET_SMSTATE(u32, smstate, 0x7e7c);
2539         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2540
2541         dt.size =                   GET_SMSTATE(u32, smstate, 0x7e64);
2542         dt.address =                GET_SMSTATE(u64, smstate, 0x7e68);
2543         ctxt->ops->set_gdt(ctxt, &dt);
2544
2545         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2546         if (r != X86EMUL_CONTINUE)
2547                 return r;
2548
2549         for (i = 0; i < 6; i++) {
2550                 r = rsm_load_seg_64(ctxt, smstate, i);
2551                 if (r != X86EMUL_CONTINUE)
2552                         return r;
2553         }
2554
2555         return X86EMUL_CONTINUE;
2556 }
2557
2558 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2559 {
2560         unsigned long cr0, cr4, efer;
2561         char buf[512];
2562         u64 smbase;
2563         int ret;
2564
2565         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2566                 return emulate_ud(ctxt);
2567
2568         smbase = ctxt->ops->get_smbase(ctxt);
2569
2570         ret = ctxt->ops->read_phys(ctxt, smbase + 0xfe00, buf, sizeof(buf));
2571         if (ret != X86EMUL_CONTINUE)
2572                 return X86EMUL_UNHANDLEABLE;
2573
2574         /*
2575          * Get back to real mode, to prepare a safe state in which to load
2576          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2577          * supports long mode.
2578          */
2579         cr4 = ctxt->ops->get_cr(ctxt, 4);
2580         if (emulator_has_longmode(ctxt)) {
2581                 struct desc_struct cs_desc;
2582
2583                 /* Zero CR4.PCIDE before CR0.PG.  */
2584                 if (cr4 & X86_CR4_PCIDE) {
2585                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2586                         cr4 &= ~X86_CR4_PCIDE;
2587                 }
2588
2589                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2590                 memset(&cs_desc, 0, sizeof(cs_desc));
2591                 cs_desc.type = 0xb;
2592                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2593                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2594         }
2595
2596         /* For the 64-bit case, this will clear EFER.LMA.  */
2597         cr0 = ctxt->ops->get_cr(ctxt, 0);
2598         if (cr0 & X86_CR0_PE)
2599                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2600
2601         /* Now clear CR4.PAE (which must be done before clearing EFER.LME).  */
2602         if (cr4 & X86_CR4_PAE)
2603                 ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2604
2605         /* And finally go back to 32-bit mode.  */
2606         efer = 0;
2607         ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2608
2609         /*
2610          * Give pre_leave_smm() a chance to make ISA-specific changes to the
2611          * vCPU state (e.g. enter guest mode) before loading state from the SMM
2612          * state-save area.
2613          */
2614         if (ctxt->ops->pre_leave_smm(ctxt, buf))
2615                 return X86EMUL_UNHANDLEABLE;
2616
2617         if (emulator_has_longmode(ctxt))
2618                 ret = rsm_load_state_64(ctxt, buf);
2619         else
2620                 ret = rsm_load_state_32(ctxt, buf);
2621
2622         if (ret != X86EMUL_CONTINUE) {
2623                 /* FIXME: should triple fault */
2624                 return X86EMUL_UNHANDLEABLE;
2625         }
2626
2627         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2628                 ctxt->ops->set_nmi_mask(ctxt, false);
2629
2630         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2631                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2632         return X86EMUL_CONTINUE;
2633 }
2634
2635 static void
2636 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2637                         struct desc_struct *cs, struct desc_struct *ss)
2638 {
2639         cs->l = 0;              /* will be adjusted later */
2640         set_desc_base(cs, 0);   /* flat segment */
2641         cs->g = 1;              /* 4kb granularity */
2642         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2643         cs->type = 0x0b;        /* Read, Execute, Accessed */
2644         cs->s = 1;
2645         cs->dpl = 0;            /* will be adjusted later */
2646         cs->p = 1;
2647         cs->d = 1;
2648         cs->avl = 0;
2649
2650         set_desc_base(ss, 0);   /* flat segment */
2651         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2652         ss->g = 1;              /* 4kb granularity */
2653         ss->s = 1;
2654         ss->type = 0x03;        /* Read/Write, Accessed */
2655         ss->d = 1;              /* 32bit stack segment */
2656         ss->dpl = 0;
2657         ss->p = 1;
2658         ss->l = 0;
2659         ss->avl = 0;
2660 }
2661
2662 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2663 {
2664         u32 eax, ebx, ecx, edx;
2665
2666         eax = ecx = 0;
2667         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2668         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2669                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2670                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2671 }
2672
2673 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2674 {
2675         const struct x86_emulate_ops *ops = ctxt->ops;
2676         u32 eax, ebx, ecx, edx;
2677
2678         /*
2679          * syscall should always be enabled in longmode - so only become
2680          * vendor specific (cpuid) if other modes are active...
2681          */
2682         if (ctxt->mode == X86EMUL_MODE_PROT64)
2683                 return true;
2684
2685         eax = 0x00000000;
2686         ecx = 0x00000000;
2687         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2688         /*
2689          * Intel ("GenuineIntel")
2690          * remark: Intel CPUs only support "syscall" in 64bit
2691          * longmode. Also an 64bit guest with a
2692          * 32bit compat-app running will #UD !! While this
2693          * behaviour can be fixed (by emulating) into AMD
2694          * response - CPUs of AMD can't behave like Intel.
2695          */
2696         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2697             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2698             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2699                 return false;
2700
2701         /* AMD ("AuthenticAMD") */
2702         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2703             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2704             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2705                 return true;
2706
2707         /* AMD ("AMDisbetter!") */
2708         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2709             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2710             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2711                 return true;
2712
2713         /* Hygon ("HygonGenuine") */
2714         if (ebx == X86EMUL_CPUID_VENDOR_HygonGenuine_ebx &&
2715             ecx == X86EMUL_CPUID_VENDOR_HygonGenuine_ecx &&
2716             edx == X86EMUL_CPUID_VENDOR_HygonGenuine_edx)
2717                 return true;
2718
2719         /*
2720          * default: (not Intel, not AMD, not Hygon), apply Intel's
2721          * stricter rules...
2722          */
2723         return false;
2724 }
2725
2726 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2727 {
2728         const struct x86_emulate_ops *ops = ctxt->ops;
2729         struct desc_struct cs, ss;
2730         u64 msr_data;
2731         u16 cs_sel, ss_sel;
2732         u64 efer = 0;
2733
2734         /* syscall is not available in real mode */
2735         if (ctxt->mode == X86EMUL_MODE_REAL ||
2736             ctxt->mode == X86EMUL_MODE_VM86)
2737                 return emulate_ud(ctxt);
2738
2739         if (!(em_syscall_is_enabled(ctxt)))
2740                 return emulate_ud(ctxt);
2741
2742         ops->get_msr(ctxt, MSR_EFER, &efer);
2743         setup_syscalls_segments(ctxt, &cs, &ss);
2744
2745         if (!(efer & EFER_SCE))
2746                 return emulate_ud(ctxt);
2747
2748         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2749         msr_data >>= 32;
2750         cs_sel = (u16)(msr_data & 0xfffc);
2751         ss_sel = (u16)(msr_data + 8);
2752
2753         if (efer & EFER_LMA) {
2754                 cs.d = 0;
2755                 cs.l = 1;
2756         }
2757         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2758         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2759
2760         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2761         if (efer & EFER_LMA) {
2762 #ifdef CONFIG_X86_64
2763                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2764
2765                 ops->get_msr(ctxt,
2766                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2767                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2768                 ctxt->_eip = msr_data;
2769
2770                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2771                 ctxt->eflags &= ~msr_data;
2772                 ctxt->eflags |= X86_EFLAGS_FIXED;
2773 #endif
2774         } else {
2775                 /* legacy mode */
2776                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2777                 ctxt->_eip = (u32)msr_data;
2778
2779                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2780         }
2781
2782         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2783         return X86EMUL_CONTINUE;
2784 }
2785
2786 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2787 {
2788         const struct x86_emulate_ops *ops = ctxt->ops;
2789         struct desc_struct cs, ss;
2790         u64 msr_data;
2791         u16 cs_sel, ss_sel;
2792         u64 efer = 0;
2793
2794         ops->get_msr(ctxt, MSR_EFER, &efer);
2795         /* inject #GP if in real mode */
2796         if (ctxt->mode == X86EMUL_MODE_REAL)
2797                 return emulate_gp(ctxt, 0);
2798
2799         /*
2800          * Not recognized on AMD in compat mode (but is recognized in legacy
2801          * mode).
2802          */
2803         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2804             && !vendor_intel(ctxt))
2805                 return emulate_ud(ctxt);
2806
2807         /* sysenter/sysexit have not been tested in 64bit mode. */
2808         if (ctxt->mode == X86EMUL_MODE_PROT64)
2809                 return X86EMUL_UNHANDLEABLE;
2810
2811         setup_syscalls_segments(ctxt, &cs, &ss);
2812
2813         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2814         if ((msr_data & 0xfffc) == 0x0)
2815                 return emulate_gp(ctxt, 0);
2816
2817         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2818         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2819         ss_sel = cs_sel + 8;
2820         if (efer & EFER_LMA) {
2821                 cs.d = 0;
2822                 cs.l = 1;
2823         }
2824
2825         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2826         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2827
2828         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2829         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2830
2831         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2832         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2833                                                               (u32)msr_data;
2834
2835         return X86EMUL_CONTINUE;
2836 }
2837
2838 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2839 {
2840         const struct x86_emulate_ops *ops = ctxt->ops;
2841         struct desc_struct cs, ss;
2842         u64 msr_data, rcx, rdx;
2843         int usermode;
2844         u16 cs_sel = 0, ss_sel = 0;
2845
2846         /* inject #GP if in real mode or Virtual 8086 mode */
2847         if (ctxt->mode == X86EMUL_MODE_REAL ||
2848             ctxt->mode == X86EMUL_MODE_VM86)
2849                 return emulate_gp(ctxt, 0);
2850
2851         setup_syscalls_segments(ctxt, &cs, &ss);
2852
2853         if ((ctxt->rex_prefix & 0x8) != 0x0)
2854                 usermode = X86EMUL_MODE_PROT64;
2855         else
2856                 usermode = X86EMUL_MODE_PROT32;
2857
2858         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2859         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2860
2861         cs.dpl = 3;
2862         ss.dpl = 3;
2863         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2864         switch (usermode) {
2865         case X86EMUL_MODE_PROT32:
2866                 cs_sel = (u16)(msr_data + 16);
2867                 if ((msr_data & 0xfffc) == 0x0)
2868                         return emulate_gp(ctxt, 0);
2869                 ss_sel = (u16)(msr_data + 24);
2870                 rcx = (u32)rcx;
2871                 rdx = (u32)rdx;
2872                 break;
2873         case X86EMUL_MODE_PROT64:
2874                 cs_sel = (u16)(msr_data + 32);
2875                 if (msr_data == 0x0)
2876                         return emulate_gp(ctxt, 0);
2877                 ss_sel = cs_sel + 8;
2878                 cs.d = 0;
2879                 cs.l = 1;
2880                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2881                     emul_is_noncanonical_address(rdx, ctxt))
2882                         return emulate_gp(ctxt, 0);
2883                 break;
2884         }
2885         cs_sel |= SEGMENT_RPL_MASK;
2886         ss_sel |= SEGMENT_RPL_MASK;
2887
2888         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2889         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2890
2891         ctxt->_eip = rdx;
2892         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2893
2894         return X86EMUL_CONTINUE;
2895 }
2896
2897 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2898 {
2899         int iopl;
2900         if (ctxt->mode == X86EMUL_MODE_REAL)
2901                 return false;
2902         if (ctxt->mode == X86EMUL_MODE_VM86)
2903                 return true;
2904         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2905         return ctxt->ops->cpl(ctxt) > iopl;
2906 }
2907
2908 #define VMWARE_PORT_VMPORT      (0x5658)
2909 #define VMWARE_PORT_VMRPC       (0x5659)
2910
2911 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2912                                             u16 port, u16 len)
2913 {
2914         const struct x86_emulate_ops *ops = ctxt->ops;
2915         struct desc_struct tr_seg;
2916         u32 base3;
2917         int r;
2918         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2919         unsigned mask = (1 << len) - 1;
2920         unsigned long base;
2921
2922         /*
2923          * VMware allows access to these ports even if denied
2924          * by TSS I/O permission bitmap. Mimic behavior.
2925          */
2926         if (enable_vmware_backdoor &&
2927             ((port == VMWARE_PORT_VMPORT) || (port == VMWARE_PORT_VMRPC)))
2928                 return true;
2929
2930         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2931         if (!tr_seg.p)
2932                 return false;
2933         if (desc_limit_scaled(&tr_seg) < 103)
2934                 return false;
2935         base = get_desc_base(&tr_seg);
2936 #ifdef CONFIG_X86_64
2937         base |= ((u64)base3) << 32;
2938 #endif
2939         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2940         if (r != X86EMUL_CONTINUE)
2941                 return false;
2942         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2943                 return false;
2944         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2945         if (r != X86EMUL_CONTINUE)
2946                 return false;
2947         if ((perm >> bit_idx) & mask)
2948                 return false;
2949         return true;
2950 }
2951
2952 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2953                                  u16 port, u16 len)
2954 {
2955         if (ctxt->perm_ok)
2956                 return true;
2957
2958         if (emulator_bad_iopl(ctxt))
2959                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2960                         return false;
2961
2962         ctxt->perm_ok = true;
2963
2964         return true;
2965 }
2966
2967 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2968 {
2969         /*
2970          * Intel CPUs mask the counter and pointers in quite strange
2971          * manner when ECX is zero due to REP-string optimizations.
2972          */
2973 #ifdef CONFIG_X86_64
2974         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2975                 return;
2976
2977         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2978
2979         switch (ctxt->b) {
2980         case 0xa4:      /* movsb */
2981         case 0xa5:      /* movsd/w */
2982                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2983                 /* fall through */
2984         case 0xaa:      /* stosb */
2985         case 0xab:      /* stosd/w */
2986                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2987         }
2988 #endif
2989 }
2990
2991 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2992                                 struct tss_segment_16 *tss)
2993 {
2994         tss->ip = ctxt->_eip;
2995         tss->flag = ctxt->eflags;
2996         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2997         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2998         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2999         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
3000         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
3001         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
3002         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
3003         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
3004
3005         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3006         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3007         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3008         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3009         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
3010 }
3011
3012 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
3013                                  struct tss_segment_16 *tss)
3014 {
3015         int ret;
3016         u8 cpl;
3017
3018         ctxt->_eip = tss->ip;
3019         ctxt->eflags = tss->flag | 2;
3020         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3021         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3022         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3023         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3024         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3025         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3026         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3027         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3028
3029         /*
3030          * SDM says that segment selectors are loaded before segment
3031          * descriptors
3032          */
3033         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3034         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3035         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3036         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3037         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3038
3039         cpl = tss->cs & 3;
3040
3041         /*
3042          * Now load segment descriptors. If fault happens at this stage
3043          * it is handled in a context of new task
3044          */
3045         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3046                                         X86_TRANSFER_TASK_SWITCH, NULL);
3047         if (ret != X86EMUL_CONTINUE)
3048                 return ret;
3049         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3050                                         X86_TRANSFER_TASK_SWITCH, NULL);
3051         if (ret != X86EMUL_CONTINUE)
3052                 return ret;
3053         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3054                                         X86_TRANSFER_TASK_SWITCH, NULL);
3055         if (ret != X86EMUL_CONTINUE)
3056                 return ret;
3057         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3058                                         X86_TRANSFER_TASK_SWITCH, NULL);
3059         if (ret != X86EMUL_CONTINUE)
3060                 return ret;
3061         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3062                                         X86_TRANSFER_TASK_SWITCH, NULL);
3063         if (ret != X86EMUL_CONTINUE)
3064                 return ret;
3065
3066         return X86EMUL_CONTINUE;
3067 }
3068
3069 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3070                           u16 tss_selector, u16 old_tss_sel,
3071                           ulong old_tss_base, struct desc_struct *new_desc)
3072 {
3073         struct tss_segment_16 tss_seg;
3074         int ret;
3075         u32 new_tss_base = get_desc_base(new_desc);
3076
3077         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3078         if (ret != X86EMUL_CONTINUE)
3079                 return ret;
3080
3081         save_state_to_tss16(ctxt, &tss_seg);
3082
3083         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3084         if (ret != X86EMUL_CONTINUE)
3085                 return ret;
3086
3087         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3088         if (ret != X86EMUL_CONTINUE)
3089                 return ret;
3090
3091         if (old_tss_sel != 0xffff) {
3092                 tss_seg.prev_task_link = old_tss_sel;
3093
3094                 ret = linear_write_system(ctxt, new_tss_base,
3095                                           &tss_seg.prev_task_link,
3096                                           sizeof(tss_seg.prev_task_link));
3097                 if (ret != X86EMUL_CONTINUE)
3098                         return ret;
3099         }
3100
3101         return load_state_from_tss16(ctxt, &tss_seg);
3102 }
3103
3104 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3105                                 struct tss_segment_32 *tss)
3106 {
3107         /* CR3 and ldt selector are not saved intentionally */
3108         tss->eip = ctxt->_eip;
3109         tss->eflags = ctxt->eflags;
3110         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3111         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3112         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3113         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3114         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3115         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3116         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3117         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3118
3119         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3120         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3121         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3122         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3123         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3124         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3125 }
3126
3127 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3128                                  struct tss_segment_32 *tss)
3129 {
3130         int ret;
3131         u8 cpl;
3132
3133         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3134                 return emulate_gp(ctxt, 0);
3135         ctxt->_eip = tss->eip;
3136         ctxt->eflags = tss->eflags | 2;
3137
3138         /* General purpose registers */
3139         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3140         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3141         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3142         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3143         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3144         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3145         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3146         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3147
3148         /*
3149          * SDM says that segment selectors are loaded before segment
3150          * descriptors.  This is important because CPL checks will
3151          * use CS.RPL.
3152          */
3153         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3154         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3155         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3156         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3157         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3158         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3159         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3160
3161         /*
3162          * If we're switching between Protected Mode and VM86, we need to make
3163          * sure to update the mode before loading the segment descriptors so
3164          * that the selectors are interpreted correctly.
3165          */
3166         if (ctxt->eflags & X86_EFLAGS_VM) {
3167                 ctxt->mode = X86EMUL_MODE_VM86;
3168                 cpl = 3;
3169         } else {
3170                 ctxt->mode = X86EMUL_MODE_PROT32;
3171                 cpl = tss->cs & 3;
3172         }
3173
3174         /*
3175          * Now load segment descriptors. If fault happenes at this stage
3176          * it is handled in a context of new task
3177          */
3178         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3179                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3180         if (ret != X86EMUL_CONTINUE)
3181                 return ret;
3182         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3183                                         X86_TRANSFER_TASK_SWITCH, NULL);
3184         if (ret != X86EMUL_CONTINUE)
3185                 return ret;
3186         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3187                                         X86_TRANSFER_TASK_SWITCH, NULL);
3188         if (ret != X86EMUL_CONTINUE)
3189                 return ret;
3190         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3191                                         X86_TRANSFER_TASK_SWITCH, NULL);
3192         if (ret != X86EMUL_CONTINUE)
3193                 return ret;
3194         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3195                                         X86_TRANSFER_TASK_SWITCH, NULL);
3196         if (ret != X86EMUL_CONTINUE)
3197                 return ret;
3198         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3199                                         X86_TRANSFER_TASK_SWITCH, NULL);
3200         if (ret != X86EMUL_CONTINUE)
3201                 return ret;
3202         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3203                                         X86_TRANSFER_TASK_SWITCH, NULL);
3204
3205         return ret;
3206 }
3207
3208 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3209                           u16 tss_selector, u16 old_tss_sel,
3210                           ulong old_tss_base, struct desc_struct *new_desc)
3211 {
3212         struct tss_segment_32 tss_seg;
3213         int ret;
3214         u32 new_tss_base = get_desc_base(new_desc);
3215         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3216         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3217
3218         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof(tss_seg));
3219         if (ret != X86EMUL_CONTINUE)
3220                 return ret;
3221
3222         save_state_to_tss32(ctxt, &tss_seg);
3223
3224         /* Only GP registers and segment selectors are saved */
3225         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3226                                   ldt_sel_offset - eip_offset);
3227         if (ret != X86EMUL_CONTINUE)
3228                 return ret;
3229
3230         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof(tss_seg));
3231         if (ret != X86EMUL_CONTINUE)
3232                 return ret;
3233
3234         if (old_tss_sel != 0xffff) {
3235                 tss_seg.prev_task_link = old_tss_sel;
3236
3237                 ret = linear_write_system(ctxt, new_tss_base,
3238                                           &tss_seg.prev_task_link,
3239                                           sizeof(tss_seg.prev_task_link));
3240                 if (ret != X86EMUL_CONTINUE)
3241                         return ret;
3242         }
3243
3244         return load_state_from_tss32(ctxt, &tss_seg);
3245 }
3246
3247 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3248                                    u16 tss_selector, int idt_index, int reason,
3249                                    bool has_error_code, u32 error_code)
3250 {
3251         const struct x86_emulate_ops *ops = ctxt->ops;
3252         struct desc_struct curr_tss_desc, next_tss_desc;
3253         int ret;
3254         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3255         ulong old_tss_base =
3256                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3257         u32 desc_limit;
3258         ulong desc_addr, dr7;
3259
3260         /* FIXME: old_tss_base == ~0 ? */
3261
3262         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3263         if (ret != X86EMUL_CONTINUE)
3264                 return ret;
3265         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3266         if (ret != X86EMUL_CONTINUE)
3267                 return ret;
3268
3269         /* FIXME: check that next_tss_desc is tss */
3270
3271         /*
3272          * Check privileges. The three cases are task switch caused by...
3273          *
3274          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3275          * 2. Exception/IRQ/iret: No check is performed
3276          * 3. jmp/call to TSS/task-gate: No check is performed since the
3277          *    hardware checks it before exiting.
3278          */
3279         if (reason == TASK_SWITCH_GATE) {
3280                 if (idt_index != -1) {
3281                         /* Software interrupts */
3282                         struct desc_struct task_gate_desc;
3283                         int dpl;
3284
3285                         ret = read_interrupt_descriptor(ctxt, idt_index,
3286                                                         &task_gate_desc);
3287                         if (ret != X86EMUL_CONTINUE)
3288                                 return ret;
3289
3290                         dpl = task_gate_desc.dpl;
3291                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3292                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3293                 }
3294         }
3295
3296         desc_limit = desc_limit_scaled(&next_tss_desc);
3297         if (!next_tss_desc.p ||
3298             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3299              desc_limit < 0x2b)) {
3300                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3301         }
3302
3303         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3304                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3305                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3306         }
3307
3308         if (reason == TASK_SWITCH_IRET)
3309                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3310
3311         /* set back link to prev task only if NT bit is set in eflags
3312            note that old_tss_sel is not used after this point */
3313         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3314                 old_tss_sel = 0xffff;
3315
3316         if (next_tss_desc.type & 8)
3317                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3318                                      old_tss_base, &next_tss_desc);
3319         else
3320                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3321                                      old_tss_base, &next_tss_desc);
3322         if (ret != X86EMUL_CONTINUE)
3323                 return ret;
3324
3325         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3326                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3327
3328         if (reason != TASK_SWITCH_IRET) {
3329                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3330                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3331         }
3332
3333         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3334         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3335
3336         if (has_error_code) {
3337                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3338                 ctxt->lock_prefix = 0;
3339                 ctxt->src.val = (unsigned long) error_code;
3340                 ret = em_push(ctxt);
3341         }
3342
3343         ops->get_dr(ctxt, 7, &dr7);
3344         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3345
3346         return ret;
3347 }
3348
3349 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3350                          u16 tss_selector, int idt_index, int reason,
3351                          bool has_error_code, u32 error_code)
3352 {
3353         int rc;
3354
3355         invalidate_registers(ctxt);
3356         ctxt->_eip = ctxt->eip;
3357         ctxt->dst.type = OP_NONE;
3358
3359         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3360                                      has_error_code, error_code);
3361
3362         if (rc == X86EMUL_CONTINUE) {
3363                 ctxt->eip = ctxt->_eip;
3364                 writeback_registers(ctxt);
3365         }
3366
3367         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3368 }
3369
3370 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3371                 struct operand *op)
3372 {
3373         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3374
3375         register_address_increment(ctxt, reg, df * op->bytes);
3376         op->addr.mem.ea = register_address(ctxt, reg);
3377 }
3378
3379 static int em_das(struct x86_emulate_ctxt *ctxt)
3380 {
3381         u8 al, old_al;
3382         bool af, cf, old_cf;
3383
3384         cf = ctxt->eflags & X86_EFLAGS_CF;
3385         al = ctxt->dst.val;
3386
3387         old_al = al;
3388         old_cf = cf;
3389         cf = false;
3390         af = ctxt->eflags & X86_EFLAGS_AF;
3391         if ((al & 0x0f) > 9 || af) {
3392                 al -= 6;
3393                 cf = old_cf | (al >= 250);
3394                 af = true;
3395         } else {
3396                 af = false;
3397         }
3398         if (old_al > 0x99 || old_cf) {
3399                 al -= 0x60;
3400                 cf = true;
3401         }
3402
3403         ctxt->dst.val = al;
3404         /* Set PF, ZF, SF */
3405         ctxt->src.type = OP_IMM;
3406         ctxt->src.val = 0;
3407         ctxt->src.bytes = 1;
3408         fastop(ctxt, em_or);
3409         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3410         if (cf)
3411                 ctxt->eflags |= X86_EFLAGS_CF;
3412         if (af)
3413                 ctxt->eflags |= X86_EFLAGS_AF;
3414         return X86EMUL_CONTINUE;
3415 }
3416
3417 static int em_aam(struct x86_emulate_ctxt *ctxt)
3418 {
3419         u8 al, ah;
3420
3421         if (ctxt->src.val == 0)
3422                 return emulate_de(ctxt);
3423
3424         al = ctxt->dst.val & 0xff;
3425         ah = al / ctxt->src.val;
3426         al %= ctxt->src.val;
3427
3428         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3429
3430         /* Set PF, ZF, SF */
3431         ctxt->src.type = OP_IMM;
3432         ctxt->src.val = 0;
3433         ctxt->src.bytes = 1;
3434         fastop(ctxt, em_or);
3435
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int em_aad(struct x86_emulate_ctxt *ctxt)
3440 {
3441         u8 al = ctxt->dst.val & 0xff;
3442         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3443
3444         al = (al + (ah * ctxt->src.val)) & 0xff;
3445
3446         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3447
3448         /* Set PF, ZF, SF */
3449         ctxt->src.type = OP_IMM;
3450         ctxt->src.val = 0;
3451         ctxt->src.bytes = 1;
3452         fastop(ctxt, em_or);
3453
3454         return X86EMUL_CONTINUE;
3455 }
3456
3457 static int em_call(struct x86_emulate_ctxt *ctxt)
3458 {
3459         int rc;
3460         long rel = ctxt->src.val;
3461
3462         ctxt->src.val = (unsigned long)ctxt->_eip;
3463         rc = jmp_rel(ctxt, rel);
3464         if (rc != X86EMUL_CONTINUE)
3465                 return rc;
3466         return em_push(ctxt);
3467 }
3468
3469 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3470 {
3471         u16 sel, old_cs;
3472         ulong old_eip;
3473         int rc;
3474         struct desc_struct old_desc, new_desc;
3475         const struct x86_emulate_ops *ops = ctxt->ops;
3476         int cpl = ctxt->ops->cpl(ctxt);
3477         enum x86emul_mode prev_mode = ctxt->mode;
3478
3479         old_eip = ctxt->_eip;
3480         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3481
3482         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3483         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3484                                        X86_TRANSFER_CALL_JMP, &new_desc);
3485         if (rc != X86EMUL_CONTINUE)
3486                 return rc;
3487
3488         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3489         if (rc != X86EMUL_CONTINUE)
3490                 goto fail;
3491
3492         ctxt->src.val = old_cs;
3493         rc = em_push(ctxt);
3494         if (rc != X86EMUL_CONTINUE)
3495                 goto fail;
3496
3497         ctxt->src.val = old_eip;
3498         rc = em_push(ctxt);
3499         /* If we failed, we tainted the memory, but the very least we should
3500            restore cs */
3501         if (rc != X86EMUL_CONTINUE) {
3502                 pr_warn_once("faulting far call emulation tainted memory\n");
3503                 goto fail;
3504         }
3505         return rc;
3506 fail:
3507         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3508         ctxt->mode = prev_mode;
3509         return rc;
3510
3511 }
3512
3513 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3514 {
3515         int rc;
3516         unsigned long eip;
3517
3518         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3519         if (rc != X86EMUL_CONTINUE)
3520                 return rc;
3521         rc = assign_eip_near(ctxt, eip);
3522         if (rc != X86EMUL_CONTINUE)
3523                 return rc;
3524         rsp_increment(ctxt, ctxt->src.val);
3525         return X86EMUL_CONTINUE;
3526 }
3527
3528 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3529 {
3530         /* Write back the register source. */
3531         ctxt->src.val = ctxt->dst.val;
3532         write_register_operand(&ctxt->src);
3533
3534         /* Write back the memory destination with implicit LOCK prefix. */
3535         ctxt->dst.val = ctxt->src.orig_val;
3536         ctxt->lock_prefix = 1;
3537         return X86EMUL_CONTINUE;
3538 }
3539
3540 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3541 {
3542         ctxt->dst.val = ctxt->src2.val;
3543         return fastop(ctxt, em_imul);
3544 }
3545
3546 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3547 {
3548         ctxt->dst.type = OP_REG;
3549         ctxt->dst.bytes = ctxt->src.bytes;
3550         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3551         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3552
3553         return X86EMUL_CONTINUE;
3554 }
3555
3556 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3557 {
3558         u64 tsc_aux = 0;
3559
3560         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3561                 return emulate_gp(ctxt, 0);
3562         ctxt->dst.val = tsc_aux;
3563         return X86EMUL_CONTINUE;
3564 }
3565
3566 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3567 {
3568         u64 tsc = 0;
3569
3570         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3571         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3572         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3573         return X86EMUL_CONTINUE;
3574 }
3575
3576 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3577 {
3578         u64 pmc;
3579
3580         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3581                 return emulate_gp(ctxt, 0);
3582         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3583         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3584         return X86EMUL_CONTINUE;
3585 }
3586
3587 static int em_mov(struct x86_emulate_ctxt *ctxt)
3588 {
3589         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3590         return X86EMUL_CONTINUE;
3591 }
3592
3593 #define FFL(x) bit(X86_FEATURE_##x)
3594
3595 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3596 {
3597         u32 ebx, ecx, edx, eax = 1;
3598         u16 tmp;
3599
3600         /*
3601          * Check MOVBE is set in the guest-visible CPUID leaf.
3602          */
3603         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3604         if (!(ecx & FFL(MOVBE)))
3605                 return emulate_ud(ctxt);
3606
3607         switch (ctxt->op_bytes) {
3608         case 2:
3609                 /*
3610                  * From MOVBE definition: "...When the operand size is 16 bits,
3611                  * the upper word of the destination register remains unchanged
3612                  * ..."
3613                  *
3614                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3615                  * rules so we have to do the operation almost per hand.
3616                  */
3617                 tmp = (u16)ctxt->src.val;
3618                 ctxt->dst.val &= ~0xffffUL;
3619                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3620                 break;
3621         case 4:
3622                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3623                 break;
3624         case 8:
3625                 ctxt->dst.val = swab64(ctxt->src.val);
3626                 break;
3627         default:
3628                 BUG();
3629         }
3630         return X86EMUL_CONTINUE;
3631 }
3632
3633 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3634 {
3635         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3636                 return emulate_gp(ctxt, 0);
3637
3638         /* Disable writeback. */
3639         ctxt->dst.type = OP_NONE;
3640         return X86EMUL_CONTINUE;
3641 }
3642
3643 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3644 {
3645         unsigned long val;
3646
3647         if (ctxt->mode == X86EMUL_MODE_PROT64)
3648                 val = ctxt->src.val & ~0ULL;
3649         else
3650                 val = ctxt->src.val & ~0U;
3651
3652         /* #UD condition is already handled. */
3653         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3654                 return emulate_gp(ctxt, 0);
3655
3656         /* Disable writeback. */
3657         ctxt->dst.type = OP_NONE;
3658         return X86EMUL_CONTINUE;
3659 }
3660
3661 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3662 {
3663         u64 msr_data;
3664
3665         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3666                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3667         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3668                 return emulate_gp(ctxt, 0);
3669
3670         return X86EMUL_CONTINUE;
3671 }
3672
3673 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3674 {
3675         u64 msr_data;
3676
3677         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3678                 return emulate_gp(ctxt, 0);
3679
3680         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3681         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3682         return X86EMUL_CONTINUE;
3683 }
3684
3685 static int em_store_sreg(struct x86_emulate_ctxt *ctxt, int segment)
3686 {
3687         if (segment > VCPU_SREG_GS &&
3688             (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3689             ctxt->ops->cpl(ctxt) > 0)
3690                 return emulate_gp(ctxt, 0);
3691
3692         ctxt->dst.val = get_segment_selector(ctxt, segment);
3693         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3694                 ctxt->dst.bytes = 2;
3695         return X86EMUL_CONTINUE;
3696 }
3697
3698 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3699 {
3700         if (ctxt->modrm_reg > VCPU_SREG_GS)
3701                 return emulate_ud(ctxt);
3702
3703         return em_store_sreg(ctxt, ctxt->modrm_reg);
3704 }
3705
3706 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3707 {
3708         u16 sel = ctxt->src.val;
3709
3710         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3711                 return emulate_ud(ctxt);
3712
3713         if (ctxt->modrm_reg == VCPU_SREG_SS)
3714                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3715
3716         /* Disable writeback. */
3717         ctxt->dst.type = OP_NONE;
3718         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3719 }
3720
3721 static int em_sldt(struct x86_emulate_ctxt *ctxt)
3722 {
3723         return em_store_sreg(ctxt, VCPU_SREG_LDTR);
3724 }
3725
3726 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3727 {
3728         u16 sel = ctxt->src.val;
3729
3730         /* Disable writeback. */
3731         ctxt->dst.type = OP_NONE;
3732         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3733 }
3734
3735 static int em_str(struct x86_emulate_ctxt *ctxt)
3736 {
3737         return em_store_sreg(ctxt, VCPU_SREG_TR);
3738 }
3739
3740 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3741 {
3742         u16 sel = ctxt->src.val;
3743
3744         /* Disable writeback. */
3745         ctxt->dst.type = OP_NONE;
3746         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3747 }
3748
3749 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3750 {
3751         int rc;
3752         ulong linear;
3753
3754         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3755         if (rc == X86EMUL_CONTINUE)
3756                 ctxt->ops->invlpg(ctxt, linear);
3757         /* Disable writeback. */
3758         ctxt->dst.type = OP_NONE;
3759         return X86EMUL_CONTINUE;
3760 }
3761
3762 static int em_clts(struct x86_emulate_ctxt *ctxt)
3763 {
3764         ulong cr0;
3765
3766         cr0 = ctxt->ops->get_cr(ctxt, 0);
3767         cr0 &= ~X86_CR0_TS;
3768         ctxt->ops->set_cr(ctxt, 0, cr0);
3769         return X86EMUL_CONTINUE;
3770 }
3771
3772 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3773 {
3774         int rc = ctxt->ops->fix_hypercall(ctxt);
3775
3776         if (rc != X86EMUL_CONTINUE)
3777                 return rc;
3778
3779         /* Let the processor re-execute the fixed hypercall */
3780         ctxt->_eip = ctxt->eip;
3781         /* Disable writeback. */
3782         ctxt->dst.type = OP_NONE;
3783         return X86EMUL_CONTINUE;
3784 }
3785
3786 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3787                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3788                                               struct desc_ptr *ptr))
3789 {
3790         struct desc_ptr desc_ptr;
3791
3792         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3793             ctxt->ops->cpl(ctxt) > 0)
3794                 return emulate_gp(ctxt, 0);
3795
3796         if (ctxt->mode == X86EMUL_MODE_PROT64)
3797                 ctxt->op_bytes = 8;
3798         get(ctxt, &desc_ptr);
3799         if (ctxt->op_bytes == 2) {
3800                 ctxt->op_bytes = 4;
3801                 desc_ptr.address &= 0x00ffffff;
3802         }
3803         /* Disable writeback. */
3804         ctxt->dst.type = OP_NONE;
3805         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3806                                    &desc_ptr, 2 + ctxt->op_bytes);
3807 }
3808
3809 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3810 {
3811         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3812 }
3813
3814 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3815 {
3816         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3817 }
3818
3819 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3820 {
3821         struct desc_ptr desc_ptr;
3822         int rc;
3823
3824         if (ctxt->mode == X86EMUL_MODE_PROT64)
3825                 ctxt->op_bytes = 8;
3826         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3827                              &desc_ptr.size, &desc_ptr.address,
3828                              ctxt->op_bytes);
3829         if (rc != X86EMUL_CONTINUE)
3830                 return rc;
3831         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3832             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3833                 return emulate_gp(ctxt, 0);
3834         if (lgdt)
3835                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3836         else
3837                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3838         /* Disable writeback. */
3839         ctxt->dst.type = OP_NONE;
3840         return X86EMUL_CONTINUE;
3841 }
3842
3843 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3844 {
3845         return em_lgdt_lidt(ctxt, true);
3846 }
3847
3848 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3849 {
3850         return em_lgdt_lidt(ctxt, false);
3851 }
3852
3853 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3854 {
3855         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3856             ctxt->ops->cpl(ctxt) > 0)
3857                 return emulate_gp(ctxt, 0);
3858
3859         if (ctxt->dst.type == OP_MEM)
3860                 ctxt->dst.bytes = 2;
3861         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3862         return X86EMUL_CONTINUE;
3863 }
3864
3865 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3866 {
3867         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3868                           | (ctxt->src.val & 0x0f));
3869         ctxt->dst.type = OP_NONE;
3870         return X86EMUL_CONTINUE;
3871 }
3872
3873 static int em_loop(struct x86_emulate_ctxt *ctxt)
3874 {
3875         int rc = X86EMUL_CONTINUE;
3876
3877         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3878         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3879             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3880                 rc = jmp_rel(ctxt, ctxt->src.val);
3881
3882         return rc;
3883 }
3884
3885 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3886 {
3887         int rc = X86EMUL_CONTINUE;
3888
3889         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3890                 rc = jmp_rel(ctxt, ctxt->src.val);
3891
3892         return rc;
3893 }
3894
3895 static int em_in(struct x86_emulate_ctxt *ctxt)
3896 {
3897         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3898                              &ctxt->dst.val))
3899                 return X86EMUL_IO_NEEDED;
3900
3901         return X86EMUL_CONTINUE;
3902 }
3903
3904 static int em_out(struct x86_emulate_ctxt *ctxt)
3905 {
3906         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3907                                     &ctxt->src.val, 1);
3908         /* Disable writeback. */
3909         ctxt->dst.type = OP_NONE;
3910         return X86EMUL_CONTINUE;
3911 }
3912
3913 static int em_cli(struct x86_emulate_ctxt *ctxt)
3914 {
3915         if (emulator_bad_iopl(ctxt))
3916                 return emulate_gp(ctxt, 0);
3917
3918         ctxt->eflags &= ~X86_EFLAGS_IF;
3919         return X86EMUL_CONTINUE;
3920 }
3921
3922 static int em_sti(struct x86_emulate_ctxt *ctxt)
3923 {
3924         if (emulator_bad_iopl(ctxt))
3925                 return emulate_gp(ctxt, 0);
3926
3927         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3928         ctxt->eflags |= X86_EFLAGS_IF;
3929         return X86EMUL_CONTINUE;
3930 }
3931
3932 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3933 {
3934         u32 eax, ebx, ecx, edx;
3935         u64 msr = 0;
3936
3937         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
3938         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
3939             ctxt->ops->cpl(ctxt)) {
3940                 return emulate_gp(ctxt, 0);
3941         }
3942
3943         eax = reg_read(ctxt, VCPU_REGS_RAX);
3944         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3945         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
3946         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3947         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3948         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3949         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3950         return X86EMUL_CONTINUE;
3951 }
3952
3953 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3954 {
3955         u32 flags;
3956
3957         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3958                 X86_EFLAGS_SF;
3959         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3960
3961         ctxt->eflags &= ~0xffUL;
3962         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3963         return X86EMUL_CONTINUE;
3964 }
3965
3966 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3967 {
3968         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3969         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3970         return X86EMUL_CONTINUE;
3971 }
3972
3973 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3974 {
3975         switch (ctxt->op_bytes) {
3976 #ifdef CONFIG_X86_64
3977         case 8:
3978                 asm("bswap %0" : "+r"(ctxt->dst.val));
3979                 break;
3980 #endif
3981         default:
3982                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3983                 break;
3984         }
3985         return X86EMUL_CONTINUE;
3986 }
3987
3988 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3989 {
3990         /* emulating clflush regardless of cpuid */
3991         return X86EMUL_CONTINUE;
3992 }
3993
3994 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3995 {
3996         ctxt->dst.val = (s32) ctxt->src.val;
3997         return X86EMUL_CONTINUE;
3998 }
3999
4000 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
4001 {
4002         u32 eax = 1, ebx, ecx = 0, edx;
4003
4004         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
4005         if (!(edx & FFL(FXSR)))
4006                 return emulate_ud(ctxt);
4007
4008         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
4009                 return emulate_nm(ctxt);
4010
4011         /*
4012          * Don't emulate a case that should never be hit, instead of working
4013          * around a lack of fxsave64/fxrstor64 on old compilers.
4014          */
4015         if (ctxt->mode >= X86EMUL_MODE_PROT64)
4016                 return X86EMUL_UNHANDLEABLE;
4017
4018         return X86EMUL_CONTINUE;
4019 }
4020
4021 /*
4022  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
4023  * and restore MXCSR.
4024  */
4025 static size_t __fxstate_size(int nregs)
4026 {
4027         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
4028 }
4029
4030 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
4031 {
4032         bool cr4_osfxsr;
4033         if (ctxt->mode == X86EMUL_MODE_PROT64)
4034                 return __fxstate_size(16);
4035
4036         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4037         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4038 }
4039
4040 /*
4041  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4042  *  1) 16 bit mode
4043  *  2) 32 bit mode
4044  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4045  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4046  *       save and restore
4047  *  3) 64-bit mode with REX.W prefix
4048  *     - like (2), but XMM 8-15 are being saved and restored
4049  *  4) 64-bit mode without REX.W prefix
4050  *     - like (3), but FIP and FDP are 64 bit
4051  *
4052  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4053  * desired result.  (4) is not emulated.
4054  *
4055  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4056  * and FPU DS) should match.
4057  */
4058 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4059 {
4060         struct fxregs_state fx_state;
4061         int rc;
4062
4063         rc = check_fxsr(ctxt);
4064         if (rc != X86EMUL_CONTINUE)
4065                 return rc;
4066
4067         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4068
4069         if (rc != X86EMUL_CONTINUE)
4070                 return rc;
4071
4072         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4073                                    fxstate_size(ctxt));
4074 }
4075
4076 /*
4077  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4078  * in the host registers (via FXSAVE) instead, so they won't be modified.
4079  * (preemption has to stay disabled until FXRSTOR).
4080  *
4081  * Use noinline to keep the stack for other functions called by callers small.
4082  */
4083 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4084                                  const size_t used_size)
4085 {
4086         struct fxregs_state fx_tmp;
4087         int rc;
4088
4089         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4090         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4091                __fxstate_size(16) - used_size);
4092
4093         return rc;
4094 }
4095
4096 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4097 {
4098         struct fxregs_state fx_state;
4099         int rc;
4100         size_t size;
4101
4102         rc = check_fxsr(ctxt);
4103         if (rc != X86EMUL_CONTINUE)
4104                 return rc;
4105
4106         size = fxstate_size(ctxt);
4107         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4108         if (rc != X86EMUL_CONTINUE)
4109                 return rc;
4110
4111         if (size < __fxstate_size(16)) {
4112                 rc = fxregs_fixup(&fx_state, size);
4113                 if (rc != X86EMUL_CONTINUE)
4114                         goto out;
4115         }
4116
4117         if (fx_state.mxcsr >> 16) {
4118                 rc = emulate_gp(ctxt, 0);
4119                 goto out;
4120         }
4121
4122         if (rc == X86EMUL_CONTINUE)
4123                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4124
4125 out:
4126         return rc;
4127 }
4128
4129 static bool valid_cr(int nr)
4130 {
4131         switch (nr) {
4132         case 0:
4133         case 2 ... 4:
4134         case 8:
4135                 return true;
4136         default:
4137                 return false;
4138         }
4139 }
4140
4141 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4142 {
4143         if (!valid_cr(ctxt->modrm_reg))
4144                 return emulate_ud(ctxt);
4145
4146         return X86EMUL_CONTINUE;
4147 }
4148
4149 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4150 {
4151         u64 new_val = ctxt->src.val64;
4152         int cr = ctxt->modrm_reg;
4153         u64 efer = 0;
4154
4155         static u64 cr_reserved_bits[] = {
4156                 0xffffffff00000000ULL,
4157                 0, 0, 0, /* CR3 checked later */
4158                 CR4_RESERVED_BITS,
4159                 0, 0, 0,
4160                 CR8_RESERVED_BITS,
4161         };
4162
4163         if (!valid_cr(cr))
4164                 return emulate_ud(ctxt);
4165
4166         if (new_val & cr_reserved_bits[cr])
4167                 return emulate_gp(ctxt, 0);
4168
4169         switch (cr) {
4170         case 0: {
4171                 u64 cr4;
4172                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4173                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4174                         return emulate_gp(ctxt, 0);
4175
4176                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4177                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4178
4179                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4180                     !(cr4 & X86_CR4_PAE))
4181                         return emulate_gp(ctxt, 0);
4182
4183                 break;
4184                 }
4185         case 3: {
4186                 u64 rsvd = 0;
4187
4188                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4189                 if (efer & EFER_LMA) {
4190                         u64 maxphyaddr;
4191                         u32 eax, ebx, ecx, edx;
4192
4193                         eax = 0x80000008;
4194                         ecx = 0;
4195                         if (ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx,
4196                                                  &edx, false))
4197                                 maxphyaddr = eax & 0xff;
4198                         else
4199                                 maxphyaddr = 36;
4200                         rsvd = rsvd_bits(maxphyaddr, 63);
4201                         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PCIDE)
4202                                 rsvd &= ~X86_CR3_PCID_NOFLUSH;
4203                 }
4204
4205                 if (new_val & rsvd)
4206                         return emulate_gp(ctxt, 0);
4207
4208                 break;
4209                 }
4210         case 4: {
4211                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4212
4213                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4214                         return emulate_gp(ctxt, 0);
4215
4216                 break;
4217                 }
4218         }
4219
4220         return X86EMUL_CONTINUE;
4221 }
4222
4223 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4224 {
4225         unsigned long dr7;
4226
4227         ctxt->ops->get_dr(ctxt, 7, &dr7);
4228
4229         /* Check if DR7.Global_Enable is set */
4230         return dr7 & (1 << 13);
4231 }
4232
4233 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4234 {
4235         int dr = ctxt->modrm_reg;
4236         u64 cr4;
4237
4238         if (dr > 7)
4239                 return emulate_ud(ctxt);
4240
4241         cr4 = ctxt->ops->get_cr(ctxt, 4);
4242         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4243                 return emulate_ud(ctxt);
4244
4245         if (check_dr7_gd(ctxt)) {
4246                 ulong dr6;
4247
4248                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4249                 dr6 &= ~15;
4250                 dr6 |= DR6_BD | DR6_RTM;
4251                 ctxt->ops->set_dr(ctxt, 6, dr6);
4252                 return emulate_db(ctxt);
4253         }
4254
4255         return X86EMUL_CONTINUE;
4256 }
4257
4258 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4259 {
4260         u64 new_val = ctxt->src.val64;
4261         int dr = ctxt->modrm_reg;
4262
4263         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4264                 return emulate_gp(ctxt, 0);
4265
4266         return check_dr_read(ctxt);
4267 }
4268
4269 static int check_svme(struct x86_emulate_ctxt *ctxt)
4270 {
4271         u64 efer = 0;
4272
4273         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4274
4275         if (!(efer & EFER_SVME))
4276                 return emulate_ud(ctxt);
4277
4278         return X86EMUL_CONTINUE;
4279 }
4280
4281 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4282 {
4283         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4284
4285         /* Valid physical address? */
4286         if (rax & 0xffff000000000000ULL)
4287                 return emulate_gp(ctxt, 0);
4288
4289         return check_svme(ctxt);
4290 }
4291
4292 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4293 {
4294         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4295
4296         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4297                 return emulate_ud(ctxt);
4298
4299         return X86EMUL_CONTINUE;
4300 }
4301
4302 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4303 {
4304         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4305         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4306
4307         /*
4308          * VMware allows access to these Pseduo-PMCs even when read via RDPMC
4309          * in Ring3 when CR4.PCE=0.
4310          */
4311         if (enable_vmware_backdoor && is_vmware_backdoor_pmc(rcx))
4312                 return X86EMUL_CONTINUE;
4313
4314         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4315             ctxt->ops->check_pmc(ctxt, rcx))
4316                 return emulate_gp(ctxt, 0);
4317
4318         return X86EMUL_CONTINUE;
4319 }
4320
4321 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4322 {
4323         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4324         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4325                 return emulate_gp(ctxt, 0);
4326
4327         return X86EMUL_CONTINUE;
4328 }
4329
4330 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4331 {
4332         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4333         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4334                 return emulate_gp(ctxt, 0);
4335
4336         return X86EMUL_CONTINUE;
4337 }
4338
4339 #define D(_y) { .flags = (_y) }
4340 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4341 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4342                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4343 #define N    D(NotImpl)
4344 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4345 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4346 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4347 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4348 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4349 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4350 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4351 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4352 #define II(_f, _e, _i) \
4353         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4354 #define IIP(_f, _e, _i, _p) \
4355         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4356           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4357 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4358
4359 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4360 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4361 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4362 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4363 #define I2bvIP(_f, _e, _i, _p) \
4364         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4365
4366 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4367                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4368                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4369
4370 static const struct opcode group7_rm0[] = {
4371         N,
4372         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4373         N, N, N, N, N, N,
4374 };
4375
4376 static const struct opcode group7_rm1[] = {
4377         DI(SrcNone | Priv, monitor),
4378         DI(SrcNone | Priv, mwait),
4379         N, N, N, N, N, N,
4380 };
4381
4382 static const struct opcode group7_rm3[] = {
4383         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4384         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4385         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4386         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4387         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4388         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4389         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4390         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4391 };
4392
4393 static const struct opcode group7_rm7[] = {
4394         N,
4395         DIP(SrcNone, rdtscp, check_rdtsc),
4396         N, N, N, N, N, N,
4397 };
4398
4399 static const struct opcode group1[] = {
4400         F(Lock, em_add),
4401         F(Lock | PageTable, em_or),
4402         F(Lock, em_adc),
4403         F(Lock, em_sbb),
4404         F(Lock | PageTable, em_and),
4405         F(Lock, em_sub),
4406         F(Lock, em_xor),
4407         F(NoWrite, em_cmp),
4408 };
4409
4410 static const struct opcode group1A[] = {
4411         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4412 };
4413
4414 static const struct opcode group2[] = {
4415         F(DstMem | ModRM, em_rol),
4416         F(DstMem | ModRM, em_ror),
4417         F(DstMem | ModRM, em_rcl),
4418         F(DstMem | ModRM, em_rcr),
4419         F(DstMem | ModRM, em_shl),
4420         F(DstMem | ModRM, em_shr),
4421         F(DstMem | ModRM, em_shl),
4422         F(DstMem | ModRM, em_sar),
4423 };
4424
4425 static const struct opcode group3[] = {
4426         F(DstMem | SrcImm | NoWrite, em_test),
4427         F(DstMem | SrcImm | NoWrite, em_test),
4428         F(DstMem | SrcNone | Lock, em_not),
4429         F(DstMem | SrcNone | Lock, em_neg),
4430         F(DstXacc | Src2Mem, em_mul_ex),
4431         F(DstXacc | Src2Mem, em_imul_ex),
4432         F(DstXacc | Src2Mem, em_div_ex),
4433         F(DstXacc | Src2Mem, em_idiv_ex),
4434 };
4435
4436 static const struct opcode group4[] = {
4437         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4438         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4439         N, N, N, N, N, N,
4440 };
4441
4442 static const struct opcode group5[] = {
4443         F(DstMem | SrcNone | Lock,              em_inc),
4444         F(DstMem | SrcNone | Lock,              em_dec),
4445         I(SrcMem | NearBranch,                  em_call_near_abs),
4446         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4447         I(SrcMem | NearBranch,                  em_jmp_abs),
4448         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4449         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4450 };
4451
4452 static const struct opcode group6[] = {
4453         II(Prot | DstMem,          em_sldt, sldt),
4454         II(Prot | DstMem,          em_str, str),
4455         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4456         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4457         N, N, N, N,
4458 };
4459
4460 static const struct group_dual group7 = { {
4461         II(Mov | DstMem,                        em_sgdt, sgdt),
4462         II(Mov | DstMem,                        em_sidt, sidt),
4463         II(SrcMem | Priv,                       em_lgdt, lgdt),
4464         II(SrcMem | Priv,                       em_lidt, lidt),
4465         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4466         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4467         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4468 }, {
4469         EXT(0, group7_rm0),
4470         EXT(0, group7_rm1),
4471         N, EXT(0, group7_rm3),
4472         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4473         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4474         EXT(0, group7_rm7),
4475 } };
4476
4477 static const struct opcode group8[] = {
4478         N, N, N, N,
4479         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4480         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4481         F(DstMem | SrcImmByte | Lock,                   em_btr),
4482         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4483 };
4484
4485 /*
4486  * The "memory" destination is actually always a register, since we come
4487  * from the register case of group9.
4488  */
4489 static const struct gprefix pfx_0f_c7_7 = {
4490         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4491 };
4492
4493
4494 static const struct group_dual group9 = { {
4495         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4496 }, {
4497         N, N, N, N, N, N, N,
4498         GP(0, &pfx_0f_c7_7),
4499 } };
4500
4501 static const struct opcode group11[] = {
4502         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4503         X7(D(Undefined)),
4504 };
4505
4506 static const struct gprefix pfx_0f_ae_7 = {
4507         I(SrcMem | ByteOp, em_clflush), N, N, N,
4508 };
4509
4510 static const struct group_dual group15 = { {
4511         I(ModRM | Aligned16, em_fxsave),
4512         I(ModRM | Aligned16, em_fxrstor),
4513         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4514 }, {
4515         N, N, N, N, N, N, N, N,
4516 } };
4517
4518 static const struct gprefix pfx_0f_6f_0f_7f = {
4519         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4520 };
4521
4522 static const struct instr_dual instr_dual_0f_2b = {
4523         I(0, em_mov), N
4524 };
4525
4526 static const struct gprefix pfx_0f_2b = {
4527         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4528 };
4529
4530 static const struct gprefix pfx_0f_10_0f_11 = {
4531         I(Unaligned, em_mov), I(Unaligned, em_mov), N, N,
4532 };
4533
4534 static const struct gprefix pfx_0f_28_0f_29 = {
4535         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4536 };
4537
4538 static const struct gprefix pfx_0f_e7 = {
4539         N, I(Sse, em_mov), N, N,
4540 };
4541
4542 static const struct escape escape_d9 = { {
4543         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4544 }, {
4545         /* 0xC0 - 0xC7 */
4546         N, N, N, N, N, N, N, N,
4547         /* 0xC8 - 0xCF */
4548         N, N, N, N, N, N, N, N,
4549         /* 0xD0 - 0xC7 */
4550         N, N, N, N, N, N, N, N,
4551         /* 0xD8 - 0xDF */
4552         N, N, N, N, N, N, N, N,
4553         /* 0xE0 - 0xE7 */
4554         N, N, N, N, N, N, N, N,
4555         /* 0xE8 - 0xEF */
4556         N, N, N, N, N, N, N, N,
4557         /* 0xF0 - 0xF7 */
4558         N, N, N, N, N, N, N, N,
4559         /* 0xF8 - 0xFF */
4560         N, N, N, N, N, N, N, N,
4561 } };
4562
4563 static const struct escape escape_db = { {
4564         N, N, N, N, N, N, N, N,
4565 }, {
4566         /* 0xC0 - 0xC7 */
4567         N, N, N, N, N, N, N, N,
4568         /* 0xC8 - 0xCF */
4569         N, N, N, N, N, N, N, N,
4570         /* 0xD0 - 0xC7 */
4571         N, N, N, N, N, N, N, N,
4572         /* 0xD8 - 0xDF */
4573         N, N, N, N, N, N, N, N,
4574         /* 0xE0 - 0xE7 */
4575         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4576         /* 0xE8 - 0xEF */
4577         N, N, N, N, N, N, N, N,
4578         /* 0xF0 - 0xF7 */
4579         N, N, N, N, N, N, N, N,
4580         /* 0xF8 - 0xFF */
4581         N, N, N, N, N, N, N, N,
4582 } };
4583
4584 static const struct escape escape_dd = { {
4585         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4586 }, {
4587         /* 0xC0 - 0xC7 */
4588         N, N, N, N, N, N, N, N,
4589         /* 0xC8 - 0xCF */
4590         N, N, N, N, N, N, N, N,
4591         /* 0xD0 - 0xC7 */
4592         N, N, N, N, N, N, N, N,
4593         /* 0xD8 - 0xDF */
4594         N, N, N, N, N, N, N, N,
4595         /* 0xE0 - 0xE7 */
4596         N, N, N, N, N, N, N, N,
4597         /* 0xE8 - 0xEF */
4598         N, N, N, N, N, N, N, N,
4599         /* 0xF0 - 0xF7 */
4600         N, N, N, N, N, N, N, N,
4601         /* 0xF8 - 0xFF */
4602         N, N, N, N, N, N, N, N,
4603 } };
4604
4605 static const struct instr_dual instr_dual_0f_c3 = {
4606         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4607 };
4608
4609 static const struct mode_dual mode_dual_63 = {
4610         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4611 };
4612
4613 static const struct opcode opcode_table[256] = {
4614         /* 0x00 - 0x07 */
4615         F6ALU(Lock, em_add),
4616         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4617         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4618         /* 0x08 - 0x0F */
4619         F6ALU(Lock | PageTable, em_or),
4620         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4621         N,
4622         /* 0x10 - 0x17 */
4623         F6ALU(Lock, em_adc),
4624         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4625         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4626         /* 0x18 - 0x1F */
4627         F6ALU(Lock, em_sbb),
4628         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4629         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4630         /* 0x20 - 0x27 */
4631         F6ALU(Lock | PageTable, em_and), N, N,
4632         /* 0x28 - 0x2F */
4633         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4634         /* 0x30 - 0x37 */
4635         F6ALU(Lock, em_xor), N, N,
4636         /* 0x38 - 0x3F */
4637         F6ALU(NoWrite, em_cmp), N, N,
4638         /* 0x40 - 0x4F */
4639         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4640         /* 0x50 - 0x57 */
4641         X8(I(SrcReg | Stack, em_push)),
4642         /* 0x58 - 0x5F */
4643         X8(I(DstReg | Stack, em_pop)),
4644         /* 0x60 - 0x67 */
4645         I(ImplicitOps | Stack | No64, em_pusha),
4646         I(ImplicitOps | Stack | No64, em_popa),
4647         N, MD(ModRM, &mode_dual_63),
4648         N, N, N, N,
4649         /* 0x68 - 0x6F */
4650         I(SrcImm | Mov | Stack, em_push),
4651         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4652         I(SrcImmByte | Mov | Stack, em_push),
4653         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4654         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4655         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4656         /* 0x70 - 0x7F */
4657         X16(D(SrcImmByte | NearBranch)),
4658         /* 0x80 - 0x87 */
4659         G(ByteOp | DstMem | SrcImm, group1),
4660         G(DstMem | SrcImm, group1),
4661         G(ByteOp | DstMem | SrcImm | No64, group1),
4662         G(DstMem | SrcImmByte, group1),
4663         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4664         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4665         /* 0x88 - 0x8F */
4666         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4667         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4668         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4669         D(ModRM | SrcMem | NoAccess | DstReg),
4670         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4671         G(0, group1A),
4672         /* 0x90 - 0x97 */
4673         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4674         /* 0x98 - 0x9F */
4675         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4676         I(SrcImmFAddr | No64, em_call_far), N,
4677         II(ImplicitOps | Stack, em_pushf, pushf),
4678         II(ImplicitOps | Stack, em_popf, popf),
4679         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4680         /* 0xA0 - 0xA7 */
4681         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4682         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4683         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4684         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4685         /* 0xA8 - 0xAF */
4686         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4687         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4688         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4689         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4690         /* 0xB0 - 0xB7 */
4691         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4692         /* 0xB8 - 0xBF */
4693         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4694         /* 0xC0 - 0xC7 */
4695         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4696         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4697         I(ImplicitOps | NearBranch, em_ret),
4698         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4699         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4700         G(ByteOp, group11), G(0, group11),
4701         /* 0xC8 - 0xCF */
4702         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4703         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4704         I(ImplicitOps, em_ret_far),
4705         D(ImplicitOps), DI(SrcImmByte, intn),
4706         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4707         /* 0xD0 - 0xD7 */
4708         G(Src2One | ByteOp, group2), G(Src2One, group2),
4709         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4710         I(DstAcc | SrcImmUByte | No64, em_aam),
4711         I(DstAcc | SrcImmUByte | No64, em_aad),
4712         F(DstAcc | ByteOp | No64, em_salc),
4713         I(DstAcc | SrcXLat | ByteOp, em_mov),
4714         /* 0xD8 - 0xDF */
4715         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4716         /* 0xE0 - 0xE7 */
4717         X3(I(SrcImmByte | NearBranch, em_loop)),
4718         I(SrcImmByte | NearBranch, em_jcxz),
4719         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4720         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4721         /* 0xE8 - 0xEF */
4722         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4723         I(SrcImmFAddr | No64, em_jmp_far),
4724         D(SrcImmByte | ImplicitOps | NearBranch),
4725         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4726         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4727         /* 0xF0 - 0xF7 */
4728         N, DI(ImplicitOps, icebp), N, N,
4729         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4730         G(ByteOp, group3), G(0, group3),
4731         /* 0xF8 - 0xFF */
4732         D(ImplicitOps), D(ImplicitOps),
4733         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4734         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4735 };
4736
4737 static const struct opcode twobyte_table[256] = {
4738         /* 0x00 - 0x0F */
4739         G(0, group6), GD(0, &group7), N, N,
4740         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4741         II(ImplicitOps | Priv, em_clts, clts), N,
4742         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4743         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4744         /* 0x10 - 0x1F */
4745         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_10_0f_11),
4746         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_10_0f_11),
4747         N, N, N, N, N, N,
4748         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4749         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4750         /* 0x20 - 0x2F */
4751         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4752         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4753         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4754                                                 check_cr_write),
4755         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4756                                                 check_dr_write),
4757         N, N, N, N,
4758         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4759         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4760         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4761         N, N, N, N,
4762         /* 0x30 - 0x3F */
4763         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4764         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4765         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4766         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4767         I(ImplicitOps | EmulateOnUD, em_sysenter),
4768         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4769         N, N,
4770         N, N, N, N, N, N, N, N,
4771         /* 0x40 - 0x4F */
4772         X16(D(DstReg | SrcMem | ModRM)),
4773         /* 0x50 - 0x5F */
4774         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4775         /* 0x60 - 0x6F */
4776         N, N, N, N,
4777         N, N, N, N,
4778         N, N, N, N,
4779         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4780         /* 0x70 - 0x7F */
4781         N, N, N, N,
4782         N, N, N, N,
4783         N, N, N, N,
4784         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4785         /* 0x80 - 0x8F */
4786         X16(D(SrcImm | NearBranch)),
4787         /* 0x90 - 0x9F */
4788         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4789         /* 0xA0 - 0xA7 */
4790         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4791         II(ImplicitOps, em_cpuid, cpuid),
4792         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4793         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4794         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4795         /* 0xA8 - 0xAF */
4796         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4797         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4798         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4799         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4800         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4801         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4802         /* 0xB0 - 0xB7 */
4803         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4804         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4805         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4806         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4807         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4808         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4809         /* 0xB8 - 0xBF */
4810         N, N,
4811         G(BitOp, group8),
4812         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4813         I(DstReg | SrcMem | ModRM, em_bsf_c),
4814         I(DstReg | SrcMem | ModRM, em_bsr_c),
4815         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4816         /* 0xC0 - 0xC7 */
4817         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4818         N, ID(0, &instr_dual_0f_c3),
4819         N, N, N, GD(0, &group9),
4820         /* 0xC8 - 0xCF */
4821         X8(I(DstReg, em_bswap)),
4822         /* 0xD0 - 0xDF */
4823         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4824         /* 0xE0 - 0xEF */
4825         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4826         N, N, N, N, N, N, N, N,
4827         /* 0xF0 - 0xFF */
4828         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4829 };
4830
4831 static const struct instr_dual instr_dual_0f_38_f0 = {
4832         I(DstReg | SrcMem | Mov, em_movbe), N
4833 };
4834
4835 static const struct instr_dual instr_dual_0f_38_f1 = {
4836         I(DstMem | SrcReg | Mov, em_movbe), N
4837 };
4838
4839 static const struct gprefix three_byte_0f_38_f0 = {
4840         ID(0, &instr_dual_0f_38_f0), N, N, N
4841 };
4842
4843 static const struct gprefix three_byte_0f_38_f1 = {
4844         ID(0, &instr_dual_0f_38_f1), N, N, N
4845 };
4846
4847 /*
4848  * Insns below are selected by the prefix which indexed by the third opcode
4849  * byte.
4850  */
4851 static const struct opcode opcode_map_0f_38[256] = {
4852         /* 0x00 - 0x7f */
4853         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4854         /* 0x80 - 0xef */
4855         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4856         /* 0xf0 - 0xf1 */
4857         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4858         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4859         /* 0xf2 - 0xff */
4860         N, N, X4(N), X8(N)
4861 };
4862
4863 #undef D
4864 #undef N
4865 #undef G
4866 #undef GD
4867 #undef I
4868 #undef GP
4869 #undef EXT
4870 #undef MD
4871 #undef ID
4872
4873 #undef D2bv
4874 #undef D2bvIP
4875 #undef I2bv
4876 #undef I2bvIP
4877 #undef I6ALU
4878
4879 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4880 {
4881         unsigned size;
4882
4883         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4884         if (size == 8)
4885                 size = 4;
4886         return size;
4887 }
4888
4889 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4890                       unsigned size, bool sign_extension)
4891 {
4892         int rc = X86EMUL_CONTINUE;
4893
4894         op->type = OP_IMM;
4895         op->bytes = size;
4896         op->addr.mem.ea = ctxt->_eip;
4897         /* NB. Immediates are sign-extended as necessary. */
4898         switch (op->bytes) {
4899         case 1:
4900                 op->val = insn_fetch(s8, ctxt);
4901                 break;
4902         case 2:
4903                 op->val = insn_fetch(s16, ctxt);
4904                 break;
4905         case 4:
4906                 op->val = insn_fetch(s32, ctxt);
4907                 break;
4908         case 8:
4909                 op->val = insn_fetch(s64, ctxt);
4910                 break;
4911         }
4912         if (!sign_extension) {
4913                 switch (op->bytes) {
4914                 case 1:
4915                         op->val &= 0xff;
4916                         break;
4917                 case 2:
4918                         op->val &= 0xffff;
4919                         break;
4920                 case 4:
4921                         op->val &= 0xffffffff;
4922                         break;
4923                 }
4924         }
4925 done:
4926         return rc;
4927 }
4928
4929 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4930                           unsigned d)
4931 {
4932         int rc = X86EMUL_CONTINUE;
4933
4934         switch (d) {
4935         case OpReg:
4936                 decode_register_operand(ctxt, op);
4937                 break;
4938         case OpImmUByte:
4939                 rc = decode_imm(ctxt, op, 1, false);
4940                 break;
4941         case OpMem:
4942                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4943         mem_common:
4944                 *op = ctxt->memop;
4945                 ctxt->memopp = op;
4946                 if (ctxt->d & BitOp)
4947                         fetch_bit_operand(ctxt);
4948                 op->orig_val = op->val;
4949                 break;
4950         case OpMem64:
4951                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4952                 goto mem_common;
4953         case OpAcc:
4954                 op->type = OP_REG;
4955                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4956                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4957                 fetch_register_operand(op);
4958                 op->orig_val = op->val;
4959                 break;
4960         case OpAccLo:
4961                 op->type = OP_REG;
4962                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4963                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4964                 fetch_register_operand(op);
4965                 op->orig_val = op->val;
4966                 break;
4967         case OpAccHi:
4968                 if (ctxt->d & ByteOp) {
4969                         op->type = OP_NONE;
4970                         break;
4971                 }
4972                 op->type = OP_REG;
4973                 op->bytes = ctxt->op_bytes;
4974                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4975                 fetch_register_operand(op);
4976                 op->orig_val = op->val;
4977                 break;
4978         case OpDI:
4979                 op->type = OP_MEM;
4980                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4981                 op->addr.mem.ea =
4982                         register_address(ctxt, VCPU_REGS_RDI);
4983                 op->addr.mem.seg = VCPU_SREG_ES;
4984                 op->val = 0;
4985                 op->count = 1;
4986                 break;
4987         case OpDX:
4988                 op->type = OP_REG;
4989                 op->bytes = 2;
4990                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4991                 fetch_register_operand(op);
4992                 break;
4993         case OpCL:
4994                 op->type = OP_IMM;
4995                 op->bytes = 1;
4996                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4997                 break;
4998         case OpImmByte:
4999                 rc = decode_imm(ctxt, op, 1, true);
5000                 break;
5001         case OpOne:
5002                 op->type = OP_IMM;
5003                 op->bytes = 1;
5004                 op->val = 1;
5005                 break;
5006         case OpImm:
5007                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
5008                 break;
5009         case OpImm64:
5010                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
5011                 break;
5012         case OpMem8:
5013                 ctxt->memop.bytes = 1;
5014                 if (ctxt->memop.type == OP_REG) {
5015                         ctxt->memop.addr.reg = decode_register(ctxt,
5016                                         ctxt->modrm_rm, true);
5017                         fetch_register_operand(&ctxt->memop);
5018                 }
5019                 goto mem_common;
5020         case OpMem16:
5021                 ctxt->memop.bytes = 2;
5022                 goto mem_common;
5023         case OpMem32:
5024                 ctxt->memop.bytes = 4;
5025                 goto mem_common;
5026         case OpImmU16:
5027                 rc = decode_imm(ctxt, op, 2, false);
5028                 break;
5029         case OpImmU:
5030                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
5031                 break;
5032         case OpSI:
5033                 op->type = OP_MEM;
5034                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5035                 op->addr.mem.ea =
5036                         register_address(ctxt, VCPU_REGS_RSI);
5037                 op->addr.mem.seg = ctxt->seg_override;
5038                 op->val = 0;
5039                 op->count = 1;
5040                 break;
5041         case OpXLat:
5042                 op->type = OP_MEM;
5043                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5044                 op->addr.mem.ea =
5045                         address_mask(ctxt,
5046                                 reg_read(ctxt, VCPU_REGS_RBX) +
5047                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
5048                 op->addr.mem.seg = ctxt->seg_override;
5049                 op->val = 0;
5050                 break;
5051         case OpImmFAddr:
5052                 op->type = OP_IMM;
5053                 op->addr.mem.ea = ctxt->_eip;
5054                 op->bytes = ctxt->op_bytes + 2;
5055                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
5056                 break;
5057         case OpMemFAddr:
5058                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5059                 goto mem_common;
5060         case OpES:
5061                 op->type = OP_IMM;
5062                 op->val = VCPU_SREG_ES;
5063                 break;
5064         case OpCS:
5065                 op->type = OP_IMM;
5066                 op->val = VCPU_SREG_CS;
5067                 break;
5068         case OpSS:
5069                 op->type = OP_IMM;
5070                 op->val = VCPU_SREG_SS;
5071                 break;
5072         case OpDS:
5073                 op->type = OP_IMM;
5074                 op->val = VCPU_SREG_DS;
5075                 break;
5076         case OpFS:
5077                 op->type = OP_IMM;
5078                 op->val = VCPU_SREG_FS;
5079                 break;
5080         case OpGS:
5081                 op->type = OP_IMM;
5082                 op->val = VCPU_SREG_GS;
5083                 break;
5084         case OpImplicit:
5085                 /* Special instructions do their own operand decoding. */
5086         default:
5087                 op->type = OP_NONE; /* Disable writeback. */
5088                 break;
5089         }
5090
5091 done:
5092         return rc;
5093 }
5094
5095 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5096 {
5097         int rc = X86EMUL_CONTINUE;
5098         int mode = ctxt->mode;
5099         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5100         bool op_prefix = false;
5101         bool has_seg_override = false;
5102         struct opcode opcode;
5103         u16 dummy;
5104         struct desc_struct desc;
5105
5106         ctxt->memop.type = OP_NONE;
5107         ctxt->memopp = NULL;
5108         ctxt->_eip = ctxt->eip;
5109         ctxt->fetch.ptr = ctxt->fetch.data;
5110         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5111         ctxt->opcode_len = 1;
5112         if (insn_len > 0)
5113                 memcpy(ctxt->fetch.data, insn, insn_len);
5114         else {
5115                 rc = __do_insn_fetch_bytes(ctxt, 1);
5116                 if (rc != X86EMUL_CONTINUE)
5117                         return rc;
5118         }
5119
5120         switch (mode) {
5121         case X86EMUL_MODE_REAL:
5122         case X86EMUL_MODE_VM86:
5123                 def_op_bytes = def_ad_bytes = 2;
5124                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5125                 if (desc.d)
5126                         def_op_bytes = def_ad_bytes = 4;
5127                 break;
5128         case X86EMUL_MODE_PROT16:
5129                 def_op_bytes = def_ad_bytes = 2;
5130                 break;
5131         case X86EMUL_MODE_PROT32:
5132                 def_op_bytes = def_ad_bytes = 4;
5133                 break;
5134 #ifdef CONFIG_X86_64
5135         case X86EMUL_MODE_PROT64:
5136                 def_op_bytes = 4;
5137                 def_ad_bytes = 8;
5138                 break;
5139 #endif
5140         default:
5141                 return EMULATION_FAILED;
5142         }
5143
5144         ctxt->op_bytes = def_op_bytes;
5145         ctxt->ad_bytes = def_ad_bytes;
5146
5147         /* Legacy prefixes. */
5148         for (;;) {
5149                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5150                 case 0x66:      /* operand-size override */
5151                         op_prefix = true;
5152                         /* switch between 2/4 bytes */
5153                         ctxt->op_bytes = def_op_bytes ^ 6;
5154                         break;
5155                 case 0x67:      /* address-size override */
5156                         if (mode == X86EMUL_MODE_PROT64)
5157                                 /* switch between 4/8 bytes */
5158                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5159                         else
5160                                 /* switch between 2/4 bytes */
5161                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5162                         break;
5163                 case 0x26:      /* ES override */
5164                 case 0x2e:      /* CS override */
5165                 case 0x36:      /* SS override */
5166                 case 0x3e:      /* DS override */
5167                         has_seg_override = true;
5168                         ctxt->seg_override = (ctxt->b >> 3) & 3;
5169                         break;
5170                 case 0x64:      /* FS override */
5171                 case 0x65:      /* GS override */
5172                         has_seg_override = true;
5173                         ctxt->seg_override = ctxt->b & 7;
5174                         break;
5175                 case 0x40 ... 0x4f: /* REX */
5176                         if (mode != X86EMUL_MODE_PROT64)
5177                                 goto done_prefixes;
5178                         ctxt->rex_prefix = ctxt->b;
5179                         continue;
5180                 case 0xf0:      /* LOCK */
5181                         ctxt->lock_prefix = 1;
5182                         break;
5183                 case 0xf2:      /* REPNE/REPNZ */
5184                 case 0xf3:      /* REP/REPE/REPZ */
5185                         ctxt->rep_prefix = ctxt->b;
5186                         break;
5187                 default:
5188                         goto done_prefixes;
5189                 }
5190
5191                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5192
5193                 ctxt->rex_prefix = 0;
5194         }
5195
5196 done_prefixes:
5197
5198         /* REX prefix. */
5199         if (ctxt->rex_prefix & 8)
5200                 ctxt->op_bytes = 8;     /* REX.W */
5201
5202         /* Opcode byte(s). */
5203         opcode = opcode_table[ctxt->b];
5204         /* Two-byte opcode? */
5205         if (ctxt->b == 0x0f) {
5206                 ctxt->opcode_len = 2;
5207                 ctxt->b = insn_fetch(u8, ctxt);
5208                 opcode = twobyte_table[ctxt->b];
5209
5210                 /* 0F_38 opcode map */
5211                 if (ctxt->b == 0x38) {
5212                         ctxt->opcode_len = 3;
5213                         ctxt->b = insn_fetch(u8, ctxt);
5214                         opcode = opcode_map_0f_38[ctxt->b];
5215                 }
5216         }
5217         ctxt->d = opcode.flags;
5218
5219         if (ctxt->d & ModRM)
5220                 ctxt->modrm = insn_fetch(u8, ctxt);
5221
5222         /* vex-prefix instructions are not implemented */
5223         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5224             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5225                 ctxt->d = NotImpl;
5226         }
5227
5228         while (ctxt->d & GroupMask) {
5229                 switch (ctxt->d & GroupMask) {
5230                 case Group:
5231                         goffset = (ctxt->modrm >> 3) & 7;
5232                         opcode = opcode.u.group[goffset];
5233                         break;
5234                 case GroupDual:
5235                         goffset = (ctxt->modrm >> 3) & 7;
5236                         if ((ctxt->modrm >> 6) == 3)
5237                                 opcode = opcode.u.gdual->mod3[goffset];
5238                         else
5239                                 opcode = opcode.u.gdual->mod012[goffset];
5240                         break;
5241                 case RMExt:
5242                         goffset = ctxt->modrm & 7;
5243                         opcode = opcode.u.group[goffset];
5244                         break;
5245                 case Prefix:
5246                         if (ctxt->rep_prefix && op_prefix)
5247                                 return EMULATION_FAILED;
5248                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5249                         switch (simd_prefix) {
5250                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5251                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5252                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5253                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5254                         }
5255                         break;
5256                 case Escape:
5257                         if (ctxt->modrm > 0xbf)
5258                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
5259                         else
5260                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5261                         break;
5262                 case InstrDual:
5263                         if ((ctxt->modrm >> 6) == 3)
5264                                 opcode = opcode.u.idual->mod3;
5265                         else
5266                                 opcode = opcode.u.idual->mod012;
5267                         break;
5268                 case ModeDual:
5269                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5270                                 opcode = opcode.u.mdual->mode64;
5271                         else
5272                                 opcode = opcode.u.mdual->mode32;
5273                         break;
5274                 default:
5275                         return EMULATION_FAILED;
5276                 }
5277
5278                 ctxt->d &= ~(u64)GroupMask;
5279                 ctxt->d |= opcode.flags;
5280         }
5281
5282         /* Unrecognised? */
5283         if (ctxt->d == 0)
5284                 return EMULATION_FAILED;
5285
5286         ctxt->execute = opcode.u.execute;
5287
5288         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5289                 return EMULATION_FAILED;
5290
5291         if (unlikely(ctxt->d &
5292             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5293              No16))) {
5294                 /*
5295                  * These are copied unconditionally here, and checked unconditionally
5296                  * in x86_emulate_insn.
5297                  */
5298                 ctxt->check_perm = opcode.check_perm;
5299                 ctxt->intercept = opcode.intercept;
5300
5301                 if (ctxt->d & NotImpl)
5302                         return EMULATION_FAILED;
5303
5304                 if (mode == X86EMUL_MODE_PROT64) {
5305                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5306                                 ctxt->op_bytes = 8;
5307                         else if (ctxt->d & NearBranch)
5308                                 ctxt->op_bytes = 8;
5309                 }
5310
5311                 if (ctxt->d & Op3264) {
5312                         if (mode == X86EMUL_MODE_PROT64)
5313                                 ctxt->op_bytes = 8;
5314                         else
5315                                 ctxt->op_bytes = 4;
5316                 }
5317
5318                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5319                         ctxt->op_bytes = 4;
5320
5321                 if (ctxt->d & Sse)
5322                         ctxt->op_bytes = 16;
5323                 else if (ctxt->d & Mmx)
5324                         ctxt->op_bytes = 8;
5325         }
5326
5327         /* ModRM and SIB bytes. */
5328         if (ctxt->d & ModRM) {
5329                 rc = decode_modrm(ctxt, &ctxt->memop);
5330                 if (!has_seg_override) {
5331                         has_seg_override = true;
5332                         ctxt->seg_override = ctxt->modrm_seg;
5333                 }
5334         } else if (ctxt->d & MemAbs)
5335                 rc = decode_abs(ctxt, &ctxt->memop);
5336         if (rc != X86EMUL_CONTINUE)
5337                 goto done;
5338
5339         if (!has_seg_override)
5340                 ctxt->seg_override = VCPU_SREG_DS;
5341
5342         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5343
5344         /*
5345          * Decode and fetch the source operand: register, memory
5346          * or immediate.
5347          */
5348         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5349         if (rc != X86EMUL_CONTINUE)
5350                 goto done;
5351
5352         /*
5353          * Decode and fetch the second source operand: register, memory
5354          * or immediate.
5355          */
5356         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5357         if (rc != X86EMUL_CONTINUE)
5358                 goto done;
5359
5360         /* Decode and fetch the destination operand: register or memory. */
5361         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5362
5363         if (ctxt->rip_relative && likely(ctxt->memopp))
5364                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5365                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5366
5367 done:
5368         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5369 }
5370
5371 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5372 {
5373         return ctxt->d & PageTable;
5374 }
5375
5376 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5377 {
5378         /* The second termination condition only applies for REPE
5379          * and REPNE. Test if the repeat string operation prefix is
5380          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5381          * corresponding termination condition according to:
5382          *      - if REPE/REPZ and ZF = 0 then done
5383          *      - if REPNE/REPNZ and ZF = 1 then done
5384          */
5385         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5386              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5387             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5388                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5389                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5390                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5391                 return true;
5392
5393         return false;
5394 }
5395
5396 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5397 {
5398         int rc;
5399
5400         rc = asm_safe("fwait");
5401
5402         if (unlikely(rc != X86EMUL_CONTINUE))
5403                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5404
5405         return X86EMUL_CONTINUE;
5406 }
5407
5408 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5409                                        struct operand *op)
5410 {
5411         if (op->type == OP_MM)
5412                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5413 }
5414
5415 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5416 {
5417         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5418
5419         if (!(ctxt->d & ByteOp))
5420                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5421
5422         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5423             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5424               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5425             : "c"(ctxt->src2.val));
5426
5427         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5428         if (!fop) /* exception is returned in fop variable */
5429                 return emulate_de(ctxt);
5430         return X86EMUL_CONTINUE;
5431 }
5432
5433 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5434 {
5435         memset(&ctxt->rip_relative, 0,
5436                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5437
5438         ctxt->io_read.pos = 0;
5439         ctxt->io_read.end = 0;
5440         ctxt->mem_read.end = 0;
5441 }
5442
5443 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5444 {
5445         const struct x86_emulate_ops *ops = ctxt->ops;
5446         int rc = X86EMUL_CONTINUE;
5447         int saved_dst_type = ctxt->dst.type;
5448         unsigned emul_flags;
5449
5450         ctxt->mem_read.pos = 0;
5451
5452         /* LOCK prefix is allowed only with some instructions */
5453         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5454                 rc = emulate_ud(ctxt);
5455                 goto done;
5456         }
5457
5458         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5459                 rc = emulate_ud(ctxt);
5460                 goto done;
5461         }
5462
5463         emul_flags = ctxt->ops->get_hflags(ctxt);
5464         if (unlikely(ctxt->d &
5465                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5466                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5467                                 (ctxt->d & Undefined)) {
5468                         rc = emulate_ud(ctxt);
5469                         goto done;
5470                 }
5471
5472                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5473                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5474                         rc = emulate_ud(ctxt);
5475                         goto done;
5476                 }
5477
5478                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5479                         rc = emulate_nm(ctxt);
5480                         goto done;
5481                 }
5482
5483                 if (ctxt->d & Mmx) {
5484                         rc = flush_pending_x87_faults(ctxt);
5485                         if (rc != X86EMUL_CONTINUE)
5486                                 goto done;
5487                         /*
5488                          * Now that we know the fpu is exception safe, we can fetch
5489                          * operands from it.
5490                          */
5491                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5492                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5493                         if (!(ctxt->d & Mov))
5494                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5495                 }
5496
5497                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5498                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5499                                                       X86_ICPT_PRE_EXCEPT);
5500                         if (rc != X86EMUL_CONTINUE)
5501                                 goto done;
5502                 }
5503
5504                 /* Instruction can only be executed in protected mode */
5505                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5506                         rc = emulate_ud(ctxt);
5507                         goto done;
5508                 }
5509
5510                 /* Privileged instruction can be executed only in CPL=0 */
5511                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5512                         if (ctxt->d & PrivUD)
5513                                 rc = emulate_ud(ctxt);
5514                         else
5515                                 rc = emulate_gp(ctxt, 0);
5516                         goto done;
5517                 }
5518
5519                 /* Do instruction specific permission checks */
5520                 if (ctxt->d & CheckPerm) {
5521                         rc = ctxt->check_perm(ctxt);
5522                         if (rc != X86EMUL_CONTINUE)
5523                                 goto done;
5524                 }
5525
5526                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5527                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5528                                                       X86_ICPT_POST_EXCEPT);
5529                         if (rc != X86EMUL_CONTINUE)
5530                                 goto done;
5531                 }
5532
5533                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5534                         /* All REP prefixes have the same first termination condition */
5535                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5536                                 string_registers_quirk(ctxt);
5537                                 ctxt->eip = ctxt->_eip;
5538                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5539                                 goto done;
5540                         }
5541                 }
5542         }
5543
5544         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5545                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5546                                     ctxt->src.valptr, ctxt->src.bytes);
5547                 if (rc != X86EMUL_CONTINUE)
5548                         goto done;
5549                 ctxt->src.orig_val64 = ctxt->src.val64;
5550         }
5551
5552         if (ctxt->src2.type == OP_MEM) {
5553                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5554                                     &ctxt->src2.val, ctxt->src2.bytes);
5555                 if (rc != X86EMUL_CONTINUE)
5556                         goto done;
5557         }
5558
5559         if ((ctxt->d & DstMask) == ImplicitOps)
5560                 goto special_insn;
5561
5562
5563         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5564                 /* optimisation - avoid slow emulated read if Mov */
5565                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5566                                    &ctxt->dst.val, ctxt->dst.bytes);
5567                 if (rc != X86EMUL_CONTINUE) {
5568                         if (!(ctxt->d & NoWrite) &&
5569                             rc == X86EMUL_PROPAGATE_FAULT &&
5570                             ctxt->exception.vector == PF_VECTOR)
5571                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5572                         goto done;
5573                 }
5574         }
5575         /* Copy full 64-bit value for CMPXCHG8B.  */
5576         ctxt->dst.orig_val64 = ctxt->dst.val64;
5577
5578 special_insn:
5579
5580         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5581                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5582                                               X86_ICPT_POST_MEMACCESS);
5583                 if (rc != X86EMUL_CONTINUE)
5584                         goto done;
5585         }
5586
5587         if (ctxt->rep_prefix && (ctxt->d & String))
5588                 ctxt->eflags |= X86_EFLAGS_RF;
5589         else
5590                 ctxt->eflags &= ~X86_EFLAGS_RF;
5591
5592         if (ctxt->execute) {
5593                 if (ctxt->d & Fastop) {
5594                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5595                         rc = fastop(ctxt, fop);
5596                         if (rc != X86EMUL_CONTINUE)
5597                                 goto done;
5598                         goto writeback;
5599                 }
5600                 rc = ctxt->execute(ctxt);
5601                 if (rc != X86EMUL_CONTINUE)
5602                         goto done;
5603                 goto writeback;
5604         }
5605
5606         if (ctxt->opcode_len == 2)
5607                 goto twobyte_insn;
5608         else if (ctxt->opcode_len == 3)
5609                 goto threebyte_insn;
5610
5611         switch (ctxt->b) {
5612         case 0x70 ... 0x7f: /* jcc (short) */
5613                 if (test_cc(ctxt->b, ctxt->eflags))
5614                         rc = jmp_rel(ctxt, ctxt->src.val);
5615                 break;
5616         case 0x8d: /* lea r16/r32, m */
5617                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5618                 break;
5619         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5620                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5621                         ctxt->dst.type = OP_NONE;
5622                 else
5623                         rc = em_xchg(ctxt);
5624                 break;
5625         case 0x98: /* cbw/cwde/cdqe */
5626                 switch (ctxt->op_bytes) {
5627                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5628                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5629                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5630                 }
5631                 break;
5632         case 0xcc:              /* int3 */
5633                 rc = emulate_int(ctxt, 3);
5634                 break;
5635         case 0xcd:              /* int n */
5636                 rc = emulate_int(ctxt, ctxt->src.val);
5637                 break;
5638         case 0xce:              /* into */
5639                 if (ctxt->eflags & X86_EFLAGS_OF)
5640                         rc = emulate_int(ctxt, 4);
5641                 break;
5642         case 0xe9: /* jmp rel */
5643         case 0xeb: /* jmp rel short */
5644                 rc = jmp_rel(ctxt, ctxt->src.val);
5645                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5646                 break;
5647         case 0xf4:              /* hlt */
5648                 ctxt->ops->halt(ctxt);
5649                 break;
5650         case 0xf5:      /* cmc */
5651                 /* complement carry flag from eflags reg */
5652                 ctxt->eflags ^= X86_EFLAGS_CF;
5653                 break;
5654         case 0xf8: /* clc */
5655                 ctxt->eflags &= ~X86_EFLAGS_CF;
5656                 break;
5657         case 0xf9: /* stc */
5658                 ctxt->eflags |= X86_EFLAGS_CF;
5659                 break;
5660         case 0xfc: /* cld */
5661                 ctxt->eflags &= ~X86_EFLAGS_DF;
5662                 break;
5663         case 0xfd: /* std */
5664                 ctxt->eflags |= X86_EFLAGS_DF;
5665                 break;
5666         default:
5667                 goto cannot_emulate;
5668         }
5669
5670         if (rc != X86EMUL_CONTINUE)
5671                 goto done;
5672
5673 writeback:
5674         if (ctxt->d & SrcWrite) {
5675                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5676                 rc = writeback(ctxt, &ctxt->src);
5677                 if (rc != X86EMUL_CONTINUE)
5678                         goto done;
5679         }
5680         if (!(ctxt->d & NoWrite)) {
5681                 rc = writeback(ctxt, &ctxt->dst);
5682                 if (rc != X86EMUL_CONTINUE)
5683                         goto done;
5684         }
5685
5686         /*
5687          * restore dst type in case the decoding will be reused
5688          * (happens for string instruction )
5689          */
5690         ctxt->dst.type = saved_dst_type;
5691
5692         if ((ctxt->d & SrcMask) == SrcSI)
5693                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5694
5695         if ((ctxt->d & DstMask) == DstDI)
5696                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5697
5698         if (ctxt->rep_prefix && (ctxt->d & String)) {
5699                 unsigned int count;
5700                 struct read_cache *r = &ctxt->io_read;
5701                 if ((ctxt->d & SrcMask) == SrcSI)
5702                         count = ctxt->src.count;
5703                 else
5704                         count = ctxt->dst.count;
5705                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5706
5707                 if (!string_insn_completed(ctxt)) {
5708                         /*
5709                          * Re-enter guest when pio read ahead buffer is empty
5710                          * or, if it is not used, after each 1024 iteration.
5711                          */
5712                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5713                             (r->end == 0 || r->end != r->pos)) {
5714                                 /*
5715                                  * Reset read cache. Usually happens before
5716                                  * decode, but since instruction is restarted
5717                                  * we have to do it here.
5718                                  */
5719                                 ctxt->mem_read.end = 0;
5720                                 writeback_registers(ctxt);
5721                                 return EMULATION_RESTART;
5722                         }
5723                         goto done; /* skip rip writeback */
5724                 }
5725                 ctxt->eflags &= ~X86_EFLAGS_RF;
5726         }
5727
5728         ctxt->eip = ctxt->_eip;
5729
5730 done:
5731         if (rc == X86EMUL_PROPAGATE_FAULT) {
5732                 WARN_ON(ctxt->exception.vector > 0x1f);
5733                 ctxt->have_exception = true;
5734         }
5735         if (rc == X86EMUL_INTERCEPTED)
5736                 return EMULATION_INTERCEPTED;
5737
5738         if (rc == X86EMUL_CONTINUE)
5739                 writeback_registers(ctxt);
5740
5741         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5742
5743 twobyte_insn:
5744         switch (ctxt->b) {
5745         case 0x09:              /* wbinvd */
5746                 (ctxt->ops->wbinvd)(ctxt);
5747                 break;
5748         case 0x08:              /* invd */
5749         case 0x0d:              /* GrpP (prefetch) */
5750         case 0x18:              /* Grp16 (prefetch/nop) */
5751         case 0x1f:              /* nop */
5752                 break;
5753         case 0x20: /* mov cr, reg */
5754                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5755                 break;
5756         case 0x21: /* mov from dr to reg */
5757                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5758                 break;
5759         case 0x40 ... 0x4f:     /* cmov */
5760                 if (test_cc(ctxt->b, ctxt->eflags))
5761                         ctxt->dst.val = ctxt->src.val;
5762                 else if (ctxt->op_bytes != 4)
5763                         ctxt->dst.type = OP_NONE; /* no writeback */
5764                 break;
5765         case 0x80 ... 0x8f: /* jnz rel, etc*/
5766                 if (test_cc(ctxt->b, ctxt->eflags))
5767                         rc = jmp_rel(ctxt, ctxt->src.val);
5768                 break;
5769         case 0x90 ... 0x9f:     /* setcc r/m8 */
5770                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5771                 break;
5772         case 0xb6 ... 0xb7:     /* movzx */
5773                 ctxt->dst.bytes = ctxt->op_bytes;
5774                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5775                                                        : (u16) ctxt->src.val;
5776                 break;
5777         case 0xbe ... 0xbf:     /* movsx */
5778                 ctxt->dst.bytes = ctxt->op_bytes;
5779                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5780                                                         (s16) ctxt->src.val;
5781                 break;
5782         default:
5783                 goto cannot_emulate;
5784         }
5785
5786 threebyte_insn:
5787
5788         if (rc != X86EMUL_CONTINUE)
5789                 goto done;
5790
5791         goto writeback;
5792
5793 cannot_emulate:
5794         return EMULATION_FAILED;
5795 }
5796
5797 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5798 {
5799         invalidate_registers(ctxt);
5800 }
5801
5802 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5803 {
5804         writeback_registers(ctxt);
5805 }
5806
5807 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5808 {
5809         if (ctxt->rep_prefix && (ctxt->d & String))
5810                 return false;
5811
5812         if (ctxt->d & TwoMemOp)
5813                 return false;
5814
5815         return true;
5816 }