arch/x86/kernel/process.c

   1 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
   2
   3 #include <linux/errno.h>
   4 #include <linux/kernel.h>
   5 #include <linux/mm.h>
   6 #include <linux/smp.h>
   7 #include <linux/prctl.h>
   8 #include <linux/slab.h>
   9 #include <linux/sched.h>
  10 #include <linux/module.h>
  11 #include <linux/pm.h>
  12 #include <linux/clockchips.h>
  13 #include <linux/random.h>
  14 #include <linux/user-return-notifier.h>
  15 #include <linux/dmi.h>
  16 #include <linux/utsname.h>
  17 #include <linux/stackprotector.h>
  18 #include <linux/tick.h>
  19 #include <linux/cpuidle.h>
  20 #include <trace/events/power.h>
  21 #include <linux/hw_breakpoint.h>
  22 #include <asm/cpu.h>
  23 #include <asm/apic.h>
  24 #include <asm/syscalls.h>
  25 #include <asm/idle.h>
  26 #include <asm/uaccess.h>
  27 #include <asm/i387.h>
  28 #include <asm/fpu-internal.h>
  29 #include <asm/debugreg.h>
  30 #include <asm/nmi.h>
  31 #include <asm/tlbflush.h>
  32
  33 /*
  34  * per-CPU TSS segments. Threads are completely 'soft' on Linux,
  35  * no more per-task TSS's. The TSS size is kept cacheline-aligned
  36  * so they are allowed to end up in the .data..cacheline_aligned
  37  * section. Since TSS's are completely CPU-local, we want them
  38  * on exact cacheline boundaries, to eliminate cacheline ping-pong.
  39  */
  40 __visible DEFINE_PER_CPU_SHARED_ALIGNED(struct tss_struct, init_tss) = INIT_TSS;
  41
  42 #ifdef CONFIG_X86_64
  43 static DEFINE_PER_CPU(unsigned char, is_idle);
  44 static ATOMIC_NOTIFIER_HEAD(idle_notifier);
  45
  46 void idle_notifier_register(struct notifier_block *n)
  47 {
  48         atomic_notifier_chain_register(&idle_notifier, n);
  49 }
  50 EXPORT_SYMBOL_GPL(idle_notifier_register);
  51
  52 void idle_notifier_unregister(struct notifier_block *n)
  53 {
  54         atomic_notifier_chain_unregister(&idle_notifier, n);
  55 }
  56 EXPORT_SYMBOL_GPL(idle_notifier_unregister);
  57 #endif
  58
  59 struct kmem_cache *task_xstate_cachep;
  60 EXPORT_SYMBOL_GPL(task_xstate_cachep);
  61
  62 /*
  63  * this gets called so that we can store lazy state into memory and copy the
  64  * current task into the new thread.
  65  */
  66 int arch_dup_task_struct(struct task_struct *dst, struct task_struct *src)
  67 {
  68         *dst = *src;
  69
  70         dst->thread.fpu_counter = 0;
  71         dst->thread.fpu.has_fpu = 0;
  72         dst->thread.fpu.state = NULL;
  73         task_disable_lazy_fpu_restore(dst);
  74         if (tsk_used_math(src)) {
  75                 int err = fpu_alloc(&dst->thread.fpu);
  76                 if (err)
  77                         return err;
  78                 fpu_copy(dst, src);
  79         }
  80         return 0;
  81 }
  82
  83 void free_thread_xstate(struct task_struct *tsk)
  84 {
  85         fpu_free(&tsk->thread.fpu);
  86 }
  87
  88 void arch_release_task_struct(struct task_struct *tsk)
  89 {
  90         free_thread_xstate(tsk);
  91 }
  92
  93 void arch_task_cache_init(void)
  94 {
  95         task_xstate_cachep =
  96                 kmem_cache_create("task_xstate", xstate_size,
  97                                   __alignof__(union thread_xstate),
  98                                   SLAB_PANIC | SLAB_NOTRACK, NULL);
  99         setup_xstate_comp();
 100 }
 101
 102 /*
 103  * Free current thread data structures etc..
 104  */
 105 void exit_thread(void)
 106 {
 107         struct task_struct *me = current;
 108         struct thread_struct *t = &me->thread;
 109         unsigned long *bp = t->io_bitmap_ptr;
 110
 111         if (bp) {
 112                 struct tss_struct *tss = &per_cpu(init_tss, get_cpu());
 113
 114                 t->io_bitmap_ptr = NULL;
 115                 clear_thread_flag(TIF_IO_BITMAP);
 116                 /*
 117                  * Careful, clear this in the TSS too:
 118                  */
 119                 memset(tss->io_bitmap, 0xff, t->io_bitmap_max);
 120                 t->io_bitmap_max = 0;
 121                 put_cpu();
 122                 kfree(bp);
 123         }
 124
 125         drop_fpu(me);
 126 }
 127
 128 void flush_thread(void)
 129 {
 130         struct task_struct *tsk = current;
 131
 132         flush_ptrace_hw_breakpoint(tsk);
 133         memset(tsk->thread.tls_array, 0, sizeof(tsk->thread.tls_array));
 134
 135         if (!use_eager_fpu()) {
 136                 /* FPU state will be reallocated lazily at the first use. */
 137                 drop_fpu(tsk);
 138                 free_thread_xstate(tsk);
 139         } else if (!used_math()) {
 140                 /* kthread execs. TODO: cleanup this horror. */
 141                 if (WARN_ON(init_fpu(tsk)))
 142                         force_sig(SIGKILL, tsk);
 143                 user_fpu_begin();
 144                 restore_init_xstate();
 145         }
 146 }
 147
 148 static void hard_disable_TSC(void)
 149 {
 150         cr4_set_bits(X86_CR4_TSD);
 151 }
 152
 153 void disable_TSC(void)
 154 {
 155         preempt_disable();
 156         if (!test_and_set_thread_flag(TIF_NOTSC))
 157                 /*
 158                  * Must flip the CPU state synchronously with
 159                  * TIF_NOTSC in the current running context.
 160                  */
 161                 hard_disable_TSC();
 162         preempt_enable();
 163 }
 164
 165 static void hard_enable_TSC(void)
 166 {
 167         cr4_clear_bits(X86_CR4_TSD);
 168 }
 169
 170 static void enable_TSC(void)
 171 {
 172         preempt_disable();
 173         if (test_and_clear_thread_flag(TIF_NOTSC))
 174                 /*
 175                  * Must flip the CPU state synchronously with
 176                  * TIF_NOTSC in the current running context.
 177                  */
 178                 hard_enable_TSC();
 179         preempt_enable();
 180 }
 181
 182 int get_tsc_mode(unsigned long adr)
 183 {
 184         unsigned int val;
 185
 186         if (test_thread_flag(TIF_NOTSC))
 187                 val = PR_TSC_SIGSEGV;
 188         else
 189                 val = PR_TSC_ENABLE;
 190
 191         return put_user(val, (unsigned int __user *)adr);
 192 }
 193
 194 int set_tsc_mode(unsigned int val)
 195 {
 196         if (val == PR_TSC_SIGSEGV)
 197                 disable_TSC();
 198         else if (val == PR_TSC_ENABLE)
 199                 enable_TSC();
 200         else
 201                 return -EINVAL;
 202
 203         return 0;
 204 }
 205
 206 void __switch_to_xtra(struct task_struct *prev_p, struct task_struct *next_p,
 207                       struct tss_struct *tss)
 208 {
 209         struct thread_struct *prev, *next;
 210
 211         prev = &prev_p->thread;
 212         next = &next_p->thread;
 213
 214         if (test_tsk_thread_flag(prev_p, TIF_BLOCKSTEP) ^
 215             test_tsk_thread_flag(next_p, TIF_BLOCKSTEP)) {
 216                 unsigned long debugctl = get_debugctlmsr();
 217
 218                 debugctl &= ~DEBUGCTLMSR_BTF;
 219                 if (test_tsk_thread_flag(next_p, TIF_BLOCKSTEP))
 220                         debugctl |= DEBUGCTLMSR_BTF;
 221
 222                 update_debugctlmsr(debugctl);
 223         }
 224
 225         if (test_tsk_thread_flag(prev_p, TIF_NOTSC) ^
 226             test_tsk_thread_flag(next_p, TIF_NOTSC)) {
 227                 /* prev and next are different */
 228                 if (test_tsk_thread_flag(next_p, TIF_NOTSC))
 229                         hard_disable_TSC();
 230                 else
 231                         hard_enable_TSC();
 232         }
 233
 234         if (test_tsk_thread_flag(next_p, TIF_IO_BITMAP)) {
 235                 /*
 236                  * Copy the relevant range of the IO bitmap.
 237                  * Normally this is 128 bytes or less:
 238                  */
 239                 memcpy(tss->io_bitmap, next->io_bitmap_ptr,
 240                        max(prev->io_bitmap_max, next->io_bitmap_max));
 241         } else if (test_tsk_thread_flag(prev_p, TIF_IO_BITMAP)) {
 242                 /*
 243                  * Clear any possible leftover bits:
 244                  */
 245                 memset(tss->io_bitmap, 0xff, prev->io_bitmap_max);
 246         }
 247         propagate_user_return_notify(prev_p, next_p);
 248 }
 249
 250 /*
 251  * Idle related variables and functions
 252  */
 253 unsigned long boot_option_idle_override = IDLE_NO_OVERRIDE;
 254 EXPORT_SYMBOL(boot_option_idle_override);
 255
 256 static void (*x86_idle)(void);
 257
 258 #ifndef CONFIG_SMP
 259 static inline void play_dead(void)
 260 {
 261         BUG();
 262 }
 263 #endif
 264
 265 #ifdef CONFIG_X86_64
 266 void enter_idle(void)
 267 {
 268         this_cpu_write(is_idle, 1);
 269         atomic_notifier_call_chain(&idle_notifier, IDLE_START, NULL);
 270 }
 271
 272 static void __exit_idle(void)
 273 {
 274         if (x86_test_and_clear_bit_percpu(0, is_idle) == 0)
 275                 return;
 276         atomic_notifier_call_chain(&idle_notifier, IDLE_END, NULL);
 277 }
 278
 279 /* Called from interrupts to signify idle end */
 280 void exit_idle(void)
 281 {
 282         /* idle loop has pid 0 */
 283         if (current->pid)
 284                 return;
 285         __exit_idle();
 286 }
 287 #endif
 288
 289 void arch_cpu_idle_enter(void)
 290 {
 291         local_touch_nmi();
 292         enter_idle();
 293 }
 294
 295 void arch_cpu_idle_exit(void)
 296 {
 297         __exit_idle();
 298 }
 299
 300 void arch_cpu_idle_dead(void)
 301 {
 302         play_dead();
 303 }
 304
 305 /*
 306  * Called from the generic idle code.
 307  */
 308 void arch_cpu_idle(void)
 309 {
 310         x86_idle();
 311 }
 312
 313 /*
 314  * We use this if we don't have any better idle routine..
 315  */
 316 void default_idle(void)
 317 {
 318         trace_cpu_idle_rcuidle(1, smp_processor_id());
 319         safe_halt();
 320         trace_cpu_idle_rcuidle(PWR_EVENT_EXIT, smp_processor_id());
 321 }
 322 #ifdef CONFIG_APM_MODULE
 323 EXPORT_SYMBOL(default_idle);
 324 #endif
 325
 326 #ifdef CONFIG_XEN
 327 bool xen_set_default_idle(void)
 328 {
 329         bool ret = !!x86_idle;
 330
 331         x86_idle = default_idle;
 332
 333         return ret;
 334 }
 335 #endif
 336 void stop_this_cpu(void *dummy)
 337 {
 338         local_irq_disable();
 339         /*
 340          * Remove this CPU:
 341          */
 342         set_cpu_online(smp_processor_id(), false);
 343         disable_local_APIC();
 344
 345         for (;;)
 346                 halt();
 347 }
 348
 349 bool amd_e400_c1e_detected;
 350 EXPORT_SYMBOL(amd_e400_c1e_detected);
 351
 352 static cpumask_var_t amd_e400_c1e_mask;
 353
 354 void amd_e400_remove_cpu(int cpu)
 355 {
 356         if (amd_e400_c1e_mask != NULL)
 357                 cpumask_clear_cpu(cpu, amd_e400_c1e_mask);
 358 }
 359
 360 /*
 361  * AMD Erratum 400 aware idle routine. We check for C1E active in the interrupt
 362  * pending message MSR. If we detect C1E, then we handle it the same
 363  * way as C3 power states (local apic timer and TSC stop)
 364  */
 365 static void amd_e400_idle(void)
 366 {
 367         if (!amd_e400_c1e_detected) {
 368                 u32 lo, hi;
 369
 370                 rdmsr(MSR_K8_INT_PENDING_MSG, lo, hi);
 371
 372                 if (lo & K8_INTP_C1E_ACTIVE_MASK) {
 373                         amd_e400_c1e_detected = true;
 374                         if (!boot_cpu_has(X86_FEATURE_NONSTOP_TSC))
 375                                 mark_tsc_unstable("TSC halt in AMD C1E");
 376                         pr_info("System has AMD C1E enabled\n");
 377                 }
 378         }
 379
 380         if (amd_e400_c1e_detected) {
 381                 int cpu = smp_processor_id();
 382
 383                 if (!cpumask_test_cpu(cpu, amd_e400_c1e_mask)) {
 384                         cpumask_set_cpu(cpu, amd_e400_c1e_mask);
 385                         /*
 386                          * Force broadcast so ACPI can not interfere.
 387                          */
 388                         clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_FORCE,
 389                                            &cpu);
 390                         pr_info("Switch to broadcast mode on CPU%d\n", cpu);
 391                 }
 392                 clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_ENTER, &cpu);
 393
 394                 default_idle();
 395
 396                 /*
 397                  * The switch back from broadcast mode needs to be
 398                  * called with interrupts disabled.
 399                  */
 400                 local_irq_disable();
 401                 clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_EXIT, &cpu);
 402                 local_irq_enable();
 403         } else
 404                 default_idle();
 405 }
 406
 407 void select_idle_routine(const struct cpuinfo_x86 *c)
 408 {
 409 #ifdef CONFIG_SMP
 410         if (boot_option_idle_override == IDLE_POLL && smp_num_siblings > 1)
 411                 pr_warn_once("WARNING: polling idle and HT enabled, performance may degrade\n");
 412 #endif
 413         if (x86_idle || boot_option_idle_override == IDLE_POLL)
 414                 return;
 415
 416         if (cpu_has_bug(c, X86_BUG_AMD_APIC_C1E)) {
 417                 /* E400: APIC timer interrupt does not wake up CPU from C1e */
 418                 pr_info("using AMD E400 aware idle routine\n");
 419                 x86_idle = amd_e400_idle;
 420         } else
 421                 x86_idle = default_idle;
 422 }
 423
 424 void __init init_amd_e400_c1e_mask(void)
 425 {
 426         /* If we're using amd_e400_idle, we need to allocate amd_e400_c1e_mask. */
 427         if (x86_idle == amd_e400_idle)
 428                 zalloc_cpumask_var(&amd_e400_c1e_mask, GFP_KERNEL);
 429 }
 430
 431 static int __init idle_setup(char *str)
 432 {
 433         if (!str)
 434                 return -EINVAL;
 435
 436         if (!strcmp(str, "poll")) {
 437                 pr_info("using polling idle threads\n");
 438                 boot_option_idle_override = IDLE_POLL;
 439                 cpu_idle_poll_ctrl(true);
 440         } else if (!strcmp(str, "halt")) {
 441                 /*
 442                  * When the boot option of idle=halt is added, halt is
 443                  * forced to be used for CPU idle. In such case CPU C2/C3
 444                  * won't be used again.
 445                  * To continue to load the CPU idle driver, don't touch
 446                  * the boot_option_idle_override.
 447                  */
 448                 x86_idle = default_idle;
 449                 boot_option_idle_override = IDLE_HALT;
 450         } else if (!strcmp(str, "nomwait")) {
 451                 /*
 452                  * If the boot option of "idle=nomwait" is added,
 453                  * it means that mwait will be disabled for CPU C2/C3
 454                  * states. In such case it won't touch the variable
 455                  * of boot_option_idle_override.
 456                  */
 457                 boot_option_idle_override = IDLE_NOMWAIT;
 458         } else
 459                 return -1;
 460
 461         return 0;
 462 }
 463 early_param("idle", idle_setup);
 464
 465 unsigned long arch_align_stack(unsigned long sp)
 466 {
 467         if (!(current->personality & ADDR_NO_RANDOMIZE) && randomize_va_space)
 468                 sp -= get_random_int() % 8192;
 469         return sp & ~0xf;
 470 }
 471
 472 unsigned long arch_randomize_brk(struct mm_struct *mm)
 473 {
 474         unsigned long range_end = mm->brk + 0x02000000;
 475         return randomize_range(mm->brk, range_end, 0) ? : mm->brk;
 476 }
 477