arch/x86/kernel/amd_gart_64.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Dynamic DMA mapping support for AMD Hammer.
   4  *
   5  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
   6  * This allows to use PCI devices that only support 32bit addresses on systems
   7  * with more than 4GB.
   8  *
   9  * See Documentation/core-api/dma-api-howto.rst for the interface specification.
  10  *
  11  * Copyright 2002 Andi Kleen, SuSE Labs.
  12  */
  13
  14 #include <linux/types.h>
  15 #include <linux/ctype.h>
  16 #include <linux/agp_backend.h>
  17 #include <linux/init.h>
  18 #include <linux/mm.h>
  19 #include <linux/sched.h>
  20 #include <linux/sched/debug.h>
  21 #include <linux/string.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/pci.h>
  24 #include <linux/topology.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/bitmap.h>
  27 #include <linux/kdebug.h>
  28 #include <linux/scatterlist.h>
  29 #include <linux/iommu-helper.h>
  30 #include <linux/syscore_ops.h>
  31 #include <linux/io.h>
  32 #include <linux/gfp.h>
  33 #include <linux/atomic.h>
  34 #include <linux/dma-direct.h>
  35 #include <asm/mtrr.h>
  36 #include <asm/proto.h>
  37 #include <asm/iommu.h>
  38 #include <asm/gart.h>
  39 #include <asm/set_memory.h>
  40 #include <asm/swiotlb.h>
  41 #include <asm/dma.h>
  42 #include <asm/amd_nb.h>
  43 #include <asm/x86_init.h>
  44 #include <asm/iommu_table.h>
  45
  46 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
  47 static unsigned long iommu_size;        /* size of remapping area bytes */
  48 static unsigned long iommu_pages;       /* .. and in pages */
  49
  50 static u32 *iommu_gatt_base;            /* Remapping table */
  51
  52 /*
  53  * If this is disabled the IOMMU will use an optimized flushing strategy
  54  * of only flushing when an mapping is reused. With it true the GART is
  55  * flushed for every mapping. Problem is that doing the lazy flush seems
  56  * to trigger bugs with some popular PCI cards, in particular 3ware (but
  57  * has been also also seen with Qlogic at least).
  58  */
  59 static int iommu_fullflush = 1;
  60
  61 /* Allocation bitmap for the remapping area: */
  62 static DEFINE_SPINLOCK(iommu_bitmap_lock);
  63 /* Guarded by iommu_bitmap_lock: */
  64 static unsigned long *iommu_gart_bitmap;
  65
  66 static u32 gart_unmapped_entry;
  67
  68 #define GPTE_VALID    1
  69 #define GPTE_COHERENT 2
  70 #define GPTE_ENCODE(x) \
  71         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
  72 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
  73
  74 #ifdef CONFIG_AGP
  75 #define AGPEXTERN extern
  76 #else
  77 #define AGPEXTERN
  78 #endif
  79
  80 /* GART can only remap to physical addresses < 1TB */
  81 #define GART_MAX_PHYS_ADDR      (1ULL << 40)
  82
  83 /* backdoor interface to AGP driver */
  84 AGPEXTERN int agp_memory_reserved;
  85 AGPEXTERN __u32 *agp_gatt_table;
  86
  87 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
  88 static bool need_flush;         /* global flush state. set for each gart wrap */
  89
  90 static unsigned long alloc_iommu(struct device *dev, int size,
  91                                  unsigned long align_mask)
  92 {
  93         unsigned long offset, flags;
  94         unsigned long boundary_size;
  95         unsigned long base_index;
  96
  97         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
  98                            PAGE_SIZE) >> PAGE_SHIFT;
  99         boundary_size = dma_get_seg_boundary_nr_pages(dev, PAGE_SHIFT);
 100
 101         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 102         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
 103                                   size, base_index, boundary_size, align_mask);
 104         if (offset == -1) {
 105                 need_flush = true;
 106                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
 107                                           size, base_index, boundary_size,
 108                                           align_mask);
 109         }
 110         if (offset != -1) {
 111                 next_bit = offset+size;
 112                 if (next_bit >= iommu_pages) {
 113                         next_bit = 0;
 114                         need_flush = true;
 115                 }
 116         }
 117         if (iommu_fullflush)
 118                 need_flush = true;
 119         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 120
 121         return offset;
 122 }
 123
 124 static void free_iommu(unsigned long offset, int size)
 125 {
 126         unsigned long flags;
 127
 128         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 129         bitmap_clear(iommu_gart_bitmap, offset, size);
 130         if (offset >= next_bit)
 131                 next_bit = offset + size;
 132         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 133 }
 134
 135 /*
 136  * Use global flush state to avoid races with multiple flushers.
 137  */
 138 static void flush_gart(void)
 139 {
 140         unsigned long flags;
 141
 142         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 143         if (need_flush) {
 144                 amd_flush_garts();
 145                 need_flush = false;
 146         }
 147         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 148 }
 149
 150 #ifdef CONFIG_IOMMU_LEAK
 151 /* Debugging aid for drivers that don't free their IOMMU tables */
 152 static void dump_leak(void)
 153 {
 154         static int dump;
 155
 156         if (dump)
 157                 return;
 158         dump = 1;
 159
 160         show_stack(NULL, NULL, KERN_ERR);
 161         debug_dma_dump_mappings(NULL);
 162 }
 163 #endif
 164
 165 static void iommu_full(struct device *dev, size_t size, int dir)
 166 {
 167         /*
 168          * Ran out of IOMMU space for this operation. This is very bad.
 169          * Unfortunately the drivers cannot handle this operation properly.
 170          * Return some non mapped prereserved space in the aperture and
 171          * let the Northbridge deal with it. This will result in garbage
 172          * in the IO operation. When the size exceeds the prereserved space
 173          * memory corruption will occur or random memory will be DMAed
 174          * out. Hopefully no network devices use single mappings that big.
 175          */
 176
 177         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
 178 #ifdef CONFIG_IOMMU_LEAK
 179         dump_leak();
 180 #endif
 181 }
 182
 183 static inline int
 184 need_iommu(struct device *dev, unsigned long addr, size_t size)
 185 {
 186         return force_iommu || !dma_capable(dev, addr, size, true);
 187 }
 188
 189 static inline int
 190 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
 191 {
 192         return !dma_capable(dev, addr, size, true);
 193 }
 194
 195 /* Map a single continuous physical area into the IOMMU.
 196  * Caller needs to check if the iommu is needed and flush.
 197  */
 198 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
 199                                 size_t size, int dir, unsigned long align_mask)
 200 {
 201         unsigned long npages = iommu_num_pages(phys_mem, size, PAGE_SIZE);
 202         unsigned long iommu_page;
 203         int i;
 204
 205         if (unlikely(phys_mem + size > GART_MAX_PHYS_ADDR))
 206                 return DMA_MAPPING_ERROR;
 207
 208         iommu_page = alloc_iommu(dev, npages, align_mask);
 209         if (iommu_page == -1) {
 210                 if (!nonforced_iommu(dev, phys_mem, size))
 211                         return phys_mem;
 212                 if (panic_on_overflow)
 213                         panic("dma_map_area overflow %lu bytes\n", size);
 214                 iommu_full(dev, size, dir);
 215                 return DMA_MAPPING_ERROR;
 216         }
 217
 218         for (i = 0; i < npages; i++) {
 219                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
 220                 phys_mem += PAGE_SIZE;
 221         }
 222         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
 223 }
 224
 225 /* Map a single area into the IOMMU */
 226 static dma_addr_t gart_map_page(struct device *dev, struct page *page,
 227                                 unsigned long offset, size_t size,
 228                                 enum dma_data_direction dir,
 229                                 unsigned long attrs)
 230 {
 231         unsigned long bus;
 232         phys_addr_t paddr = page_to_phys(page) + offset;
 233
 234         if (!need_iommu(dev, paddr, size))
 235                 return paddr;
 236
 237         bus = dma_map_area(dev, paddr, size, dir, 0);
 238         flush_gart();
 239
 240         return bus;
 241 }
 242
 243 /*
 244  * Free a DMA mapping.
 245  */
 246 static void gart_unmap_page(struct device *dev, dma_addr_t dma_addr,
 247                             size_t size, enum dma_data_direction dir,
 248                             unsigned long attrs)
 249 {
 250         unsigned long iommu_page;
 251         int npages;
 252         int i;
 253
 254         if (WARN_ON_ONCE(dma_addr == DMA_MAPPING_ERROR))
 255                 return;
 256
 257         /*
 258          * This driver will not always use a GART mapping, but might have
 259          * created a direct mapping instead.  If that is the case there is
 260          * nothing to unmap here.
 261          */
 262         if (dma_addr < iommu_bus_base ||
 263             dma_addr >= iommu_bus_base + iommu_size)
 264                 return;
 265
 266         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
 267         npages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
 268         for (i = 0; i < npages; i++) {
 269                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
 270         }
 271         free_iommu(iommu_page, npages);
 272 }
 273
 274 /*
 275  * Wrapper for pci_unmap_single working with scatterlists.
 276  */
 277 static void gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents,
 278                           enum dma_data_direction dir, unsigned long attrs)
 279 {
 280         struct scatterlist *s;
 281         int i;
 282
 283         for_each_sg(sg, s, nents, i) {
 284                 if (!s->dma_length || !s->length)
 285                         break;
 286                 gart_unmap_page(dev, s->dma_address, s->dma_length, dir, 0);
 287         }
 288 }
 289
 290 /* Fallback for dma_map_sg in case of overflow */
 291 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
 292                                int nents, int dir)
 293 {
 294         struct scatterlist *s;
 295         int i;
 296
 297 #ifdef CONFIG_IOMMU_DEBUG
 298         pr_debug("dma_map_sg overflow\n");
 299 #endif
 300
 301         for_each_sg(sg, s, nents, i) {
 302                 unsigned long addr = sg_phys(s);
 303
 304                 if (nonforced_iommu(dev, addr, s->length)) {
 305                         addr = dma_map_area(dev, addr, s->length, dir, 0);
 306                         if (addr == DMA_MAPPING_ERROR) {
 307                                 if (i > 0)
 308                                         gart_unmap_sg(dev, sg, i, dir, 0);
 309                                 nents = 0;
 310                                 sg[0].dma_length = 0;
 311                                 break;
 312                         }
 313                 }
 314                 s->dma_address = addr;
 315                 s->dma_length = s->length;
 316         }
 317         flush_gart();
 318
 319         return nents;
 320 }
 321
 322 /* Map multiple scatterlist entries continuous into the first. */
 323 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
 324                           int nelems, struct scatterlist *sout,
 325                           unsigned long pages)
 326 {
 327         unsigned long iommu_start = alloc_iommu(dev, pages, 0);
 328         unsigned long iommu_page = iommu_start;
 329         struct scatterlist *s;
 330         int i;
 331
 332         if (iommu_start == -1)
 333                 return -1;
 334
 335         for_each_sg(start, s, nelems, i) {
 336                 unsigned long pages, addr;
 337                 unsigned long phys_addr = s->dma_address;
 338
 339                 BUG_ON(s != start && s->offset);
 340                 if (s == start) {
 341                         sout->dma_address = iommu_bus_base;
 342                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
 343                         sout->dma_length = s->length;
 344                 } else {
 345                         sout->dma_length += s->length;
 346                 }
 347
 348                 addr = phys_addr;
 349                 pages = iommu_num_pages(s->offset, s->length, PAGE_SIZE);
 350                 while (pages--) {
 351                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
 352                         addr += PAGE_SIZE;
 353                         iommu_page++;
 354                 }
 355         }
 356         BUG_ON(iommu_page - iommu_start != pages);
 357
 358         return 0;
 359 }
 360
 361 static inline int
 362 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
 363              struct scatterlist *sout, unsigned long pages, int need)
 364 {
 365         if (!need) {
 366                 BUG_ON(nelems != 1);
 367                 sout->dma_address = start->dma_address;
 368                 sout->dma_length = start->length;
 369                 return 0;
 370         }
 371         return __dma_map_cont(dev, start, nelems, sout, pages);
 372 }
 373
 374 /*
 375  * DMA map all entries in a scatterlist.
 376  * Merge chunks that have page aligned sizes into a continuous mapping.
 377  */
 378 static int gart_map_sg(struct device *dev, struct scatterlist *sg, int nents,
 379                        enum dma_data_direction dir, unsigned long attrs)
 380 {
 381         struct scatterlist *s, *ps, *start_sg, *sgmap;
 382         int need = 0, nextneed, i, out, start;
 383         unsigned long pages = 0;
 384         unsigned int seg_size;
 385         unsigned int max_seg_size;
 386
 387         if (nents == 0)
 388                 return 0;
 389
 390         out             = 0;
 391         start           = 0;
 392         start_sg        = sg;
 393         sgmap           = sg;
 394         seg_size        = 0;
 395         max_seg_size    = dma_get_max_seg_size(dev);
 396         ps              = NULL; /* shut up gcc */
 397
 398         for_each_sg(sg, s, nents, i) {
 399                 dma_addr_t addr = sg_phys(s);
 400
 401                 s->dma_address = addr;
 402                 BUG_ON(s->length == 0);
 403
 404                 nextneed = need_iommu(dev, addr, s->length);
 405
 406                 /* Handle the previous not yet processed entries */
 407                 if (i > start) {
 408                         /*
 409                          * Can only merge when the last chunk ends on a
 410                          * page boundary and the new one doesn't have an
 411                          * offset.
 412                          */
 413                         if (!iommu_merge || !nextneed || !need || s->offset ||
 414                             (s->length + seg_size > max_seg_size) ||
 415                             (ps->offset + ps->length) % PAGE_SIZE) {
 416                                 if (dma_map_cont(dev, start_sg, i - start,
 417                                                  sgmap, pages, need) < 0)
 418                                         goto error;
 419                                 out++;
 420
 421                                 seg_size        = 0;
 422                                 sgmap           = sg_next(sgmap);
 423                                 pages           = 0;
 424                                 start           = i;
 425                                 start_sg        = s;
 426                         }
 427                 }
 428
 429                 seg_size += s->length;
 430                 need = nextneed;
 431                 pages += iommu_num_pages(s->offset, s->length, PAGE_SIZE);
 432                 ps = s;
 433         }
 434         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
 435                 goto error;
 436         out++;
 437         flush_gart();
 438         if (out < nents) {
 439                 sgmap = sg_next(sgmap);
 440                 sgmap->dma_length = 0;
 441         }
 442         return out;
 443
 444 error:
 445         flush_gart();
 446         gart_unmap_sg(dev, sg, out, dir, 0);
 447
 448         /* When it was forced or merged try again in a dumb way */
 449         if (force_iommu || iommu_merge) {
 450                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
 451                 if (out > 0)
 452                         return out;
 453         }
 454         if (panic_on_overflow)
 455                 panic("dma_map_sg: overflow on %lu pages\n", pages);
 456
 457         iommu_full(dev, pages << PAGE_SHIFT, dir);
 458         for_each_sg(sg, s, nents, i)
 459                 s->dma_address = DMA_MAPPING_ERROR;
 460         return 0;
 461 }
 462
 463 /* allocate and map a coherent mapping */
 464 static void *
 465 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
 466                     gfp_t flag, unsigned long attrs)
 467 {
 468         void *vaddr;
 469
 470         vaddr = dma_direct_alloc(dev, size, dma_addr, flag, attrs);
 471         if (!vaddr ||
 472             !force_iommu || dev->coherent_dma_mask <= DMA_BIT_MASK(24))
 473                 return vaddr;
 474
 475         *dma_addr = dma_map_area(dev, virt_to_phys(vaddr), size,
 476                         DMA_BIDIRECTIONAL, (1UL << get_order(size)) - 1);
 477         flush_gart();
 478         if (unlikely(*dma_addr == DMA_MAPPING_ERROR))
 479                 goto out_free;
 480         return vaddr;
 481 out_free:
 482         dma_direct_free(dev, size, vaddr, *dma_addr, attrs);
 483         return NULL;
 484 }
 485
 486 /* free a coherent mapping */
 487 static void
 488 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
 489                    dma_addr_t dma_addr, unsigned long attrs)
 490 {
 491         gart_unmap_page(dev, dma_addr, size, DMA_BIDIRECTIONAL, 0);
 492         dma_direct_free(dev, size, vaddr, dma_addr, attrs);
 493 }
 494
 495 static int no_agp;
 496
 497 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
 498 {
 499         unsigned long a;
 500
 501         if (!iommu_size) {
 502                 iommu_size = aper_size;
 503                 if (!no_agp)
 504                         iommu_size /= 2;
 505         }
 506
 507         a = aper + iommu_size;
 508         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
 509
 510         if (iommu_size < 64*1024*1024) {
 511                 pr_warn("PCI-DMA: Warning: Small IOMMU %luMB."
 512                         " Consider increasing the AGP aperture in BIOS\n",
 513                         iommu_size >> 20);
 514         }
 515
 516         return iommu_size;
 517 }
 518
 519 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
 520 {
 521         unsigned aper_size = 0, aper_base_32, aper_order;
 522         u64 aper_base;
 523
 524         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
 525         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
 526         aper_order = (aper_order >> 1) & 7;
 527
 528         aper_base = aper_base_32 & 0x7fff;
 529         aper_base <<= 25;
 530
 531         aper_size = (32 * 1024 * 1024) << aper_order;
 532         if (aper_base + aper_size > 0x100000000UL || !aper_size)
 533                 aper_base = 0;
 534
 535         *size = aper_size;
 536         return aper_base;
 537 }
 538
 539 static void enable_gart_translations(void)
 540 {
 541         int i;
 542
 543         if (!amd_nb_has_feature(AMD_NB_GART))
 544                 return;
 545
 546         for (i = 0; i < amd_nb_num(); i++) {
 547                 struct pci_dev *dev = node_to_amd_nb(i)->misc;
 548
 549                 enable_gart_translation(dev, __pa(agp_gatt_table));
 550         }
 551
 552         /* Flush the GART-TLB to remove stale entries */
 553         amd_flush_garts();
 554 }
 555
 556 /*
 557  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
 558  * resume in the same way as they are handled in gart_iommu_hole_init().
 559  */
 560 static bool fix_up_north_bridges;
 561 static u32 aperture_order;
 562 static u32 aperture_alloc;
 563
 564 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
 565 {
 566         fix_up_north_bridges = true;
 567         aperture_order = aper_order;
 568         aperture_alloc = aper_alloc;
 569 }
 570
 571 static void gart_fixup_northbridges(void)
 572 {
 573         int i;
 574
 575         if (!fix_up_north_bridges)
 576                 return;
 577
 578         if (!amd_nb_has_feature(AMD_NB_GART))
 579                 return;
 580
 581         pr_info("PCI-DMA: Restoring GART aperture settings\n");
 582
 583         for (i = 0; i < amd_nb_num(); i++) {
 584                 struct pci_dev *dev = node_to_amd_nb(i)->misc;
 585
 586                 /*
 587                  * Don't enable translations just yet.  That is the next
 588                  * step.  Restore the pre-suspend aperture settings.
 589                  */
 590                 gart_set_size_and_enable(dev, aperture_order);
 591                 pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE, aperture_alloc >> 25);
 592         }
 593 }
 594
 595 static void gart_resume(void)
 596 {
 597         pr_info("PCI-DMA: Resuming GART IOMMU\n");
 598
 599         gart_fixup_northbridges();
 600
 601         enable_gart_translations();
 602 }
 603
 604 static struct syscore_ops gart_syscore_ops = {
 605         .resume         = gart_resume,
 606
 607 };
 608
 609 /*
 610  * Private Northbridge GATT initialization in case we cannot use the
 611  * AGP driver for some reason.
 612  */
 613 static __init int init_amd_gatt(struct agp_kern_info *info)
 614 {
 615         unsigned aper_size, gatt_size, new_aper_size;
 616         unsigned aper_base, new_aper_base;
 617         struct pci_dev *dev;
 618         void *gatt;
 619         int i;
 620
 621         pr_info("PCI-DMA: Disabling AGP.\n");
 622
 623         aper_size = aper_base = info->aper_size = 0;
 624         dev = NULL;
 625         for (i = 0; i < amd_nb_num(); i++) {
 626                 dev = node_to_amd_nb(i)->misc;
 627                 new_aper_base = read_aperture(dev, &new_aper_size);
 628                 if (!new_aper_base)
 629                         goto nommu;
 630
 631                 if (!aper_base) {
 632                         aper_size = new_aper_size;
 633                         aper_base = new_aper_base;
 634                 }
 635                 if (aper_size != new_aper_size || aper_base != new_aper_base)
 636                         goto nommu;
 637         }
 638         if (!aper_base)
 639                 goto nommu;
 640
 641         info->aper_base = aper_base;
 642         info->aper_size = aper_size >> 20;
 643
 644         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
 645         gatt = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 646                                         get_order(gatt_size));
 647         if (!gatt)
 648                 panic("Cannot allocate GATT table");
 649         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
 650                 panic("Could not set GART PTEs to uncacheable pages");
 651
 652         agp_gatt_table = gatt;
 653
 654         register_syscore_ops(&gart_syscore_ops);
 655
 656         flush_gart();
 657
 658         pr_info("PCI-DMA: aperture base @ %x size %u KB\n",
 659                aper_base, aper_size>>10);
 660
 661         return 0;
 662
 663  nommu:
 664         /* Should not happen anymore */
 665         pr_warn("PCI-DMA: More than 4GB of RAM and no IOMMU - falling back to iommu=soft.\n");
 666         return -1;
 667 }
 668
 669 static const struct dma_map_ops gart_dma_ops = {
 670         .map_sg                         = gart_map_sg,
 671         .unmap_sg                       = gart_unmap_sg,
 672         .map_page                       = gart_map_page,
 673         .unmap_page                     = gart_unmap_page,
 674         .alloc                          = gart_alloc_coherent,
 675         .free                           = gart_free_coherent,
 676         .mmap                           = dma_common_mmap,
 677         .get_sgtable                    = dma_common_get_sgtable,
 678         .dma_supported                  = dma_direct_supported,
 679         .get_required_mask              = dma_direct_get_required_mask,
 680         .alloc_pages                    = dma_direct_alloc_pages,
 681         .free_pages                     = dma_direct_free_pages,
 682 };
 683
 684 static void gart_iommu_shutdown(void)
 685 {
 686         struct pci_dev *dev;
 687         int i;
 688
 689         /* don't shutdown it if there is AGP installed */
 690         if (!no_agp)
 691                 return;
 692
 693         if (!amd_nb_has_feature(AMD_NB_GART))
 694                 return;
 695
 696         for (i = 0; i < amd_nb_num(); i++) {
 697                 u32 ctl;
 698
 699                 dev = node_to_amd_nb(i)->misc;
 700                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
 701
 702                 ctl &= ~GARTEN;
 703
 704                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
 705         }
 706 }
 707
 708 int __init gart_iommu_init(void)
 709 {
 710         struct agp_kern_info info;
 711         unsigned long iommu_start;
 712         unsigned long aper_base, aper_size;
 713         unsigned long start_pfn, end_pfn;
 714         unsigned long scratch;
 715
 716         if (!amd_nb_has_feature(AMD_NB_GART))
 717                 return 0;
 718
 719 #ifndef CONFIG_AGP_AMD64
 720         no_agp = 1;
 721 #else
 722         /* Makefile puts PCI initialization via subsys_initcall first. */
 723         /* Add other AMD AGP bridge drivers here */
 724         no_agp = no_agp ||
 725                 (agp_amd64_init() < 0) ||
 726                 (agp_copy_info(agp_bridge, &info) < 0);
 727 #endif
 728
 729         if (no_iommu ||
 730             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
 731             !gart_iommu_aperture ||
 732             (no_agp && init_amd_gatt(&info) < 0)) {
 733                 if (max_pfn > MAX_DMA32_PFN) {
 734                         pr_warn("More than 4GB of memory but GART IOMMU not available.\n");
 735                         pr_warn("falling back to iommu=soft.\n");
 736                 }
 737                 return 0;
 738         }
 739
 740         /* need to map that range */
 741         aper_size       = info.aper_size << 20;
 742         aper_base       = info.aper_base;
 743         end_pfn         = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
 744
 745         start_pfn = PFN_DOWN(aper_base);
 746         if (!pfn_range_is_mapped(start_pfn, end_pfn))
 747                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT,
 748                                     PAGE_KERNEL);
 749
 750         pr_info("PCI-DMA: using GART IOMMU.\n");
 751         iommu_size = check_iommu_size(info.aper_base, aper_size);
 752         iommu_pages = iommu_size >> PAGE_SHIFT;
 753
 754         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL | __GFP_ZERO,
 755                                                       get_order(iommu_pages/8));
 756         if (!iommu_gart_bitmap)
 757                 panic("Cannot allocate iommu bitmap\n");
 758
 759         pr_info("PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
 760                iommu_size >> 20);
 761
 762         agp_memory_reserved     = iommu_size;
 763         iommu_start             = aper_size - iommu_size;
 764         iommu_bus_base          = info.aper_base + iommu_start;
 765         iommu_gatt_base         = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
 766
 767         /*
 768          * Unmap the IOMMU part of the GART. The alias of the page is
 769          * always mapped with cache enabled and there is no full cache
 770          * coherency across the GART remapping. The unmapping avoids
 771          * automatic prefetches from the CPU allocating cache lines in
 772          * there. All CPU accesses are done via the direct mapping to
 773          * the backing memory. The GART address is only used by PCI
 774          * devices.
 775          */
 776         set_memory_np((unsigned long)__va(iommu_bus_base),
 777                                 iommu_size >> PAGE_SHIFT);
 778         /*
 779          * Tricky. The GART table remaps the physical memory range,
 780          * so the CPU wont notice potential aliases and if the memory
 781          * is remapped to UC later on, we might surprise the PCI devices
 782          * with a stray writeout of a cacheline. So play it sure and
 783          * do an explicit, full-scale wbinvd() _after_ having marked all
 784          * the pages as Not-Present:
 785          */
 786         wbinvd();
 787
 788         /*
 789          * Now all caches are flushed and we can safely enable
 790          * GART hardware.  Doing it early leaves the possibility
 791          * of stale cache entries that can lead to GART PTE
 792          * errors.
 793          */
 794         enable_gart_translations();
 795
 796         /*
 797          * Try to workaround a bug (thanks to BenH):
 798          * Set unmapped entries to a scratch page instead of 0.
 799          * Any prefetches that hit unmapped entries won't get an bus abort
 800          * then. (P2P bridge may be prefetching on DMA reads).
 801          */
 802         scratch = get_zeroed_page(GFP_KERNEL);
 803         if (!scratch)
 804                 panic("Cannot allocate iommu scratch page");
 805         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
 806
 807         flush_gart();
 808         dma_ops = &gart_dma_ops;
 809         x86_platform.iommu_shutdown = gart_iommu_shutdown;
 810         swiotlb = 0;
 811
 812         return 0;
 813 }
 814
 815 void __init gart_parse_options(char *p)
 816 {
 817         int arg;
 818
 819         if (isdigit(*p) && get_option(&p, &arg))
 820                 iommu_size = arg;
 821         if (!strncmp(p, "fullflush", 9))
 822                 iommu_fullflush = 1;
 823         if (!strncmp(p, "nofullflush", 11))
 824                 iommu_fullflush = 0;
 825         if (!strncmp(p, "noagp", 5))
 826                 no_agp = 1;
 827         if (!strncmp(p, "noaperture", 10))
 828                 fix_aperture = 0;
 829         /* duplicated from pci-dma.c */
 830         if (!strncmp(p, "force", 5))
 831                 gart_iommu_aperture_allowed = 1;
 832         if (!strncmp(p, "allowed", 7))
 833                 gart_iommu_aperture_allowed = 1;
 834         if (!strncmp(p, "memaper", 7)) {
 835                 fallback_aper_force = 1;
 836                 p += 7;
 837                 if (*p == '=') {
 838                         ++p;
 839                         if (get_option(&p, &arg))
 840                                 fallback_aper_order = arg;
 841                 }
 842         }
 843 }
 844 IOMMU_INIT_POST(gart_iommu_hole_init);