arch/x86/include/asm/processor.h

   1 #ifndef _ASM_X86_PROCESSOR_H
   2 #define _ASM_X86_PROCESSOR_H
   3
   4 #include <asm/processor-flags.h>
   5
   6 /* Forward declaration, a strange C thing */
   7 struct task_struct;
   8 struct mm_struct;
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/types.h>
  14 #include <asm/sigcontext.h>
  15 #include <asm/current.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/system.h>
  18 #include <asm/page.h>
  19 #include <asm/pgtable_types.h>
  20 #include <asm/percpu.h>
  21 #include <asm/msr.h>
  22 #include <asm/desc_defs.h>
  23 #include <asm/nops.h>
  24 #include <asm/ds.h>
  25
  26 #include <linux/personality.h>
  27 #include <linux/cpumask.h>
  28 #include <linux/cache.h>
  29 #include <linux/threads.h>
  30 #include <linux/init.h>
  31
  32 #define HBP_NUM 4
  33 /*
  34  * Default implementation of macro that returns current
  35  * instruction pointer ("program counter").
  36  */
  37 static inline void *current_text_addr(void)
  38 {
  39         void *pc;
  40
  41         asm volatile("mov $1f, %0; 1:":"=r" (pc));
  42
  43         return pc;
  44 }
  45
  46 #ifdef CONFIG_X86_VSMP
  47 # define ARCH_MIN_TASKALIGN             (1 << INTERNODE_CACHE_SHIFT)
  48 # define ARCH_MIN_MMSTRUCT_ALIGN        (1 << INTERNODE_CACHE_SHIFT)
  49 #else
  50 # define ARCH_MIN_TASKALIGN             16
  51 # define ARCH_MIN_MMSTRUCT_ALIGN        0
  52 #endif
  53
  54 /*
  55  *  CPU type and hardware bug flags. Kept separately for each CPU.
  56  *  Members of this structure are referenced in head.S, so think twice
  57  *  before touching them. [mj]
  58  */
  59
  60 struct cpuinfo_x86 {
  61         __u8                    x86;            /* CPU family */
  62         __u8                    x86_vendor;     /* CPU vendor */
  63         __u8                    x86_model;
  64         __u8                    x86_mask;
  65 #ifdef CONFIG_X86_32
  66         char                    wp_works_ok;    /* It doesn't on 386's */
  67
  68         /* Problems on some 486Dx4's and old 386's: */
  69         char                    hlt_works_ok;
  70         char                    hard_math;
  71         char                    rfu;
  72         char                    fdiv_bug;
  73         char                    f00f_bug;
  74         char                    coma_bug;
  75         char                    pad0;
  76 #else
  77         /* Number of 4K pages in DTLB/ITLB combined(in pages): */
  78         int                     x86_tlbsize;
  79 #endif
  80         __u8                    x86_virt_bits;
  81         __u8                    x86_phys_bits;
  82         /* CPUID returned core id bits: */
  83         __u8                    x86_coreid_bits;
  84         /* Max extended CPUID function supported: */
  85         __u32                   extended_cpuid_level;
  86         /* Maximum supported CPUID level, -1=no CPUID: */
  87         int                     cpuid_level;
  88         __u32                   x86_capability[NCAPINTS];
  89         char                    x86_vendor_id[16];
  90         char                    x86_model_id[64];
  91         /* in KB - valid for CPUS which support this call: */
  92         int                     x86_cache_size;
  93         int                     x86_cache_alignment;    /* In bytes */
  94         int                     x86_power;
  95         unsigned long           loops_per_jiffy;
  96 #ifdef CONFIG_SMP
  97         /* cpus sharing the last level cache: */
  98         cpumask_var_t           llc_shared_map;
  99 #endif
 100         /* cpuid returned max cores value: */
 101         u16                      x86_max_cores;
 102         u16                     apicid;
 103         u16                     initial_apicid;
 104         u16                     x86_clflush_size;
 105 #ifdef CONFIG_SMP
 106         /* number of cores as seen by the OS: */
 107         u16                     booted_cores;
 108         /* Physical processor id: */
 109         u16                     phys_proc_id;
 110         /* Core id: */
 111         u16                     cpu_core_id;
 112         /* Index into per_cpu list: */
 113         u16                     cpu_index;
 114 #endif
 115         unsigned int            x86_hyper_vendor;
 116 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
 117
 118 #define X86_VENDOR_INTEL        0
 119 #define X86_VENDOR_CYRIX        1
 120 #define X86_VENDOR_AMD          2
 121 #define X86_VENDOR_UMC          3
 122 #define X86_VENDOR_CENTAUR      5
 123 #define X86_VENDOR_TRANSMETA    7
 124 #define X86_VENDOR_NSC          8
 125 #define X86_VENDOR_NUM          9
 126
 127 #define X86_VENDOR_UNKNOWN      0xff
 128
 129 #define X86_HYPER_VENDOR_NONE  0
 130 #define X86_HYPER_VENDOR_VMWARE 1
 131
 132 /*
 133  * capabilities of CPUs
 134  */
 135 extern struct cpuinfo_x86       boot_cpu_data;
 136 extern struct cpuinfo_x86       new_cpu_data;
 137
 138 extern struct tss_struct        doublefault_tss;
 139 extern __u32                    cleared_cpu_caps[NCAPINTS];
 140
 141 #ifdef CONFIG_SMP
 142 DECLARE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 143 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
 144 #define current_cpu_data        __get_cpu_var(cpu_info)
 145 #else
 146 #define cpu_data(cpu)           boot_cpu_data
 147 #define current_cpu_data        boot_cpu_data
 148 #endif
 149
 150 extern const struct seq_operations cpuinfo_op;
 151
 152 static inline int hlt_works(int cpu)
 153 {
 154 #ifdef CONFIG_X86_32
 155         return cpu_data(cpu).hlt_works_ok;
 156 #else
 157         return 1;
 158 #endif
 159 }
 160
 161 #define cache_line_size()       (boot_cpu_data.x86_cache_alignment)
 162
 163 extern void cpu_detect(struct cpuinfo_x86 *c);
 164
 165 extern struct pt_regs *idle_regs(struct pt_regs *);
 166
 167 extern void early_cpu_init(void);
 168 extern void identify_boot_cpu(void);
 169 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 170 extern void print_cpu_info(struct cpuinfo_x86 *);
 171 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 172 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 173 extern unsigned short num_cache_leaves;
 174
 175 extern void detect_extended_topology(struct cpuinfo_x86 *c);
 176 extern void detect_ht(struct cpuinfo_x86 *c);
 177
 178 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 179                                 unsigned int *ecx, unsigned int *edx)
 180 {
 181         /* ecx is often an input as well as an output. */
 182         asm("cpuid"
 183             : "=a" (*eax),
 184               "=b" (*ebx),
 185               "=c" (*ecx),
 186               "=d" (*edx)
 187             : "0" (*eax), "2" (*ecx));
 188 }
 189
 190 static inline void load_cr3(pgd_t *pgdir)
 191 {
 192         write_cr3(__pa(pgdir));
 193 }
 194
 195 #ifdef CONFIG_X86_32
 196 /* This is the TSS defined by the hardware. */
 197 struct x86_hw_tss {
 198         unsigned short          back_link, __blh;
 199         unsigned long           sp0;
 200         unsigned short          ss0, __ss0h;
 201         unsigned long           sp1;
 202         /* ss1 caches MSR_IA32_SYSENTER_CS: */
 203         unsigned short          ss1, __ss1h;
 204         unsigned long           sp2;
 205         unsigned short          ss2, __ss2h;
 206         unsigned long           __cr3;
 207         unsigned long           ip;
 208         unsigned long           flags;
 209         unsigned long           ax;
 210         unsigned long           cx;
 211         unsigned long           dx;
 212         unsigned long           bx;
 213         unsigned long           sp;
 214         unsigned long           bp;
 215         unsigned long           si;
 216         unsigned long           di;
 217         unsigned short          es, __esh;
 218         unsigned short          cs, __csh;
 219         unsigned short          ss, __ssh;
 220         unsigned short          ds, __dsh;
 221         unsigned short          fs, __fsh;
 222         unsigned short          gs, __gsh;
 223         unsigned short          ldt, __ldth;
 224         unsigned short          trace;
 225         unsigned short          io_bitmap_base;
 226
 227 } __attribute__((packed));
 228 #else
 229 struct x86_hw_tss {
 230         u32                     reserved1;
 231         u64                     sp0;
 232         u64                     sp1;
 233         u64                     sp2;
 234         u64                     reserved2;
 235         u64                     ist[7];
 236         u32                     reserved3;
 237         u32                     reserved4;
 238         u16                     reserved5;
 239         u16                     io_bitmap_base;
 240
 241 } __attribute__((packed)) ____cacheline_aligned;
 242 #endif
 243
 244 /*
 245  * IO-bitmap sizes:
 246  */
 247 #define IO_BITMAP_BITS                  65536
 248 #define IO_BITMAP_BYTES                 (IO_BITMAP_BITS/8)
 249 #define IO_BITMAP_LONGS                 (IO_BITMAP_BYTES/sizeof(long))
 250 #define IO_BITMAP_OFFSET                offsetof(struct tss_struct, io_bitmap)
 251 #define INVALID_IO_BITMAP_OFFSET        0x8000
 252
 253 struct tss_struct {
 254         /*
 255          * The hardware state:
 256          */
 257         struct x86_hw_tss       x86_tss;
 258
 259         /*
 260          * The extra 1 is there because the CPU will access an
 261          * additional byte beyond the end of the IO permission
 262          * bitmap. The extra byte must be all 1 bits, and must
 263          * be within the limit.
 264          */
 265         unsigned long           io_bitmap[IO_BITMAP_LONGS + 1];
 266
 267         /*
 268          * .. and then another 0x100 bytes for the emergency kernel stack:
 269          */
 270         unsigned long           stack[64];
 271
 272 } ____cacheline_aligned;
 273
 274 DECLARE_PER_CPU_SHARED_ALIGNED(struct tss_struct, init_tss);
 275
 276 /*
 277  * Save the original ist values for checking stack pointers during debugging
 278  */
 279 struct orig_ist {
 280         unsigned long           ist[7];
 281 };
 282
 283 #define MXCSR_DEFAULT           0x1f80
 284
 285 struct i387_fsave_struct {
 286         u32                     cwd;    /* FPU Control Word             */
 287         u32                     swd;    /* FPU Status Word              */
 288         u32                     twd;    /* FPU Tag Word                 */
 289         u32                     fip;    /* FPU IP Offset                */
 290         u32                     fcs;    /* FPU IP Selector              */
 291         u32                     foo;    /* FPU Operand Pointer Offset   */
 292         u32                     fos;    /* FPU Operand Pointer Selector */
 293
 294         /* 8*10 bytes for each FP-reg = 80 bytes:                       */
 295         u32                     st_space[20];
 296
 297         /* Software status information [not touched by FSAVE ]:         */
 298         u32                     status;
 299 };
 300
 301 struct i387_fxsave_struct {
 302         u16                     cwd; /* Control Word                    */
 303         u16                     swd; /* Status Word                     */
 304         u16                     twd; /* Tag Word                        */
 305         u16                     fop; /* Last Instruction Opcode         */
 306         union {
 307                 struct {
 308                         u64     rip; /* Instruction Pointer             */
 309                         u64     rdp; /* Data Pointer                    */
 310                 };
 311                 struct {
 312                         u32     fip; /* FPU IP Offset                   */
 313                         u32     fcs; /* FPU IP Selector                 */
 314                         u32     foo; /* FPU Operand Offset              */
 315                         u32     fos; /* FPU Operand Selector            */
 316                 };
 317         };
 318         u32                     mxcsr;          /* MXCSR Register State */
 319         u32                     mxcsr_mask;     /* MXCSR Mask           */
 320
 321         /* 8*16 bytes for each FP-reg = 128 bytes:                      */
 322         u32                     st_space[32];
 323
 324         /* 16*16 bytes for each XMM-reg = 256 bytes:                    */
 325         u32                     xmm_space[64];
 326
 327         u32                     padding[12];
 328
 329         union {
 330                 u32             padding1[12];
 331                 u32             sw_reserved[12];
 332         };
 333
 334 } __attribute__((aligned(16)));
 335
 336 struct i387_soft_struct {
 337         u32                     cwd;
 338         u32                     swd;
 339         u32                     twd;
 340         u32                     fip;
 341         u32                     fcs;
 342         u32                     foo;
 343         u32                     fos;
 344         /* 8*10 bytes for each FP-reg = 80 bytes: */
 345         u32                     st_space[20];
 346         u8                      ftop;
 347         u8                      changed;
 348         u8                      lookahead;
 349         u8                      no_update;
 350         u8                      rm;
 351         u8                      alimit;
 352         struct math_emu_info    *info;
 353         u32                     entry_eip;
 354 };
 355
 356 struct ymmh_struct {
 357         /* 16 * 16 bytes for each YMMH-reg = 256 bytes */
 358         u32 ymmh_space[64];
 359 };
 360
 361 struct xsave_hdr_struct {
 362         u64 xstate_bv;
 363         u64 reserved1[2];
 364         u64 reserved2[5];
 365 } __attribute__((packed));
 366
 367 struct xsave_struct {
 368         struct i387_fxsave_struct i387;
 369         struct xsave_hdr_struct xsave_hdr;
 370         struct ymmh_struct ymmh;
 371         /* new processor state extensions will go here */
 372 } __attribute__ ((packed, aligned (64)));
 373
 374 union thread_xstate {
 375         struct i387_fsave_struct        fsave;
 376         struct i387_fxsave_struct       fxsave;
 377         struct i387_soft_struct         soft;
 378         struct xsave_struct             xsave;
 379 };
 380
 381 #ifdef CONFIG_X86_64
 382 DECLARE_PER_CPU(struct orig_ist, orig_ist);
 383
 384 union irq_stack_union {
 385         char irq_stack[IRQ_STACK_SIZE];
 386         /*
 387          * GCC hardcodes the stack canary as %gs:40.  Since the
 388          * irq_stack is the object at %gs:0, we reserve the bottom
 389          * 48 bytes of the irq stack for the canary.
 390          */
 391         struct {
 392                 char gs_base[40];
 393                 unsigned long stack_canary;
 394         };
 395 };
 396
 397 DECLARE_PER_CPU_FIRST(union irq_stack_union, irq_stack_union);
 398 DECLARE_INIT_PER_CPU(irq_stack_union);
 399
 400 DECLARE_PER_CPU(char *, irq_stack_ptr);
 401 DECLARE_PER_CPU(unsigned int, irq_count);
 402 extern unsigned long kernel_eflags;
 403 extern asmlinkage void ignore_sysret(void);
 404 #else   /* X86_64 */
 405 #ifdef CONFIG_CC_STACKPROTECTOR
 406 DECLARE_PER_CPU(unsigned long, stack_canary);
 407 #endif
 408 #endif  /* X86_64 */
 409
 410 extern unsigned int xstate_size;
 411 extern void free_thread_xstate(struct task_struct *);
 412 extern struct kmem_cache *task_xstate_cachep;
 413 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 414 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 415 extern unsigned short num_cache_leaves;
 416
 417 struct thread_struct {
 418         /* Cached TLS descriptors: */
 419         struct desc_struct      tls_array[GDT_ENTRY_TLS_ENTRIES];
 420         unsigned long           sp0;
 421         unsigned long           sp;
 422 #ifdef CONFIG_X86_32
 423         unsigned long           sysenter_cs;
 424 #else
 425         unsigned long           usersp; /* Copy from PDA */
 426         unsigned short          es;
 427         unsigned short          ds;
 428         unsigned short          fsindex;
 429         unsigned short          gsindex;
 430 #endif
 431         unsigned long           ip;
 432         unsigned long           fs;
 433         unsigned long           gs;
 434         /* Hardware debugging registers: */
 435         unsigned long           debugreg[HBP_NUM];
 436         unsigned long           debugreg6;
 437         unsigned long           debugreg7;
 438         /* Hardware breakpoint info */
 439         struct hw_breakpoint    *hbp[HBP_NUM];
 440         /* Fault info: */
 441         unsigned long           cr2;
 442         unsigned long           trap_no;
 443         unsigned long           error_code;
 444         /* floating point and extended processor state */
 445         union thread_xstate     *xstate;
 446 #ifdef CONFIG_X86_32
 447         /* Virtual 86 mode info */
 448         struct vm86_struct __user *vm86_info;
 449         unsigned long           screen_bitmap;
 450         unsigned long           v86flags;
 451         unsigned long           v86mask;
 452         unsigned long           saved_sp0;
 453         unsigned int            saved_fs;
 454         unsigned int            saved_gs;
 455 #endif
 456         /* IO permissions: */
 457         unsigned long           *io_bitmap_ptr;
 458         unsigned long           iopl;
 459         /* Max allowed port in the bitmap, in bytes: */
 460         unsigned                io_bitmap_max;
 461 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
 462         unsigned long   debugctlmsr;
 463         /* Debug Store context; see asm/ds.h */
 464         struct ds_context       *ds_ctx;
 465 };
 466
 467 static inline unsigned long native_get_debugreg(int regno)
 468 {
 469         unsigned long val = 0;  /* Damn you, gcc! */
 470
 471         switch (regno) {
 472         case 0:
 473                 asm("mov %%db0, %0" :"=r" (val));
 474                 break;
 475         case 1:
 476                 asm("mov %%db1, %0" :"=r" (val));
 477                 break;
 478         case 2:
 479                 asm("mov %%db2, %0" :"=r" (val));
 480                 break;
 481         case 3:
 482                 asm("mov %%db3, %0" :"=r" (val));
 483                 break;
 484         case 6:
 485                 asm("mov %%db6, %0" :"=r" (val));
 486                 break;
 487         case 7:
 488                 asm("mov %%db7, %0" :"=r" (val));
 489                 break;
 490         default:
 491                 BUG();
 492         }
 493         return val;
 494 }
 495
 496 static inline void native_set_debugreg(int regno, unsigned long value)
 497 {
 498         switch (regno) {
 499         case 0:
 500                 asm("mov %0, %%db0"     ::"r" (value));
 501                 break;
 502         case 1:
 503                 asm("mov %0, %%db1"     ::"r" (value));
 504                 break;
 505         case 2:
 506                 asm("mov %0, %%db2"     ::"r" (value));
 507                 break;
 508         case 3:
 509                 asm("mov %0, %%db3"     ::"r" (value));
 510                 break;
 511         case 6:
 512                 asm("mov %0, %%db6"     ::"r" (value));
 513                 break;
 514         case 7:
 515                 asm("mov %0, %%db7"     ::"r" (value));
 516                 break;
 517         default:
 518                 BUG();
 519         }
 520 }
 521
 522 /*
 523  * Set IOPL bits in EFLAGS from given mask
 524  */
 525 static inline void native_set_iopl_mask(unsigned mask)
 526 {
 527 #ifdef CONFIG_X86_32
 528         unsigned int reg;
 529
 530         asm volatile ("pushfl;"
 531                       "popl %0;"
 532                       "andl %1, %0;"
 533                       "orl %2, %0;"
 534                       "pushl %0;"
 535                       "popfl"
 536                       : "=&r" (reg)
 537                       : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 538 #endif
 539 }
 540
 541 static inline void
 542 native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
 543 {
 544         tss->x86_tss.sp0 = thread->sp0;
 545 #ifdef CONFIG_X86_32
 546         /* Only happens when SEP is enabled, no need to test "SEP"arately: */
 547         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 548                 tss->x86_tss.ss1 = thread->sysenter_cs;
 549                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 550         }
 551 #endif
 552 }
 553
 554 static inline void native_swapgs(void)
 555 {
 556 #ifdef CONFIG_X86_64
 557         asm volatile("swapgs" ::: "memory");
 558 #endif
 559 }
 560
 561 #ifdef CONFIG_PARAVIRT
 562 #include <asm/paravirt.h>
 563 #else
 564 #define __cpuid                 native_cpuid
 565 #define paravirt_enabled()      0
 566
 567 /*
 568  * These special macros can be used to get or set a debugging register
 569  */
 570 #define get_debugreg(var, register)                             \
 571         (var) = native_get_debugreg(register)
 572 #define set_debugreg(value, register)                           \
 573         native_set_debugreg(register, value)
 574
 575 static inline void load_sp0(struct tss_struct *tss,
 576                             struct thread_struct *thread)
 577 {
 578         native_load_sp0(tss, thread);
 579 }
 580
 581 #define set_iopl_mask native_set_iopl_mask
 582 #endif /* CONFIG_PARAVIRT */
 583
 584 /*
 585  * Save the cr4 feature set we're using (ie
 586  * Pentium 4MB enable and PPro Global page
 587  * enable), so that any CPU's that boot up
 588  * after us can get the correct flags.
 589  */
 590 extern unsigned long            mmu_cr4_features;
 591
 592 static inline void set_in_cr4(unsigned long mask)
 593 {
 594         unsigned cr4;
 595
 596         mmu_cr4_features |= mask;
 597         cr4 = read_cr4();
 598         cr4 |= mask;
 599         write_cr4(cr4);
 600 }
 601
 602 static inline void clear_in_cr4(unsigned long mask)
 603 {
 604         unsigned cr4;
 605
 606         mmu_cr4_features &= ~mask;
 607         cr4 = read_cr4();
 608         cr4 &= ~mask;
 609         write_cr4(cr4);
 610 }
 611
 612 typedef struct {
 613         unsigned long           seg;
 614 } mm_segment_t;
 615
 616
 617 /*
 618  * create a kernel thread without removing it from tasklists
 619  */
 620 extern int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags);
 621
 622 /* Free all resources held by a thread. */
 623 extern void release_thread(struct task_struct *);
 624
 625 /* Prepare to copy thread state - unlazy all lazy state */
 626 extern void prepare_to_copy(struct task_struct *tsk);
 627
 628 unsigned long get_wchan(struct task_struct *p);
 629
 630 /*
 631  * Generic CPUID function
 632  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 633  * resulting in stale register contents being returned.
 634  */
 635 static inline void cpuid(unsigned int op,
 636                          unsigned int *eax, unsigned int *ebx,
 637                          unsigned int *ecx, unsigned int *edx)
 638 {
 639         *eax = op;
 640         *ecx = 0;
 641         __cpuid(eax, ebx, ecx, edx);
 642 }
 643
 644 /* Some CPUID calls want 'count' to be placed in ecx */
 645 static inline void cpuid_count(unsigned int op, int count,
 646                                unsigned int *eax, unsigned int *ebx,
 647                                unsigned int *ecx, unsigned int *edx)
 648 {
 649         *eax = op;
 650         *ecx = count;
 651         __cpuid(eax, ebx, ecx, edx);
 652 }
 653
 654 /*
 655  * CPUID functions returning a single datum
 656  */
 657 static inline unsigned int cpuid_eax(unsigned int op)
 658 {
 659         unsigned int eax, ebx, ecx, edx;
 660
 661         cpuid(op, &eax, &ebx, &ecx, &edx);
 662
 663         return eax;
 664 }
 665
 666 static inline unsigned int cpuid_ebx(unsigned int op)
 667 {
 668         unsigned int eax, ebx, ecx, edx;
 669
 670         cpuid(op, &eax, &ebx, &ecx, &edx);
 671
 672         return ebx;
 673 }
 674
 675 static inline unsigned int cpuid_ecx(unsigned int op)
 676 {
 677         unsigned int eax, ebx, ecx, edx;
 678
 679         cpuid(op, &eax, &ebx, &ecx, &edx);
 680
 681         return ecx;
 682 }
 683
 684 static inline unsigned int cpuid_edx(unsigned int op)
 685 {
 686         unsigned int eax, ebx, ecx, edx;
 687
 688         cpuid(op, &eax, &ebx, &ecx, &edx);
 689
 690         return edx;
 691 }
 692
 693 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 694 static inline void rep_nop(void)
 695 {
 696         asm volatile("rep; nop" ::: "memory");
 697 }
 698
 699 static inline void cpu_relax(void)
 700 {
 701         rep_nop();
 702 }
 703
 704 /* Stop speculative execution: */
 705 static inline void sync_core(void)
 706 {
 707         int tmp;
 708
 709         asm volatile("cpuid" : "=a" (tmp) : "0" (1)
 710                      : "ebx", "ecx", "edx", "memory");
 711 }
 712
 713 static inline void __monitor(const void *eax, unsigned long ecx,
 714                              unsigned long edx)
 715 {
 716         /* "monitor %eax, %ecx, %edx;" */
 717         asm volatile(".byte 0x0f, 0x01, 0xc8;"
 718                      :: "a" (eax), "c" (ecx), "d"(edx));
 719 }
 720
 721 static inline void __mwait(unsigned long eax, unsigned long ecx)
 722 {
 723         /* "mwait %eax, %ecx;" */
 724         asm volatile(".byte 0x0f, 0x01, 0xc9;"
 725                      :: "a" (eax), "c" (ecx));
 726 }
 727
 728 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
 729 {
 730         trace_hardirqs_on();
 731         /* "mwait %eax, %ecx;" */
 732         asm volatile("sti; .byte 0x0f, 0x01, 0xc9;"
 733                      :: "a" (eax), "c" (ecx));
 734 }
 735
 736 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 737
 738 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 739 extern void init_c1e_mask(void);
 740
 741 extern unsigned long            boot_option_idle_override;
 742 extern unsigned long            idle_halt;
 743 extern unsigned long            idle_nomwait;
 744
 745 /*
 746  * on systems with caches, caches must be flashed as the absolute
 747  * last instruction before going into a suspended halt.  Otherwise,
 748  * dirty data can linger in the cache and become stale on resume,
 749  * leading to strange errors.
 750  *
 751  * perform a variety of operations to guarantee that the compiler
 752  * will not reorder instructions.  wbinvd itself is serializing
 753  * so the processor will not reorder.
 754  *
 755  * Systems without cache can just go into halt.
 756  */
 757 static inline void wbinvd_halt(void)
 758 {
 759         mb();
 760         /* check for clflush to determine if wbinvd is legal */
 761         if (cpu_has_clflush)
 762                 asm volatile("cli; wbinvd; 1: hlt; jmp 1b" : : : "memory");
 763         else
 764                 while (1)
 765                         halt();
 766 }
 767
 768 extern void enable_sep_cpu(void);
 769 extern int sysenter_setup(void);
 770
 771 /* Defined in head.S */
 772 extern struct desc_ptr          early_gdt_descr;
 773
 774 extern void cpu_set_gdt(int);
 775 extern void switch_to_new_gdt(int);
 776 extern void load_percpu_segment(int);
 777 extern void cpu_init(void);
 778
 779 static inline unsigned long get_debugctlmsr(void)
 780 {
 781     unsigned long debugctlmsr = 0;
 782
 783 #ifndef CONFIG_X86_DEBUGCTLMSR
 784         if (boot_cpu_data.x86 < 6)
 785                 return 0;
 786 #endif
 787         rdmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 788
 789     return debugctlmsr;
 790 }
 791
 792 static inline unsigned long get_debugctlmsr_on_cpu(int cpu)
 793 {
 794         u64 debugctlmsr = 0;
 795         u32 val1, val2;
 796
 797 #ifndef CONFIG_X86_DEBUGCTLMSR
 798         if (boot_cpu_data.x86 < 6)
 799                 return 0;
 800 #endif
 801         rdmsr_on_cpu(cpu, MSR_IA32_DEBUGCTLMSR, &val1, &val2);
 802         debugctlmsr = val1 | ((u64)val2 << 32);
 803
 804         return debugctlmsr;
 805 }
 806
 807 static inline void update_debugctlmsr(unsigned long debugctlmsr)
 808 {
 809 #ifndef CONFIG_X86_DEBUGCTLMSR
 810         if (boot_cpu_data.x86 < 6)
 811                 return;
 812 #endif
 813         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 814 }
 815
 816 static inline void update_debugctlmsr_on_cpu(int cpu,
 817                                              unsigned long debugctlmsr)
 818 {
 819 #ifndef CONFIG_X86_DEBUGCTLMSR
 820         if (boot_cpu_data.x86 < 6)
 821                 return;
 822 #endif
 823         wrmsr_on_cpu(cpu, MSR_IA32_DEBUGCTLMSR,
 824                      (u32)((u64)debugctlmsr),
 825                      (u32)((u64)debugctlmsr >> 32));
 826 }
 827
 828 /*
 829  * from system description table in BIOS. Mostly for MCA use, but
 830  * others may find it useful:
 831  */
 832 extern unsigned int             machine_id;
 833 extern unsigned int             machine_submodel_id;
 834 extern unsigned int             BIOS_revision;
 835
 836 /* Boot loader type from the setup header: */
 837 extern int                      bootloader_type;
 838
 839 extern char                     ignore_fpu_irq;
 840
 841 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
 842 #define ARCH_HAS_PREFETCHW
 843 #define ARCH_HAS_SPINLOCK_PREFETCH
 844
 845 #ifdef CONFIG_X86_32
 846 # define BASE_PREFETCH          ASM_NOP4
 847 # define ARCH_HAS_PREFETCH
 848 #else
 849 # define BASE_PREFETCH          "prefetcht0 (%1)"
 850 #endif
 851
 852 /*
 853  * Prefetch instructions for Pentium III (+) and AMD Athlon (+)
 854  *
 855  * It's not worth to care about 3dnow prefetches for the K6
 856  * because they are microcoded there and very slow.
 857  */
 858 static inline void prefetch(const void *x)
 859 {
 860         alternative_input(BASE_PREFETCH,
 861                           "prefetchnta (%1)",
 862                           X86_FEATURE_XMM,
 863                           "r" (x));
 864 }
 865
 866 /*
 867  * 3dnow prefetch to get an exclusive cache line.
 868  * Useful for spinlocks to avoid one state transition in the
 869  * cache coherency protocol:
 870  */
 871 static inline void prefetchw(const void *x)
 872 {
 873         alternative_input(BASE_PREFETCH,
 874                           "prefetchw (%1)",
 875                           X86_FEATURE_3DNOW,
 876                           "r" (x));
 877 }
 878
 879 static inline void spin_lock_prefetch(const void *x)
 880 {
 881         prefetchw(x);
 882 }
 883
 884 #ifdef CONFIG_X86_32
 885 /*
 886  * User space process size: 3GB (default).
 887  */
 888 #define TASK_SIZE               PAGE_OFFSET
 889 #define TASK_SIZE_MAX           TASK_SIZE
 890 #define STACK_TOP               TASK_SIZE
 891 #define STACK_TOP_MAX           STACK_TOP
 892
 893 #define INIT_THREAD  {                                                    \
 894         .sp0                    = sizeof(init_stack) + (long)&init_stack, \
 895         .vm86_info              = NULL,                                   \
 896         .sysenter_cs            = __KERNEL_CS,                            \
 897         .io_bitmap_ptr          = NULL,                                   \
 898         .fs                     = __KERNEL_PERCPU,                        \
 899 }
 900
 901 /*
 902  * Note that the .io_bitmap member must be extra-big. This is because
 903  * the CPU will access an additional byte beyond the end of the IO
 904  * permission bitmap. The extra byte must be all 1 bits, and must
 905  * be within the limit.
 906  */
 907 #define INIT_TSS  {                                                       \
 908         .x86_tss = {                                                      \
 909                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
 910                 .ss0            = __KERNEL_DS,                            \
 911                 .ss1            = __KERNEL_CS,                            \
 912                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,               \
 913          },                                                               \
 914         .io_bitmap              = { [0 ... IO_BITMAP_LONGS] = ~0 },       \
 915 }
 916
 917 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 918
 919 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 920 #define KSTK_TOP(info)                                                 \
 921 ({                                                                     \
 922        unsigned long *__ptr = (unsigned long *)(info);                 \
 923        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 924 })
 925
 926 /*
 927  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 928  * This is necessary to guarantee that the entire "struct pt_regs"
 929  * is accessable even if the CPU haven't stored the SS/ESP registers
 930  * on the stack (interrupt gate does not save these registers
 931  * when switching to the same priv ring).
 932  * Therefore beware: accessing the ss/esp fields of the
 933  * "struct pt_regs" is possible, but they may contain the
 934  * completely wrong values.
 935  */
 936 #define task_pt_regs(task)                                             \
 937 ({                                                                     \
 938        struct pt_regs *__regs__;                                       \
 939        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 940        __regs__ - 1;                                                   \
 941 })
 942
 943 #define KSTK_ESP(task)          (task_pt_regs(task)->sp)
 944
 945 #else
 946 /*
 947  * User space process size. 47bits minus one guard page.
 948  */
 949 #define TASK_SIZE_MAX   ((1UL << 47) - PAGE_SIZE)
 950
 951 /* This decides where the kernel will search for a free chunk of vm
 952  * space during mmap's.
 953  */
 954 #define IA32_PAGE_OFFSET        ((current->personality & ADDR_LIMIT_3GB) ? \
 955                                         0xc0000000 : 0xFFFFe000)
 956
 957 #define TASK_SIZE               (test_thread_flag(TIF_IA32) ? \
 958                                         IA32_PAGE_OFFSET : TASK_SIZE_MAX)
 959 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_IA32)) ? \
 960                                         IA32_PAGE_OFFSET : TASK_SIZE_MAX)
 961
 962 #define STACK_TOP               TASK_SIZE
 963 #define STACK_TOP_MAX           TASK_SIZE_MAX
 964
 965 #define INIT_THREAD  { \
 966         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 967 }
 968
 969 #define INIT_TSS  { \
 970         .x86_tss.sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 971 }
 972
 973 /*
 974  * Return saved PC of a blocked thread.
 975  * What is this good for? it will be always the scheduler or ret_from_fork.
 976  */
 977 #define thread_saved_pc(t)      (*(unsigned long *)((t)->thread.sp - 8))
 978
 979 #define task_pt_regs(tsk)       ((struct pt_regs *)(tsk)->thread.sp0 - 1)
 980 #define KSTK_ESP(tsk)           -1 /* sorry. doesn't work for syscall. */
 981 #endif /* CONFIG_X86_64 */
 982
 983 extern void start_thread(struct pt_regs *regs, unsigned long new_ip,
 984                                                unsigned long new_sp);
 985
 986 /*
 987  * This decides where the kernel will search for a free chunk of vm
 988  * space during mmap's.
 989  */
 990 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 991
 992 #define KSTK_EIP(task)          (task_pt_regs(task)->ip)
 993
 994 /* Get/set a process' ability to use the timestamp counter instruction */
 995 #define GET_TSC_CTL(adr)        get_tsc_mode((adr))
 996 #define SET_TSC_CTL(val)        set_tsc_mode((val))
 997
 998 extern int get_tsc_mode(unsigned long adr);
 999 extern int set_tsc_mode(unsigned int val);
1000
1001 #endif /* _ASM_X86_PROCESSOR_H */