arch/x86/include/asm/processor.h

   1 #ifndef _ASM_X86_PROCESSOR_H
   2 #define _ASM_X86_PROCESSOR_H
   3
   4 #include <asm/processor-flags.h>
   5
   6 /* Forward declaration, a strange C thing */
   7 struct task_struct;
   8 struct mm_struct;
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/types.h>
  14 #include <asm/sigcontext.h>
  15 #include <asm/current.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/page.h>
  18 #include <asm/pgtable_types.h>
  19 #include <asm/percpu.h>
  20 #include <asm/msr.h>
  21 #include <asm/desc_defs.h>
  22 #include <asm/nops.h>
  23 #include <asm/special_insns.h>
  24
  25 #include <linux/personality.h>
  26 #include <linux/cpumask.h>
  27 #include <linux/cache.h>
  28 #include <linux/threads.h>
  29 #include <linux/math64.h>
  30 #include <linux/init.h>
  31 #include <linux/err.h>
  32 #include <linux/irqflags.h>
  33
  34 /*
  35  * We handle most unaligned accesses in hardware.  On the other hand
  36  * unaligned DMA can be quite expensive on some Nehalem processors.
  37  *
  38  * Based on this we disable the IP header alignment in network drivers.
  39  */
  40 #define NET_IP_ALIGN    0
  41
  42 #define HBP_NUM 4
  43 /*
  44  * Default implementation of macro that returns current
  45  * instruction pointer ("program counter").
  46  */
  47 static inline void *current_text_addr(void)
  48 {
  49         void *pc;
  50
  51         asm volatile("mov $1f, %0; 1:":"=r" (pc));
  52
  53         return pc;
  54 }
  55
  56 #ifdef CONFIG_X86_VSMP
  57 # define ARCH_MIN_TASKALIGN             (1 << INTERNODE_CACHE_SHIFT)
  58 # define ARCH_MIN_MMSTRUCT_ALIGN        (1 << INTERNODE_CACHE_SHIFT)
  59 #else
  60 # define ARCH_MIN_TASKALIGN             16
  61 # define ARCH_MIN_MMSTRUCT_ALIGN        0
  62 #endif
  63
  64 enum tlb_infos {
  65         ENTRIES,
  66         NR_INFO
  67 };
  68
  69 extern u16 __read_mostly tlb_lli_4k[NR_INFO];
  70 extern u16 __read_mostly tlb_lli_2m[NR_INFO];
  71 extern u16 __read_mostly tlb_lli_4m[NR_INFO];
  72 extern u16 __read_mostly tlb_lld_4k[NR_INFO];
  73 extern u16 __read_mostly tlb_lld_2m[NR_INFO];
  74 extern u16 __read_mostly tlb_lld_4m[NR_INFO];
  75 /*
  76  *  CPU type and hardware bug flags. Kept separately for each CPU.
  77  *  Members of this structure are referenced in head.S, so think twice
  78  *  before touching them. [mj]
  79  */
  80
  81 struct cpuinfo_x86 {
  82         __u8                    x86;            /* CPU family */
  83         __u8                    x86_vendor;     /* CPU vendor */
  84         __u8                    x86_model;
  85         __u8                    x86_mask;
  86 #ifdef CONFIG_X86_32
  87         char                    wp_works_ok;    /* It doesn't on 386's */
  88
  89         /* Problems on some 486Dx4's and old 386's: */
  90         char                    hlt_works_ok;
  91         char                    hard_math;
  92         char                    rfu;
  93         char                    fdiv_bug;
  94         char                    f00f_bug;
  95         char                    coma_bug;
  96         char                    pad0;
  97 #else
  98         /* Number of 4K pages in DTLB/ITLB combined(in pages): */
  99         int                     x86_tlbsize;
 100 #endif
 101         __u8                    x86_virt_bits;
 102         __u8                    x86_phys_bits;
 103         /* CPUID returned core id bits: */
 104         __u8                    x86_coreid_bits;
 105         /* Max extended CPUID function supported: */
 106         __u32                   extended_cpuid_level;
 107         /* Maximum supported CPUID level, -1=no CPUID: */
 108         int                     cpuid_level;
 109         __u32                   x86_capability[NCAPINTS];
 110         char                    x86_vendor_id[16];
 111         char                    x86_model_id[64];
 112         /* in KB - valid for CPUS which support this call: */
 113         int                     x86_cache_size;
 114         int                     x86_cache_alignment;    /* In bytes */
 115         int                     x86_power;
 116         unsigned long           loops_per_jiffy;
 117         /* cpuid returned max cores value: */
 118         u16                      x86_max_cores;
 119         u16                     apicid;
 120         u16                     initial_apicid;
 121         u16                     x86_clflush_size;
 122         /* number of cores as seen by the OS: */
 123         u16                     booted_cores;
 124         /* Physical processor id: */
 125         u16                     phys_proc_id;
 126         /* Core id: */
 127         u16                     cpu_core_id;
 128         /* Compute unit id */
 129         u8                      compute_unit_id;
 130         /* Index into per_cpu list: */
 131         u16                     cpu_index;
 132         u32                     microcode;
 133 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
 134
 135 #define X86_VENDOR_INTEL        0
 136 #define X86_VENDOR_CYRIX        1
 137 #define X86_VENDOR_AMD          2
 138 #define X86_VENDOR_UMC          3
 139 #define X86_VENDOR_CENTAUR      5
 140 #define X86_VENDOR_TRANSMETA    7
 141 #define X86_VENDOR_NSC          8
 142 #define X86_VENDOR_NUM          9
 143
 144 #define X86_VENDOR_UNKNOWN      0xff
 145
 146 /*
 147  * capabilities of CPUs
 148  */
 149 extern struct cpuinfo_x86       boot_cpu_data;
 150 extern struct cpuinfo_x86       new_cpu_data;
 151
 152 extern struct tss_struct        doublefault_tss;
 153 extern __u32                    cpu_caps_cleared[NCAPINTS];
 154 extern __u32                    cpu_caps_set[NCAPINTS];
 155
 156 #ifdef CONFIG_SMP
 157 DECLARE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 158 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
 159 #else
 160 #define cpu_info                boot_cpu_data
 161 #define cpu_data(cpu)           boot_cpu_data
 162 #endif
 163
 164 extern const struct seq_operations cpuinfo_op;
 165
 166 static inline int hlt_works(int cpu)
 167 {
 168 #ifdef CONFIG_X86_32
 169         return cpu_data(cpu).hlt_works_ok;
 170 #else
 171         return 1;
 172 #endif
 173 }
 174
 175 #define cache_line_size()       (boot_cpu_data.x86_cache_alignment)
 176
 177 extern void cpu_detect(struct cpuinfo_x86 *c);
 178
 179 extern struct pt_regs *idle_regs(struct pt_regs *);
 180
 181 extern void early_cpu_init(void);
 182 extern void identify_boot_cpu(void);
 183 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 184 extern void print_cpu_info(struct cpuinfo_x86 *);
 185 void print_cpu_msr(struct cpuinfo_x86 *);
 186 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 187 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 188 extern unsigned short num_cache_leaves;
 189
 190 extern void detect_extended_topology(struct cpuinfo_x86 *c);
 191 extern void detect_ht(struct cpuinfo_x86 *c);
 192
 193 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 194                                 unsigned int *ecx, unsigned int *edx)
 195 {
 196         /* ecx is often an input as well as an output. */
 197         asm volatile("cpuid"
 198             : "=a" (*eax),
 199               "=b" (*ebx),
 200               "=c" (*ecx),
 201               "=d" (*edx)
 202             : "0" (*eax), "2" (*ecx)
 203             : "memory");
 204 }
 205
 206 static inline void load_cr3(pgd_t *pgdir)
 207 {
 208         write_cr3(__pa(pgdir));
 209 }
 210
 211 #ifdef CONFIG_X86_32
 212 /* This is the TSS defined by the hardware. */
 213 struct x86_hw_tss {
 214         unsigned short          back_link, __blh;
 215         unsigned long           sp0;
 216         unsigned short          ss0, __ss0h;
 217         unsigned long           sp1;
 218         /* ss1 caches MSR_IA32_SYSENTER_CS: */
 219         unsigned short          ss1, __ss1h;
 220         unsigned long           sp2;
 221         unsigned short          ss2, __ss2h;
 222         unsigned long           __cr3;
 223         unsigned long           ip;
 224         unsigned long           flags;
 225         unsigned long           ax;
 226         unsigned long           cx;
 227         unsigned long           dx;
 228         unsigned long           bx;
 229         unsigned long           sp;
 230         unsigned long           bp;
 231         unsigned long           si;
 232         unsigned long           di;
 233         unsigned short          es, __esh;
 234         unsigned short          cs, __csh;
 235         unsigned short          ss, __ssh;
 236         unsigned short          ds, __dsh;
 237         unsigned short          fs, __fsh;
 238         unsigned short          gs, __gsh;
 239         unsigned short          ldt, __ldth;
 240         unsigned short          trace;
 241         unsigned short          io_bitmap_base;
 242
 243 } __attribute__((packed));
 244 #else
 245 struct x86_hw_tss {
 246         u32                     reserved1;
 247         u64                     sp0;
 248         u64                     sp1;
 249         u64                     sp2;
 250         u64                     reserved2;
 251         u64                     ist[7];
 252         u32                     reserved3;
 253         u32                     reserved4;
 254         u16                     reserved5;
 255         u16                     io_bitmap_base;
 256
 257 } __attribute__((packed)) ____cacheline_aligned;
 258 #endif
 259
 260 /*
 261  * IO-bitmap sizes:
 262  */
 263 #define IO_BITMAP_BITS                  65536
 264 #define IO_BITMAP_BYTES                 (IO_BITMAP_BITS/8)
 265 #define IO_BITMAP_LONGS                 (IO_BITMAP_BYTES/sizeof(long))
 266 #define IO_BITMAP_OFFSET                offsetof(struct tss_struct, io_bitmap)
 267 #define INVALID_IO_BITMAP_OFFSET        0x8000
 268
 269 struct tss_struct {
 270         /*
 271          * The hardware state:
 272          */
 273         struct x86_hw_tss       x86_tss;
 274
 275         /*
 276          * The extra 1 is there because the CPU will access an
 277          * additional byte beyond the end of the IO permission
 278          * bitmap. The extra byte must be all 1 bits, and must
 279          * be within the limit.
 280          */
 281         unsigned long           io_bitmap[IO_BITMAP_LONGS + 1];
 282
 283         /*
 284          * .. and then another 0x100 bytes for the emergency kernel stack:
 285          */
 286         unsigned long           stack[64];
 287
 288 } ____cacheline_aligned;
 289
 290 DECLARE_PER_CPU_SHARED_ALIGNED(struct tss_struct, init_tss);
 291
 292 /*
 293  * Save the original ist values for checking stack pointers during debugging
 294  */
 295 struct orig_ist {
 296         unsigned long           ist[7];
 297 };
 298
 299 #define MXCSR_DEFAULT           0x1f80
 300
 301 struct i387_fsave_struct {
 302         u32                     cwd;    /* FPU Control Word             */
 303         u32                     swd;    /* FPU Status Word              */
 304         u32                     twd;    /* FPU Tag Word                 */
 305         u32                     fip;    /* FPU IP Offset                */
 306         u32                     fcs;    /* FPU IP Selector              */
 307         u32                     foo;    /* FPU Operand Pointer Offset   */
 308         u32                     fos;    /* FPU Operand Pointer Selector */
 309
 310         /* 8*10 bytes for each FP-reg = 80 bytes:                       */
 311         u32                     st_space[20];
 312
 313         /* Software status information [not touched by FSAVE ]:         */
 314         u32                     status;
 315 };
 316
 317 struct i387_fxsave_struct {
 318         u16                     cwd; /* Control Word                    */
 319         u16                     swd; /* Status Word                     */
 320         u16                     twd; /* Tag Word                        */
 321         u16                     fop; /* Last Instruction Opcode         */
 322         union {
 323                 struct {
 324                         u64     rip; /* Instruction Pointer             */
 325                         u64     rdp; /* Data Pointer                    */
 326                 };
 327                 struct {
 328                         u32     fip; /* FPU IP Offset                   */
 329                         u32     fcs; /* FPU IP Selector                 */
 330                         u32     foo; /* FPU Operand Offset              */
 331                         u32     fos; /* FPU Operand Selector            */
 332                 };
 333         };
 334         u32                     mxcsr;          /* MXCSR Register State */
 335         u32                     mxcsr_mask;     /* MXCSR Mask           */
 336
 337         /* 8*16 bytes for each FP-reg = 128 bytes:                      */
 338         u32                     st_space[32];
 339
 340         /* 16*16 bytes for each XMM-reg = 256 bytes:                    */
 341         u32                     xmm_space[64];
 342
 343         u32                     padding[12];
 344
 345         union {
 346                 u32             padding1[12];
 347                 u32             sw_reserved[12];
 348         };
 349
 350 } __attribute__((aligned(16)));
 351
 352 struct i387_soft_struct {
 353         u32                     cwd;
 354         u32                     swd;
 355         u32                     twd;
 356         u32                     fip;
 357         u32                     fcs;
 358         u32                     foo;
 359         u32                     fos;
 360         /* 8*10 bytes for each FP-reg = 80 bytes: */
 361         u32                     st_space[20];
 362         u8                      ftop;
 363         u8                      changed;
 364         u8                      lookahead;
 365         u8                      no_update;
 366         u8                      rm;
 367         u8                      alimit;
 368         struct math_emu_info    *info;
 369         u32                     entry_eip;
 370 };
 371
 372 struct ymmh_struct {
 373         /* 16 * 16 bytes for each YMMH-reg = 256 bytes */
 374         u32 ymmh_space[64];
 375 };
 376
 377 struct xsave_hdr_struct {
 378         u64 xstate_bv;
 379         u64 reserved1[2];
 380         u64 reserved2[5];
 381 } __attribute__((packed));
 382
 383 struct xsave_struct {
 384         struct i387_fxsave_struct i387;
 385         struct xsave_hdr_struct xsave_hdr;
 386         struct ymmh_struct ymmh;
 387         /* new processor state extensions will go here */
 388 } __attribute__ ((packed, aligned (64)));
 389
 390 union thread_xstate {
 391         struct i387_fsave_struct        fsave;
 392         struct i387_fxsave_struct       fxsave;
 393         struct i387_soft_struct         soft;
 394         struct xsave_struct             xsave;
 395 };
 396
 397 struct fpu {
 398         unsigned int last_cpu;
 399         unsigned int has_fpu;
 400         union thread_xstate *state;
 401 };
 402
 403 #ifdef CONFIG_X86_64
 404 DECLARE_PER_CPU(struct orig_ist, orig_ist);
 405
 406 union irq_stack_union {
 407         char irq_stack[IRQ_STACK_SIZE];
 408         /*
 409          * GCC hardcodes the stack canary as %gs:40.  Since the
 410          * irq_stack is the object at %gs:0, we reserve the bottom
 411          * 48 bytes of the irq stack for the canary.
 412          */
 413         struct {
 414                 char gs_base[40];
 415                 unsigned long stack_canary;
 416         };
 417 };
 418
 419 DECLARE_PER_CPU_FIRST(union irq_stack_union, irq_stack_union);
 420 DECLARE_INIT_PER_CPU(irq_stack_union);
 421
 422 DECLARE_PER_CPU(char *, irq_stack_ptr);
 423 DECLARE_PER_CPU(unsigned int, irq_count);
 424 extern unsigned long kernel_eflags;
 425 extern asmlinkage void ignore_sysret(void);
 426 #else   /* X86_64 */
 427 #ifdef CONFIG_CC_STACKPROTECTOR
 428 /*
 429  * Make sure stack canary segment base is cached-aligned:
 430  *   "For Intel Atom processors, avoid non zero segment base address
 431  *    that is not aligned to cache line boundary at all cost."
 432  * (Optim Ref Manual Assembly/Compiler Coding Rule 15.)
 433  */
 434 struct stack_canary {
 435         char __pad[20];         /* canary at %gs:20 */
 436         unsigned long canary;
 437 };
 438 DECLARE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
 439 #endif
 440 #endif  /* X86_64 */
 441
 442 extern unsigned int xstate_size;
 443 extern void free_thread_xstate(struct task_struct *);
 444 extern struct kmem_cache *task_xstate_cachep;
 445
 446 struct perf_event;
 447
 448 struct thread_struct {
 449         /* Cached TLS descriptors: */
 450         struct desc_struct      tls_array[GDT_ENTRY_TLS_ENTRIES];
 451         unsigned long           sp0;
 452         unsigned long           sp;
 453 #ifdef CONFIG_X86_32
 454         unsigned long           sysenter_cs;
 455 #else
 456         unsigned long           usersp; /* Copy from PDA */
 457         unsigned short          es;
 458         unsigned short          ds;
 459         unsigned short          fsindex;
 460         unsigned short          gsindex;
 461 #endif
 462 #ifdef CONFIG_X86_32
 463         unsigned long           ip;
 464 #endif
 465 #ifdef CONFIG_X86_64
 466         unsigned long           fs;
 467 #endif
 468         unsigned long           gs;
 469         /* Save middle states of ptrace breakpoints */
 470         struct perf_event       *ptrace_bps[HBP_NUM];
 471         /* Debug status used for traps, single steps, etc... */
 472         unsigned long           debugreg6;
 473         /* Keep track of the exact dr7 value set by the user */
 474         unsigned long           ptrace_dr7;
 475         /* Fault info: */
 476         unsigned long           cr2;
 477         unsigned long           trap_nr;
 478         unsigned long           error_code;
 479         /* floating point and extended processor state */
 480         struct fpu              fpu;
 481 #ifdef CONFIG_X86_32
 482         /* Virtual 86 mode info */
 483         struct vm86_struct __user *vm86_info;
 484         unsigned long           screen_bitmap;
 485         unsigned long           v86flags;
 486         unsigned long           v86mask;
 487         unsigned long           saved_sp0;
 488         unsigned int            saved_fs;
 489         unsigned int            saved_gs;
 490 #endif
 491         /* IO permissions: */
 492         unsigned long           *io_bitmap_ptr;
 493         unsigned long           iopl;
 494         /* Max allowed port in the bitmap, in bytes: */
 495         unsigned                io_bitmap_max;
 496 };
 497
 498 /*
 499  * Set IOPL bits in EFLAGS from given mask
 500  */
 501 static inline void native_set_iopl_mask(unsigned mask)
 502 {
 503 #ifdef CONFIG_X86_32
 504         unsigned int reg;
 505
 506         asm volatile ("pushfl;"
 507                       "popl %0;"
 508                       "andl %1, %0;"
 509                       "orl %2, %0;"
 510                       "pushl %0;"
 511                       "popfl"
 512                       : "=&r" (reg)
 513                       : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 514 #endif
 515 }
 516
 517 static inline void
 518 native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
 519 {
 520         tss->x86_tss.sp0 = thread->sp0;
 521 #ifdef CONFIG_X86_32
 522         /* Only happens when SEP is enabled, no need to test "SEP"arately: */
 523         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 524                 tss->x86_tss.ss1 = thread->sysenter_cs;
 525                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 526         }
 527 #endif
 528 }
 529
 530 static inline void native_swapgs(void)
 531 {
 532 #ifdef CONFIG_X86_64
 533         asm volatile("swapgs" ::: "memory");
 534 #endif
 535 }
 536
 537 #ifdef CONFIG_PARAVIRT
 538 #include <asm/paravirt.h>
 539 #else
 540 #define __cpuid                 native_cpuid
 541 #define paravirt_enabled()      0
 542
 543 static inline void load_sp0(struct tss_struct *tss,
 544                             struct thread_struct *thread)
 545 {
 546         native_load_sp0(tss, thread);
 547 }
 548
 549 #define set_iopl_mask native_set_iopl_mask
 550 #endif /* CONFIG_PARAVIRT */
 551
 552 /*
 553  * Save the cr4 feature set we're using (ie
 554  * Pentium 4MB enable and PPro Global page
 555  * enable), so that any CPU's that boot up
 556  * after us can get the correct flags.
 557  */
 558 extern unsigned long mmu_cr4_features;
 559 extern u32 *trampoline_cr4_features;
 560
 561 static inline void set_in_cr4(unsigned long mask)
 562 {
 563         unsigned long cr4;
 564
 565         mmu_cr4_features |= mask;
 566         if (trampoline_cr4_features)
 567                 *trampoline_cr4_features = mmu_cr4_features;
 568         cr4 = read_cr4();
 569         cr4 |= mask;
 570         write_cr4(cr4);
 571 }
 572
 573 static inline void clear_in_cr4(unsigned long mask)
 574 {
 575         unsigned long cr4;
 576
 577         mmu_cr4_features &= ~mask;
 578         if (trampoline_cr4_features)
 579                 *trampoline_cr4_features = mmu_cr4_features;
 580         cr4 = read_cr4();
 581         cr4 &= ~mask;
 582         write_cr4(cr4);
 583 }
 584
 585 typedef struct {
 586         unsigned long           seg;
 587 } mm_segment_t;
 588
 589
 590 /*
 591  * create a kernel thread without removing it from tasklists
 592  */
 593 extern int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags);
 594
 595 /* Free all resources held by a thread. */
 596 extern void release_thread(struct task_struct *);
 597
 598 unsigned long get_wchan(struct task_struct *p);
 599
 600 /*
 601  * Generic CPUID function
 602  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 603  * resulting in stale register contents being returned.
 604  */
 605 static inline void cpuid(unsigned int op,
 606                          unsigned int *eax, unsigned int *ebx,
 607                          unsigned int *ecx, unsigned int *edx)
 608 {
 609         *eax = op;
 610         *ecx = 0;
 611         __cpuid(eax, ebx, ecx, edx);
 612 }
 613
 614 /* Some CPUID calls want 'count' to be placed in ecx */
 615 static inline void cpuid_count(unsigned int op, int count,
 616                                unsigned int *eax, unsigned int *ebx,
 617                                unsigned int *ecx, unsigned int *edx)
 618 {
 619         *eax = op;
 620         *ecx = count;
 621         __cpuid(eax, ebx, ecx, edx);
 622 }
 623
 624 /*
 625  * CPUID functions returning a single datum
 626  */
 627 static inline unsigned int cpuid_eax(unsigned int op)
 628 {
 629         unsigned int eax, ebx, ecx, edx;
 630
 631         cpuid(op, &eax, &ebx, &ecx, &edx);
 632
 633         return eax;
 634 }
 635
 636 static inline unsigned int cpuid_ebx(unsigned int op)
 637 {
 638         unsigned int eax, ebx, ecx, edx;
 639
 640         cpuid(op, &eax, &ebx, &ecx, &edx);
 641
 642         return ebx;
 643 }
 644
 645 static inline unsigned int cpuid_ecx(unsigned int op)
 646 {
 647         unsigned int eax, ebx, ecx, edx;
 648
 649         cpuid(op, &eax, &ebx, &ecx, &edx);
 650
 651         return ecx;
 652 }
 653
 654 static inline unsigned int cpuid_edx(unsigned int op)
 655 {
 656         unsigned int eax, ebx, ecx, edx;
 657
 658         cpuid(op, &eax, &ebx, &ecx, &edx);
 659
 660         return edx;
 661 }
 662
 663 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 664 static inline void rep_nop(void)
 665 {
 666         asm volatile("rep; nop" ::: "memory");
 667 }
 668
 669 static inline void cpu_relax(void)
 670 {
 671         rep_nop();
 672 }
 673
 674 /* Stop speculative execution and prefetching of modified code. */
 675 static inline void sync_core(void)
 676 {
 677         int tmp;
 678
 679 #if defined(CONFIG_M386) || defined(CONFIG_M486)
 680         if (boot_cpu_data.x86 < 5)
 681                 /* There is no speculative execution.
 682                  * jmp is a barrier to prefetching. */
 683                 asm volatile("jmp 1f\n1:\n" ::: "memory");
 684         else
 685 #endif
 686                 /* cpuid is a barrier to speculative execution.
 687                  * Prefetched instructions are automatically
 688                  * invalidated when modified. */
 689                 asm volatile("cpuid" : "=a" (tmp) : "0" (1)
 690                              : "ebx", "ecx", "edx", "memory");
 691 }
 692
 693 static inline void __monitor(const void *eax, unsigned long ecx,
 694                              unsigned long edx)
 695 {
 696         /* "monitor %eax, %ecx, %edx;" */
 697         asm volatile(".byte 0x0f, 0x01, 0xc8;"
 698                      :: "a" (eax), "c" (ecx), "d"(edx));
 699 }
 700
 701 static inline void __mwait(unsigned long eax, unsigned long ecx)
 702 {
 703         /* "mwait %eax, %ecx;" */
 704         asm volatile(".byte 0x0f, 0x01, 0xc9;"
 705                      :: "a" (eax), "c" (ecx));
 706 }
 707
 708 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
 709 {
 710         trace_hardirqs_on();
 711         /* "mwait %eax, %ecx;" */
 712         asm volatile("sti; .byte 0x0f, 0x01, 0xc9;"
 713                      :: "a" (eax), "c" (ecx));
 714 }
 715
 716 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 717 extern void init_amd_e400_c1e_mask(void);
 718
 719 extern unsigned long            boot_option_idle_override;
 720 extern bool                     amd_e400_c1e_detected;
 721
 722 enum idle_boot_override {IDLE_NO_OVERRIDE=0, IDLE_HALT, IDLE_NOMWAIT,
 723                          IDLE_POLL, IDLE_FORCE_MWAIT};
 724
 725 extern void enable_sep_cpu(void);
 726 extern int sysenter_setup(void);
 727
 728 extern void early_trap_init(void);
 729
 730 /* Defined in head.S */
 731 extern struct desc_ptr          early_gdt_descr;
 732
 733 extern void cpu_set_gdt(int);
 734 extern void switch_to_new_gdt(int);
 735 extern void load_percpu_segment(int);
 736 extern void cpu_init(void);
 737
 738 static inline unsigned long get_debugctlmsr(void)
 739 {
 740         unsigned long debugctlmsr = 0;
 741
 742 #ifndef CONFIG_X86_DEBUGCTLMSR
 743         if (boot_cpu_data.x86 < 6)
 744                 return 0;
 745 #endif
 746         rdmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 747
 748         return debugctlmsr;
 749 }
 750
 751 static inline void update_debugctlmsr(unsigned long debugctlmsr)
 752 {
 753 #ifndef CONFIG_X86_DEBUGCTLMSR
 754         if (boot_cpu_data.x86 < 6)
 755                 return;
 756 #endif
 757         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 758 }
 759
 760 /*
 761  * from system description table in BIOS. Mostly for MCA use, but
 762  * others may find it useful:
 763  */
 764 extern unsigned int             machine_id;
 765 extern unsigned int             machine_submodel_id;
 766 extern unsigned int             BIOS_revision;
 767
 768 /* Boot loader type from the setup header: */
 769 extern int                      bootloader_type;
 770 extern int                      bootloader_version;
 771
 772 extern char                     ignore_fpu_irq;
 773
 774 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
 775 #define ARCH_HAS_PREFETCHW
 776 #define ARCH_HAS_SPINLOCK_PREFETCH
 777
 778 #ifdef CONFIG_X86_32
 779 # define BASE_PREFETCH          ASM_NOP4
 780 # define ARCH_HAS_PREFETCH
 781 #else
 782 # define BASE_PREFETCH          "prefetcht0 (%1)"
 783 #endif
 784
 785 /*
 786  * Prefetch instructions for Pentium III (+) and AMD Athlon (+)
 787  *
 788  * It's not worth to care about 3dnow prefetches for the K6
 789  * because they are microcoded there and very slow.
 790  */
 791 static inline void prefetch(const void *x)
 792 {
 793         alternative_input(BASE_PREFETCH,
 794                           "prefetchnta (%1)",
 795                           X86_FEATURE_XMM,
 796                           "r" (x));
 797 }
 798
 799 /*
 800  * 3dnow prefetch to get an exclusive cache line.
 801  * Useful for spinlocks to avoid one state transition in the
 802  * cache coherency protocol:
 803  */
 804 static inline void prefetchw(const void *x)
 805 {
 806         alternative_input(BASE_PREFETCH,
 807                           "prefetchw (%1)",
 808                           X86_FEATURE_3DNOW,
 809                           "r" (x));
 810 }
 811
 812 static inline void spin_lock_prefetch(const void *x)
 813 {
 814         prefetchw(x);
 815 }
 816
 817 #ifdef CONFIG_X86_32
 818 /*
 819  * User space process size: 3GB (default).
 820  */
 821 #define TASK_SIZE               PAGE_OFFSET
 822 #define TASK_SIZE_MAX           TASK_SIZE
 823 #define STACK_TOP               TASK_SIZE
 824 #define STACK_TOP_MAX           STACK_TOP
 825
 826 #define INIT_THREAD  {                                                    \
 827         .sp0                    = sizeof(init_stack) + (long)&init_stack, \
 828         .vm86_info              = NULL,                                   \
 829         .sysenter_cs            = __KERNEL_CS,                            \
 830         .io_bitmap_ptr          = NULL,                                   \
 831 }
 832
 833 /*
 834  * Note that the .io_bitmap member must be extra-big. This is because
 835  * the CPU will access an additional byte beyond the end of the IO
 836  * permission bitmap. The extra byte must be all 1 bits, and must
 837  * be within the limit.
 838  */
 839 #define INIT_TSS  {                                                       \
 840         .x86_tss = {                                                      \
 841                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
 842                 .ss0            = __KERNEL_DS,                            \
 843                 .ss1            = __KERNEL_CS,                            \
 844                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,               \
 845          },                                                               \
 846         .io_bitmap              = { [0 ... IO_BITMAP_LONGS] = ~0 },       \
 847 }
 848
 849 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 850
 851 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 852 #define KSTK_TOP(info)                                                 \
 853 ({                                                                     \
 854        unsigned long *__ptr = (unsigned long *)(info);                 \
 855        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 856 })
 857
 858 /*
 859  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 860  * This is necessary to guarantee that the entire "struct pt_regs"
 861  * is accessible even if the CPU haven't stored the SS/ESP registers
 862  * on the stack (interrupt gate does not save these registers
 863  * when switching to the same priv ring).
 864  * Therefore beware: accessing the ss/esp fields of the
 865  * "struct pt_regs" is possible, but they may contain the
 866  * completely wrong values.
 867  */
 868 #define task_pt_regs(task)                                             \
 869 ({                                                                     \
 870        struct pt_regs *__regs__;                                       \
 871        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 872        __regs__ - 1;                                                   \
 873 })
 874
 875 #define KSTK_ESP(task)          (task_pt_regs(task)->sp)
 876
 877 #else
 878 /*
 879  * User space process size. 47bits minus one guard page.
 880  */
 881 #define TASK_SIZE_MAX   ((1UL << 47) - PAGE_SIZE)
 882
 883 /* This decides where the kernel will search for a free chunk of vm
 884  * space during mmap's.
 885  */
 886 #define IA32_PAGE_OFFSET        ((current->personality & ADDR_LIMIT_3GB) ? \
 887                                         0xc0000000 : 0xFFFFe000)
 888
 889 #define TASK_SIZE               (test_thread_flag(TIF_ADDR32) ? \
 890                                         IA32_PAGE_OFFSET : TASK_SIZE_MAX)
 891 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_ADDR32)) ? \
 892                                         IA32_PAGE_OFFSET : TASK_SIZE_MAX)
 893
 894 #define STACK_TOP               TASK_SIZE
 895 #define STACK_TOP_MAX           TASK_SIZE_MAX
 896
 897 #define INIT_THREAD  { \
 898         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 899 }
 900
 901 #define INIT_TSS  { \
 902         .x86_tss.sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 903 }
 904
 905 /*
 906  * Return saved PC of a blocked thread.
 907  * What is this good for? it will be always the scheduler or ret_from_fork.
 908  */
 909 #define thread_saved_pc(t)      (*(unsigned long *)((t)->thread.sp - 8))
 910
 911 #define task_pt_regs(tsk)       ((struct pt_regs *)(tsk)->thread.sp0 - 1)
 912 extern unsigned long KSTK_ESP(struct task_struct *task);
 913
 914 /*
 915  * User space RSP while inside the SYSCALL fast path
 916  */
 917 DECLARE_PER_CPU(unsigned long, old_rsp);
 918
 919 #endif /* CONFIG_X86_64 */
 920
 921 extern void start_thread(struct pt_regs *regs, unsigned long new_ip,
 922                                                unsigned long new_sp);
 923
 924 /*
 925  * This decides where the kernel will search for a free chunk of vm
 926  * space during mmap's.
 927  */
 928 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 929
 930 #define KSTK_EIP(task)          (task_pt_regs(task)->ip)
 931
 932 /* Get/set a process' ability to use the timestamp counter instruction */
 933 #define GET_TSC_CTL(adr)        get_tsc_mode((adr))
 934 #define SET_TSC_CTL(val)        set_tsc_mode((val))
 935
 936 extern int get_tsc_mode(unsigned long adr);
 937 extern int set_tsc_mode(unsigned int val);
 938
 939 extern int amd_get_nb_id(int cpu);
 940
 941 struct aperfmperf {
 942         u64 aperf, mperf;
 943 };
 944
 945 static inline void get_aperfmperf(struct aperfmperf *am)
 946 {
 947         WARN_ON_ONCE(!boot_cpu_has(X86_FEATURE_APERFMPERF));
 948
 949         rdmsrl(MSR_IA32_APERF, am->aperf);
 950         rdmsrl(MSR_IA32_MPERF, am->mperf);
 951 }
 952
 953 #define APERFMPERF_SHIFT 10
 954
 955 static inline
 956 unsigned long calc_aperfmperf_ratio(struct aperfmperf *old,
 957                                     struct aperfmperf *new)
 958 {
 959         u64 aperf = new->aperf - old->aperf;
 960         u64 mperf = new->mperf - old->mperf;
 961         unsigned long ratio = aperf;
 962
 963         mperf >>= APERFMPERF_SHIFT;
 964         if (mperf)
 965                 ratio = div64_u64(aperf, mperf);
 966
 967         return ratio;
 968 }
 969
 970 /*
 971  * AMD errata checking
 972  */
 973 #ifdef CONFIG_CPU_SUP_AMD
 974 extern const int amd_erratum_383[];
 975 extern const int amd_erratum_400[];
 976 extern bool cpu_has_amd_erratum(const int *);
 977
 978 #define AMD_LEGACY_ERRATUM(...)         { -1, __VA_ARGS__, 0 }
 979 #define AMD_OSVW_ERRATUM(osvw_id, ...)  { osvw_id, __VA_ARGS__, 0 }
 980 #define AMD_MODEL_RANGE(f, m_start, s_start, m_end, s_end) \
 981         ((f << 24) | (m_start << 16) | (s_start << 12) | (m_end << 4) | (s_end))
 982 #define AMD_MODEL_RANGE_FAMILY(range)   (((range) >> 24) & 0xff)
 983 #define AMD_MODEL_RANGE_START(range)    (((range) >> 12) & 0xfff)
 984 #define AMD_MODEL_RANGE_END(range)      ((range) & 0xfff)
 985
 986 #else
 987 #define cpu_has_amd_erratum(x)  (false)
 988 #endif /* CONFIG_CPU_SUP_AMD */
 989
 990 extern unsigned long arch_align_stack(unsigned long sp);
 991 extern void free_init_pages(char *what, unsigned long begin, unsigned long end);
 992
 993 void default_idle(void);
 994 bool set_pm_idle_to_default(void);
 995
 996 void stop_this_cpu(void *dummy);
 997
 998 #endif /* _ASM_X86_PROCESSOR_H */