arch/powerpc/mm/pgtable-radix.c

   1 /*
   2  * Page table handling routines for radix page table.
   3  *
   4  * Copyright 2015-2016, Aneesh Kumar K.V, IBM Corporation.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License
   8  * as published by the Free Software Foundation; either version
   9  * 2 of the License, or (at your option) any later version.
  10  */
  11
  12 #define pr_fmt(fmt) "radix-mmu: " fmt
  13
  14 #include <linux/kernel.h>
  15 #include <linux/sched/mm.h>
  16 #include <linux/memblock.h>
  17 #include <linux/of_fdt.h>
  18 #include <linux/mm.h>
  19 #include <linux/string_helpers.h>
  20 #include <linux/stop_machine.h>
  21
  22 #include <asm/pgtable.h>
  23 #include <asm/pgalloc.h>
  24 #include <asm/mmu_context.h>
  25 #include <asm/dma.h>
  26 #include <asm/machdep.h>
  27 #include <asm/mmu.h>
  28 #include <asm/firmware.h>
  29 #include <asm/powernv.h>
  30 #include <asm/sections.h>
  31 #include <asm/trace.h>
  32
  33 #include <trace/events/thp.h>
  34
  35 unsigned int mmu_pid_bits;
  36 unsigned int mmu_base_pid;
  37
  38 static int native_register_process_table(unsigned long base, unsigned long pg_sz,
  39                                          unsigned long table_size)
  40 {
  41         unsigned long patb0, patb1;
  42
  43         patb0 = be64_to_cpu(partition_tb[0].patb0);
  44         patb1 = base | table_size | PATB_GR;
  45
  46         mmu_partition_table_set_entry(0, patb0, patb1);
  47
  48         return 0;
  49 }
  50
  51 static __ref void *early_alloc_pgtable(unsigned long size, int nid,
  52                         unsigned long region_start, unsigned long region_end)
  53 {
  54         phys_addr_t min_addr = MEMBLOCK_LOW_LIMIT;
  55         phys_addr_t max_addr = MEMBLOCK_ALLOC_ANYWHERE;
  56         void *ptr;
  57
  58         if (region_start)
  59                 min_addr = region_start;
  60         if (region_end)
  61                 max_addr = region_end;
  62
  63         ptr = memblock_alloc_try_nid(size, size, min_addr, max_addr, nid);
  64
  65         if (!ptr)
  66                 panic("%s: Failed to allocate %lu bytes align=0x%lx nid=%d from=%pa max_addr=%pa\n",
  67                       __func__, size, size, nid, &min_addr, &max_addr);
  68
  69         return ptr;
  70 }
  71
  72 static int early_map_kernel_page(unsigned long ea, unsigned long pa,
  73                           pgprot_t flags,
  74                           unsigned int map_page_size,
  75                           int nid,
  76                           unsigned long region_start, unsigned long region_end)
  77 {
  78         unsigned long pfn = pa >> PAGE_SHIFT;
  79         pgd_t *pgdp;
  80         pud_t *pudp;
  81         pmd_t *pmdp;
  82         pte_t *ptep;
  83
  84         pgdp = pgd_offset_k(ea);
  85         if (pgd_none(*pgdp)) {
  86                 pudp = early_alloc_pgtable(PUD_TABLE_SIZE, nid,
  87                                                 region_start, region_end);
  88                 pgd_populate(&init_mm, pgdp, pudp);
  89         }
  90         pudp = pud_offset(pgdp, ea);
  91         if (map_page_size == PUD_SIZE) {
  92                 ptep = (pte_t *)pudp;
  93                 goto set_the_pte;
  94         }
  95         if (pud_none(*pudp)) {
  96                 pmdp = early_alloc_pgtable(PMD_TABLE_SIZE, nid,
  97                                                 region_start, region_end);
  98                 pud_populate(&init_mm, pudp, pmdp);
  99         }
 100         pmdp = pmd_offset(pudp, ea);
 101         if (map_page_size == PMD_SIZE) {
 102                 ptep = pmdp_ptep(pmdp);
 103                 goto set_the_pte;
 104         }
 105         if (!pmd_present(*pmdp)) {
 106                 ptep = early_alloc_pgtable(PAGE_SIZE, nid,
 107                                                 region_start, region_end);
 108                 pmd_populate_kernel(&init_mm, pmdp, ptep);
 109         }
 110         ptep = pte_offset_kernel(pmdp, ea);
 111
 112 set_the_pte:
 113         set_pte_at(&init_mm, ea, ptep, pfn_pte(pfn, flags));
 114         smp_wmb();
 115         return 0;
 116 }
 117
 118 /*
 119  * nid, region_start, and region_end are hints to try to place the page
 120  * table memory in the same node or region.
 121  */
 122 static int __map_kernel_page(unsigned long ea, unsigned long pa,
 123                           pgprot_t flags,
 124                           unsigned int map_page_size,
 125                           int nid,
 126                           unsigned long region_start, unsigned long region_end)
 127 {
 128         unsigned long pfn = pa >> PAGE_SHIFT;
 129         pgd_t *pgdp;
 130         pud_t *pudp;
 131         pmd_t *pmdp;
 132         pte_t *ptep;
 133         /*
 134          * Make sure task size is correct as per the max adddr
 135          */
 136         BUILD_BUG_ON(TASK_SIZE_USER64 > RADIX_PGTABLE_RANGE);
 137
 138         if (unlikely(!slab_is_available()))
 139                 return early_map_kernel_page(ea, pa, flags, map_page_size,
 140                                                 nid, region_start, region_end);
 141
 142         /*
 143          * Should make page table allocation functions be able to take a
 144          * node, so we can place kernel page tables on the right nodes after
 145          * boot.
 146          */
 147         pgdp = pgd_offset_k(ea);
 148         pudp = pud_alloc(&init_mm, pgdp, ea);
 149         if (!pudp)
 150                 return -ENOMEM;
 151         if (map_page_size == PUD_SIZE) {
 152                 ptep = (pte_t *)pudp;
 153                 goto set_the_pte;
 154         }
 155         pmdp = pmd_alloc(&init_mm, pudp, ea);
 156         if (!pmdp)
 157                 return -ENOMEM;
 158         if (map_page_size == PMD_SIZE) {
 159                 ptep = pmdp_ptep(pmdp);
 160                 goto set_the_pte;
 161         }
 162         ptep = pte_alloc_kernel(pmdp, ea);
 163         if (!ptep)
 164                 return -ENOMEM;
 165
 166 set_the_pte:
 167         set_pte_at(&init_mm, ea, ptep, pfn_pte(pfn, flags));
 168         smp_wmb();
 169         return 0;
 170 }
 171
 172 int radix__map_kernel_page(unsigned long ea, unsigned long pa,
 173                           pgprot_t flags,
 174                           unsigned int map_page_size)
 175 {
 176         return __map_kernel_page(ea, pa, flags, map_page_size, -1, 0, 0);
 177 }
 178
 179 #ifdef CONFIG_STRICT_KERNEL_RWX
 180 void radix__change_memory_range(unsigned long start, unsigned long end,
 181                                 unsigned long clear)
 182 {
 183         unsigned long idx;
 184         pgd_t *pgdp;
 185         pud_t *pudp;
 186         pmd_t *pmdp;
 187         pte_t *ptep;
 188
 189         start = ALIGN_DOWN(start, PAGE_SIZE);
 190         end = PAGE_ALIGN(end); // aligns up
 191
 192         pr_debug("Changing flags on range %lx-%lx removing 0x%lx\n",
 193                  start, end, clear);
 194
 195         for (idx = start; idx < end; idx += PAGE_SIZE) {
 196                 pgdp = pgd_offset_k(idx);
 197                 pudp = pud_alloc(&init_mm, pgdp, idx);
 198                 if (!pudp)
 199                         continue;
 200                 if (pud_huge(*pudp)) {
 201                         ptep = (pte_t *)pudp;
 202                         goto update_the_pte;
 203                 }
 204                 pmdp = pmd_alloc(&init_mm, pudp, idx);
 205                 if (!pmdp)
 206                         continue;
 207                 if (pmd_huge(*pmdp)) {
 208                         ptep = pmdp_ptep(pmdp);
 209                         goto update_the_pte;
 210                 }
 211                 ptep = pte_alloc_kernel(pmdp, idx);
 212                 if (!ptep)
 213                         continue;
 214 update_the_pte:
 215                 radix__pte_update(&init_mm, idx, ptep, clear, 0, 0);
 216         }
 217
 218         radix__flush_tlb_kernel_range(start, end);
 219 }
 220
 221 void radix__mark_rodata_ro(void)
 222 {
 223         unsigned long start, end;
 224
 225         start = (unsigned long)_stext;
 226         end = (unsigned long)__init_begin;
 227
 228         radix__change_memory_range(start, end, _PAGE_WRITE);
 229 }
 230
 231 void radix__mark_initmem_nx(void)
 232 {
 233         unsigned long start = (unsigned long)__init_begin;
 234         unsigned long end = (unsigned long)__init_end;
 235
 236         radix__change_memory_range(start, end, _PAGE_EXEC);
 237 }
 238 #endif /* CONFIG_STRICT_KERNEL_RWX */
 239
 240 static inline void __meminit
 241 print_mapping(unsigned long start, unsigned long end, unsigned long size, bool exec)
 242 {
 243         char buf[10];
 244
 245         if (end <= start)
 246                 return;
 247
 248         string_get_size(size, 1, STRING_UNITS_2, buf, sizeof(buf));
 249
 250         pr_info("Mapped 0x%016lx-0x%016lx with %s pages%s\n", start, end, buf,
 251                 exec ? " (exec)" : "");
 252 }
 253
 254 static unsigned long next_boundary(unsigned long addr, unsigned long end)
 255 {
 256 #ifdef CONFIG_STRICT_KERNEL_RWX
 257         if (addr < __pa_symbol(__init_begin))
 258                 return __pa_symbol(__init_begin);
 259 #endif
 260         return end;
 261 }
 262
 263 static int __meminit create_physical_mapping(unsigned long start,
 264                                              unsigned long end,
 265                                              int nid)
 266 {
 267         unsigned long vaddr, addr, mapping_size = 0;
 268         bool prev_exec, exec = false;
 269         pgprot_t prot;
 270         int psize;
 271
 272         start = _ALIGN_UP(start, PAGE_SIZE);
 273         for (addr = start; addr < end; addr += mapping_size) {
 274                 unsigned long gap, previous_size;
 275                 int rc;
 276
 277                 gap = next_boundary(addr, end) - addr;
 278                 previous_size = mapping_size;
 279                 prev_exec = exec;
 280
 281                 if (IS_ALIGNED(addr, PUD_SIZE) && gap >= PUD_SIZE &&
 282                     mmu_psize_defs[MMU_PAGE_1G].shift) {
 283                         mapping_size = PUD_SIZE;
 284                         psize = MMU_PAGE_1G;
 285                 } else if (IS_ALIGNED(addr, PMD_SIZE) && gap >= PMD_SIZE &&
 286                            mmu_psize_defs[MMU_PAGE_2M].shift) {
 287                         mapping_size = PMD_SIZE;
 288                         psize = MMU_PAGE_2M;
 289                 } else {
 290                         mapping_size = PAGE_SIZE;
 291                         psize = mmu_virtual_psize;
 292                 }
 293
 294                 vaddr = (unsigned long)__va(addr);
 295
 296                 if (overlaps_kernel_text(vaddr, vaddr + mapping_size) ||
 297                     overlaps_interrupt_vector_text(vaddr, vaddr + mapping_size)) {
 298                         prot = PAGE_KERNEL_X;
 299                         exec = true;
 300                 } else {
 301                         prot = PAGE_KERNEL;
 302                         exec = false;
 303                 }
 304
 305                 if (mapping_size != previous_size || exec != prev_exec) {
 306                         print_mapping(start, addr, previous_size, prev_exec);
 307                         start = addr;
 308                 }
 309
 310                 rc = __map_kernel_page(vaddr, addr, prot, mapping_size, nid, start, end);
 311                 if (rc)
 312                         return rc;
 313
 314                 update_page_count(psize, 1);
 315         }
 316
 317         print_mapping(start, addr, mapping_size, exec);
 318         return 0;
 319 }
 320
 321 void __init radix_init_pgtable(void)
 322 {
 323         unsigned long rts_field;
 324         struct memblock_region *reg;
 325
 326         /* We don't support slb for radix */
 327         mmu_slb_size = 0;
 328         /*
 329          * Create the linear mapping, using standard page size for now
 330          */
 331         for_each_memblock(memory, reg) {
 332                 /*
 333                  * The memblock allocator  is up at this point, so the
 334                  * page tables will be allocated within the range. No
 335                  * need or a node (which we don't have yet).
 336                  */
 337                 WARN_ON(create_physical_mapping(reg->base,
 338                                                 reg->base + reg->size,
 339                                                 -1));
 340         }
 341
 342         /* Find out how many PID bits are supported */
 343         if (cpu_has_feature(CPU_FTR_HVMODE)) {
 344                 if (!mmu_pid_bits)
 345                         mmu_pid_bits = 20;
 346 #ifdef CONFIG_KVM_BOOK3S_HV_POSSIBLE
 347                 /*
 348                  * When KVM is possible, we only use the top half of the
 349                  * PID space to avoid collisions between host and guest PIDs
 350                  * which can cause problems due to prefetch when exiting the
 351                  * guest with AIL=3
 352                  */
 353                 mmu_base_pid = 1 << (mmu_pid_bits - 1);
 354 #else
 355                 mmu_base_pid = 1;
 356 #endif
 357         } else {
 358                 /* The guest uses the bottom half of the PID space */
 359                 if (!mmu_pid_bits)
 360                         mmu_pid_bits = 19;
 361                 mmu_base_pid = 1;
 362         }
 363
 364         /*
 365          * Allocate Partition table and process table for the
 366          * host.
 367          */
 368         BUG_ON(PRTB_SIZE_SHIFT > 36);
 369         process_tb = early_alloc_pgtable(1UL << PRTB_SIZE_SHIFT, -1, 0, 0);
 370         /*
 371          * Fill in the process table.
 372          */
 373         rts_field = radix__get_tree_size();
 374         process_tb->prtb0 = cpu_to_be64(rts_field | __pa(init_mm.pgd) | RADIX_PGD_INDEX_SIZE);
 375         /*
 376          * Fill in the partition table. We are suppose to use effective address
 377          * of process table here. But our linear mapping also enable us to use
 378          * physical address here.
 379          */
 380         register_process_table(__pa(process_tb), 0, PRTB_SIZE_SHIFT - 12);
 381         pr_info("Process table %p and radix root for kernel: %p\n", process_tb, init_mm.pgd);
 382         asm volatile("ptesync" : : : "memory");
 383         asm volatile(PPC_TLBIE_5(%0,%1,2,1,1) : :
 384                      "r" (TLBIEL_INVAL_SET_LPID), "r" (0));
 385         asm volatile("eieio; tlbsync; ptesync" : : : "memory");
 386         trace_tlbie(0, 0, TLBIEL_INVAL_SET_LPID, 0, 2, 1, 1);
 387
 388         /*
 389          * The init_mm context is given the first available (non-zero) PID,
 390          * which is the "guard PID" and contains no page table. PIDR should
 391          * never be set to zero because that duplicates the kernel address
 392          * space at the 0x0... offset (quadrant 0)!
 393          *
 394          * An arbitrary PID that may later be allocated by the PID allocator
 395          * for userspace processes must not be used either, because that
 396          * would cause stale user mappings for that PID on CPUs outside of
 397          * the TLB invalidation scheme (because it won't be in mm_cpumask).
 398          *
 399          * So permanently carve out one PID for the purpose of a guard PID.
 400          */
 401         init_mm.context.id = mmu_base_pid;
 402         mmu_base_pid++;
 403 }
 404
 405 static void __init radix_init_partition_table(void)
 406 {
 407         unsigned long rts_field, dw0;
 408
 409         mmu_partition_table_init();
 410         rts_field = radix__get_tree_size();
 411         dw0 = rts_field | __pa(init_mm.pgd) | RADIX_PGD_INDEX_SIZE | PATB_HR;
 412         mmu_partition_table_set_entry(0, dw0, 0);
 413
 414         pr_info("Initializing Radix MMU\n");
 415         pr_info("Partition table %p\n", partition_tb);
 416 }
 417
 418 void __init radix_init_native(void)
 419 {
 420         register_process_table = native_register_process_table;
 421 }
 422
 423 static int __init get_idx_from_shift(unsigned int shift)
 424 {
 425         int idx = -1;
 426
 427         switch (shift) {
 428         case 0xc:
 429                 idx = MMU_PAGE_4K;
 430                 break;
 431         case 0x10:
 432                 idx = MMU_PAGE_64K;
 433                 break;
 434         case 0x15:
 435                 idx = MMU_PAGE_2M;
 436                 break;
 437         case 0x1e:
 438                 idx = MMU_PAGE_1G;
 439                 break;
 440         }
 441         return idx;
 442 }
 443
 444 static int __init radix_dt_scan_page_sizes(unsigned long node,
 445                                            const char *uname, int depth,
 446                                            void *data)
 447 {
 448         int size = 0;
 449         int shift, idx;
 450         unsigned int ap;
 451         const __be32 *prop;
 452         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 453
 454         /* We are scanning "cpu" nodes only */
 455         if (type == NULL || strcmp(type, "cpu") != 0)
 456                 return 0;
 457
 458         /* Find MMU PID size */
 459         prop = of_get_flat_dt_prop(node, "ibm,mmu-pid-bits", &size);
 460         if (prop && size == 4)
 461                 mmu_pid_bits = be32_to_cpup(prop);
 462
 463         /* Grab page size encodings */
 464         prop = of_get_flat_dt_prop(node, "ibm,processor-radix-AP-encodings", &size);
 465         if (!prop)
 466                 return 0;
 467
 468         pr_info("Page sizes from device-tree:\n");
 469         for (; size >= 4; size -= 4, ++prop) {
 470
 471                 struct mmu_psize_def *def;
 472
 473                 /* top 3 bit is AP encoding */
 474                 shift = be32_to_cpu(prop[0]) & ~(0xe << 28);
 475                 ap = be32_to_cpu(prop[0]) >> 29;
 476                 pr_info("Page size shift = %d AP=0x%x\n", shift, ap);
 477
 478                 idx = get_idx_from_shift(shift);
 479                 if (idx < 0)
 480                         continue;
 481
 482                 def = &mmu_psize_defs[idx];
 483                 def->shift = shift;
 484                 def->ap  = ap;
 485         }
 486
 487         /* needed ? */
 488         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 489         return 1;
 490 }
 491
 492 void __init radix__early_init_devtree(void)
 493 {
 494         int rc;
 495
 496         /*
 497          * Try to find the available page sizes in the device-tree
 498          */
 499         rc = of_scan_flat_dt(radix_dt_scan_page_sizes, NULL);
 500         if (rc != 0)  /* Found */
 501                 goto found;
 502         /*
 503          * let's assume we have page 4k and 64k support
 504          */
 505         mmu_psize_defs[MMU_PAGE_4K].shift = 12;
 506         mmu_psize_defs[MMU_PAGE_4K].ap = 0x0;
 507
 508         mmu_psize_defs[MMU_PAGE_64K].shift = 16;
 509         mmu_psize_defs[MMU_PAGE_64K].ap = 0x5;
 510 found:
 511 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 512         if (mmu_psize_defs[MMU_PAGE_2M].shift) {
 513                 /*
 514                  * map vmemmap using 2M if available
 515                  */
 516                 mmu_vmemmap_psize = MMU_PAGE_2M;
 517         }
 518 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 519         return;
 520 }
 521
 522 static void radix_init_amor(void)
 523 {
 524         /*
 525         * In HV mode, we init AMOR (Authority Mask Override Register) so that
 526         * the hypervisor and guest can setup IAMR (Instruction Authority Mask
 527         * Register), enable key 0 and set it to 1.
 528         *
 529         * AMOR = 0b1100 .... 0000 (Mask for key 0 is 11)
 530         */
 531         mtspr(SPRN_AMOR, (3ul << 62));
 532 }
 533
 534 static void radix_init_iamr(void)
 535 {
 536         /*
 537          * Radix always uses key0 of the IAMR to determine if an access is
 538          * allowed. We set bit 0 (IBM bit 1) of key0, to prevent instruction
 539          * fetch.
 540          */
 541         mtspr(SPRN_IAMR, (1ul << 62));
 542 }
 543
 544 void __init radix__early_init_mmu(void)
 545 {
 546         unsigned long lpcr;
 547
 548 #ifdef CONFIG_PPC_64K_PAGES
 549         /* PAGE_SIZE mappings */
 550         mmu_virtual_psize = MMU_PAGE_64K;
 551 #else
 552         mmu_virtual_psize = MMU_PAGE_4K;
 553 #endif
 554
 555 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 556         /* vmemmap mapping */
 557         mmu_vmemmap_psize = mmu_virtual_psize;
 558 #endif
 559         /*
 560          * initialize page table size
 561          */
 562         __pte_index_size = RADIX_PTE_INDEX_SIZE;
 563         __pmd_index_size = RADIX_PMD_INDEX_SIZE;
 564         __pud_index_size = RADIX_PUD_INDEX_SIZE;
 565         __pgd_index_size = RADIX_PGD_INDEX_SIZE;
 566         __pud_cache_index = RADIX_PUD_INDEX_SIZE;
 567         __pte_table_size = RADIX_PTE_TABLE_SIZE;
 568         __pmd_table_size = RADIX_PMD_TABLE_SIZE;
 569         __pud_table_size = RADIX_PUD_TABLE_SIZE;
 570         __pgd_table_size = RADIX_PGD_TABLE_SIZE;
 571
 572         __pmd_val_bits = RADIX_PMD_VAL_BITS;
 573         __pud_val_bits = RADIX_PUD_VAL_BITS;
 574         __pgd_val_bits = RADIX_PGD_VAL_BITS;
 575
 576         __kernel_virt_start = RADIX_KERN_VIRT_START;
 577         __kernel_virt_size = RADIX_KERN_VIRT_SIZE;
 578         __vmalloc_start = RADIX_VMALLOC_START;
 579         __vmalloc_end = RADIX_VMALLOC_END;
 580         __kernel_io_start = RADIX_KERN_IO_START;
 581         vmemmap = (struct page *)RADIX_VMEMMAP_BASE;
 582         ioremap_bot = IOREMAP_BASE;
 583
 584 #ifdef CONFIG_PCI
 585         pci_io_base = ISA_IO_BASE;
 586 #endif
 587         __pte_frag_nr = RADIX_PTE_FRAG_NR;
 588         __pte_frag_size_shift = RADIX_PTE_FRAG_SIZE_SHIFT;
 589         __pmd_frag_nr = RADIX_PMD_FRAG_NR;
 590         __pmd_frag_size_shift = RADIX_PMD_FRAG_SIZE_SHIFT;
 591
 592         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 593                 radix_init_native();
 594                 lpcr = mfspr(SPRN_LPCR);
 595                 mtspr(SPRN_LPCR, lpcr | LPCR_UPRT | LPCR_HR);
 596                 radix_init_partition_table();
 597                 radix_init_amor();
 598         } else {
 599                 radix_init_pseries();
 600         }
 601
 602         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 603
 604         radix_init_iamr();
 605         radix_init_pgtable();
 606         /* Switch to the guard PID before turning on MMU */
 607         radix__switch_mmu_context(NULL, &init_mm);
 608         if (cpu_has_feature(CPU_FTR_HVMODE))
 609                 tlbiel_all();
 610 }
 611
 612 void radix__early_init_mmu_secondary(void)
 613 {
 614         unsigned long lpcr;
 615         /*
 616          * update partition table control register and UPRT
 617          */
 618         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 619                 lpcr = mfspr(SPRN_LPCR);
 620                 mtspr(SPRN_LPCR, lpcr | LPCR_UPRT | LPCR_HR);
 621
 622                 mtspr(SPRN_PTCR,
 623                       __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
 624                 radix_init_amor();
 625         }
 626         radix_init_iamr();
 627
 628         radix__switch_mmu_context(NULL, &init_mm);
 629         if (cpu_has_feature(CPU_FTR_HVMODE))
 630                 tlbiel_all();
 631 }
 632
 633 void radix__mmu_cleanup_all(void)
 634 {
 635         unsigned long lpcr;
 636
 637         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 638                 lpcr = mfspr(SPRN_LPCR);
 639                 mtspr(SPRN_LPCR, lpcr & ~LPCR_UPRT);
 640                 mtspr(SPRN_PTCR, 0);
 641                 powernv_set_nmmu_ptcr(0);
 642                 radix__flush_tlb_all();
 643         }
 644 }
 645
 646 void radix__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 647                                 phys_addr_t first_memblock_size)
 648 {
 649         /* We don't currently support the first MEMBLOCK not mapping 0
 650          * physical on those processors
 651          */
 652         BUG_ON(first_memblock_base != 0);
 653
 654         /*
 655          * Radix mode is not limited by RMA / VRMA addressing.
 656          */
 657         ppc64_rma_size = ULONG_MAX;
 658 }
 659
 660 #ifdef CONFIG_MEMORY_HOTPLUG
 661 static void free_pte_table(pte_t *pte_start, pmd_t *pmd)
 662 {
 663         pte_t *pte;
 664         int i;
 665
 666         for (i = 0; i < PTRS_PER_PTE; i++) {
 667                 pte = pte_start + i;
 668                 if (!pte_none(*pte))
 669                         return;
 670         }
 671
 672         pte_free_kernel(&init_mm, pte_start);
 673         pmd_clear(pmd);
 674 }
 675
 676 static void free_pmd_table(pmd_t *pmd_start, pud_t *pud)
 677 {
 678         pmd_t *pmd;
 679         int i;
 680
 681         for (i = 0; i < PTRS_PER_PMD; i++) {
 682                 pmd = pmd_start + i;
 683                 if (!pmd_none(*pmd))
 684                         return;
 685         }
 686
 687         pmd_free(&init_mm, pmd_start);
 688         pud_clear(pud);
 689 }
 690
 691 struct change_mapping_params {
 692         pte_t *pte;
 693         unsigned long start;
 694         unsigned long end;
 695         unsigned long aligned_start;
 696         unsigned long aligned_end;
 697 };
 698
 699 static int __meminit stop_machine_change_mapping(void *data)
 700 {
 701         struct change_mapping_params *params =
 702                         (struct change_mapping_params *)data;
 703
 704         if (!data)
 705                 return -1;
 706
 707         spin_unlock(&init_mm.page_table_lock);
 708         pte_clear(&init_mm, params->aligned_start, params->pte);
 709         create_physical_mapping(params->aligned_start, params->start, -1);
 710         create_physical_mapping(params->end, params->aligned_end, -1);
 711         spin_lock(&init_mm.page_table_lock);
 712         return 0;
 713 }
 714
 715 static void remove_pte_table(pte_t *pte_start, unsigned long addr,
 716                              unsigned long end)
 717 {
 718         unsigned long next;
 719         pte_t *pte;
 720
 721         pte = pte_start + pte_index(addr);
 722         for (; addr < end; addr = next, pte++) {
 723                 next = (addr + PAGE_SIZE) & PAGE_MASK;
 724                 if (next > end)
 725                         next = end;
 726
 727                 if (!pte_present(*pte))
 728                         continue;
 729
 730                 if (!PAGE_ALIGNED(addr) || !PAGE_ALIGNED(next)) {
 731                         /*
 732                          * The vmemmap_free() and remove_section_mapping()
 733                          * codepaths call us with aligned addresses.
 734                          */
 735                         WARN_ONCE(1, "%s: unaligned range\n", __func__);
 736                         continue;
 737                 }
 738
 739                 pte_clear(&init_mm, addr, pte);
 740         }
 741 }
 742
 743 /*
 744  * clear the pte and potentially split the mapping helper
 745  */
 746 static void __meminit split_kernel_mapping(unsigned long addr, unsigned long end,
 747                                 unsigned long size, pte_t *pte)
 748 {
 749         unsigned long mask = ~(size - 1);
 750         unsigned long aligned_start = addr & mask;
 751         unsigned long aligned_end = addr + size;
 752         struct change_mapping_params params;
 753         bool split_region = false;
 754
 755         if ((end - addr) < size) {
 756                 /*
 757                  * We're going to clear the PTE, but not flushed
 758                  * the mapping, time to remap and flush. The
 759                  * effects if visible outside the processor or
 760                  * if we are running in code close to the
 761                  * mapping we cleared, we are in trouble.
 762                  */
 763                 if (overlaps_kernel_text(aligned_start, addr) ||
 764                         overlaps_kernel_text(end, aligned_end)) {
 765                         /*
 766                          * Hack, just return, don't pte_clear
 767                          */
 768                         WARN_ONCE(1, "Linear mapping %lx->%lx overlaps kernel "
 769                                   "text, not splitting\n", addr, end);
 770                         return;
 771                 }
 772                 split_region = true;
 773         }
 774
 775         if (split_region) {
 776                 params.pte = pte;
 777                 params.start = addr;
 778                 params.end = end;
 779                 params.aligned_start = addr & ~(size - 1);
 780                 params.aligned_end = min_t(unsigned long, aligned_end,
 781                                 (unsigned long)__va(memblock_end_of_DRAM()));
 782                 stop_machine(stop_machine_change_mapping, &params, NULL);
 783                 return;
 784         }
 785
 786         pte_clear(&init_mm, addr, pte);
 787 }
 788
 789 static void remove_pmd_table(pmd_t *pmd_start, unsigned long addr,
 790                              unsigned long end)
 791 {
 792         unsigned long next;
 793         pte_t *pte_base;
 794         pmd_t *pmd;
 795
 796         pmd = pmd_start + pmd_index(addr);
 797         for (; addr < end; addr = next, pmd++) {
 798                 next = pmd_addr_end(addr, end);
 799
 800                 if (!pmd_present(*pmd))
 801                         continue;
 802
 803                 if (pmd_huge(*pmd)) {
 804                         split_kernel_mapping(addr, end, PMD_SIZE, (pte_t *)pmd);
 805                         continue;
 806                 }
 807
 808                 pte_base = (pte_t *)pmd_page_vaddr(*pmd);
 809                 remove_pte_table(pte_base, addr, next);
 810                 free_pte_table(pte_base, pmd);
 811         }
 812 }
 813
 814 static void remove_pud_table(pud_t *pud_start, unsigned long addr,
 815                              unsigned long end)
 816 {
 817         unsigned long next;
 818         pmd_t *pmd_base;
 819         pud_t *pud;
 820
 821         pud = pud_start + pud_index(addr);
 822         for (; addr < end; addr = next, pud++) {
 823                 next = pud_addr_end(addr, end);
 824
 825                 if (!pud_present(*pud))
 826                         continue;
 827
 828                 if (pud_huge(*pud)) {
 829                         split_kernel_mapping(addr, end, PUD_SIZE, (pte_t *)pud);
 830                         continue;
 831                 }
 832
 833                 pmd_base = (pmd_t *)pud_page_vaddr(*pud);
 834                 remove_pmd_table(pmd_base, addr, next);
 835                 free_pmd_table(pmd_base, pud);
 836         }
 837 }
 838
 839 static void __meminit remove_pagetable(unsigned long start, unsigned long end)
 840 {
 841         unsigned long addr, next;
 842         pud_t *pud_base;
 843         pgd_t *pgd;
 844
 845         spin_lock(&init_mm.page_table_lock);
 846
 847         for (addr = start; addr < end; addr = next) {
 848                 next = pgd_addr_end(addr, end);
 849
 850                 pgd = pgd_offset_k(addr);
 851                 if (!pgd_present(*pgd))
 852                         continue;
 853
 854                 if (pgd_huge(*pgd)) {
 855                         split_kernel_mapping(addr, end, PGDIR_SIZE, (pte_t *)pgd);
 856                         continue;
 857                 }
 858
 859                 pud_base = (pud_t *)pgd_page_vaddr(*pgd);
 860                 remove_pud_table(pud_base, addr, next);
 861         }
 862
 863         spin_unlock(&init_mm.page_table_lock);
 864         radix__flush_tlb_kernel_range(start, end);
 865 }
 866
 867 int __meminit radix__create_section_mapping(unsigned long start, unsigned long end, int nid)
 868 {
 869         return create_physical_mapping(start, end, nid);
 870 }
 871
 872 int __meminit radix__remove_section_mapping(unsigned long start, unsigned long end)
 873 {
 874         remove_pagetable(start, end);
 875         return 0;
 876 }
 877 #endif /* CONFIG_MEMORY_HOTPLUG */
 878
 879 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 880 static int __map_kernel_page_nid(unsigned long ea, unsigned long pa,
 881                                  pgprot_t flags, unsigned int map_page_size,
 882                                  int nid)
 883 {
 884         return __map_kernel_page(ea, pa, flags, map_page_size, nid, 0, 0);
 885 }
 886
 887 int __meminit radix__vmemmap_create_mapping(unsigned long start,
 888                                       unsigned long page_size,
 889                                       unsigned long phys)
 890 {
 891         /* Create a PTE encoding */
 892         unsigned long flags = _PAGE_PRESENT | _PAGE_ACCESSED | _PAGE_KERNEL_RW;
 893         int nid = early_pfn_to_nid(phys >> PAGE_SHIFT);
 894         int ret;
 895
 896         ret = __map_kernel_page_nid(start, phys, __pgprot(flags), page_size, nid);
 897         BUG_ON(ret);
 898
 899         return 0;
 900 }
 901
 902 #ifdef CONFIG_MEMORY_HOTPLUG
 903 void __meminit radix__vmemmap_remove_mapping(unsigned long start, unsigned long page_size)
 904 {
 905         remove_pagetable(start, start + page_size);
 906 }
 907 #endif
 908 #endif
 909
 910 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
 911
 912 unsigned long radix__pmd_hugepage_update(struct mm_struct *mm, unsigned long addr,
 913                                   pmd_t *pmdp, unsigned long clr,
 914                                   unsigned long set)
 915 {
 916         unsigned long old;
 917
 918 #ifdef CONFIG_DEBUG_VM
 919         WARN_ON(!radix__pmd_trans_huge(*pmdp) && !pmd_devmap(*pmdp));
 920         assert_spin_locked(pmd_lockptr(mm, pmdp));
 921 #endif
 922
 923         old = radix__pte_update(mm, addr, (pte_t *)pmdp, clr, set, 1);
 924         trace_hugepage_update(addr, old, clr, set);
 925
 926         return old;
 927 }
 928
 929 pmd_t radix__pmdp_collapse_flush(struct vm_area_struct *vma, unsigned long address,
 930                         pmd_t *pmdp)
 931
 932 {
 933         pmd_t pmd;
 934
 935         VM_BUG_ON(address & ~HPAGE_PMD_MASK);
 936         VM_BUG_ON(radix__pmd_trans_huge(*pmdp));
 937         VM_BUG_ON(pmd_devmap(*pmdp));
 938         /*
 939          * khugepaged calls this for normal pmd
 940          */
 941         pmd = *pmdp;
 942         pmd_clear(pmdp);
 943
 944         /*FIXME!!  Verify whether we need this kick below */
 945         serialize_against_pte_lookup(vma->vm_mm);
 946
 947         radix__flush_tlb_collapsed_pmd(vma->vm_mm, address);
 948
 949         return pmd;
 950 }
 951
 952 /*
 953  * For us pgtable_t is pte_t *. Inorder to save the deposisted
 954  * page table, we consider the allocated page table as a list
 955  * head. On withdraw we need to make sure we zero out the used
 956  * list_head memory area.
 957  */
 958 void radix__pgtable_trans_huge_deposit(struct mm_struct *mm, pmd_t *pmdp,
 959                                  pgtable_t pgtable)
 960 {
 961         struct list_head *lh = (struct list_head *) pgtable;
 962
 963         assert_spin_locked(pmd_lockptr(mm, pmdp));
 964
 965         /* FIFO */
 966         if (!pmd_huge_pte(mm, pmdp))
 967                 INIT_LIST_HEAD(lh);
 968         else
 969                 list_add(lh, (struct list_head *) pmd_huge_pte(mm, pmdp));
 970         pmd_huge_pte(mm, pmdp) = pgtable;
 971 }
 972
 973 pgtable_t radix__pgtable_trans_huge_withdraw(struct mm_struct *mm, pmd_t *pmdp)
 974 {
 975         pte_t *ptep;
 976         pgtable_t pgtable;
 977         struct list_head *lh;
 978
 979         assert_spin_locked(pmd_lockptr(mm, pmdp));
 980
 981         /* FIFO */
 982         pgtable = pmd_huge_pte(mm, pmdp);
 983         lh = (struct list_head *) pgtable;
 984         if (list_empty(lh))
 985                 pmd_huge_pte(mm, pmdp) = NULL;
 986         else {
 987                 pmd_huge_pte(mm, pmdp) = (pgtable_t) lh->next;
 988                 list_del(lh);
 989         }
 990         ptep = (pte_t *) pgtable;
 991         *ptep = __pte(0);
 992         ptep++;
 993         *ptep = __pte(0);
 994         return pgtable;
 995 }
 996
 997
 998 pmd_t radix__pmdp_huge_get_and_clear(struct mm_struct *mm,
 999                                unsigned long addr, pmd_t *pmdp)
1000 {
1001         pmd_t old_pmd;
1002         unsigned long old;
1003
1004         old = radix__pmd_hugepage_update(mm, addr, pmdp, ~0UL, 0);
1005         old_pmd = __pmd(old);
1006         /*
1007          * Serialize against find_current_mm_pte which does lock-less
1008          * lookup in page tables with local interrupts disabled. For huge pages
1009          * it casts pmd_t to pte_t. Since format of pte_t is different from
1010          * pmd_t we want to prevent transit from pmd pointing to page table
1011          * to pmd pointing to huge page (and back) while interrupts are disabled.
1012          * We clear pmd to possibly replace it with page table pointer in
1013          * different code paths. So make sure we wait for the parallel
1014          * find_current_mm_pte to finish.
1015          */
1016         serialize_against_pte_lookup(mm);
1017         return old_pmd;
1018 }
1019
1020 int radix__has_transparent_hugepage(void)
1021 {
1022         /* For radix 2M at PMD level means thp */
1023         if (mmu_psize_defs[MMU_PAGE_2M].shift == PMD_SHIFT)
1024                 return 1;
1025         return 0;
1026 }
1027 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1028
1029 void radix__ptep_set_access_flags(struct vm_area_struct *vma, pte_t *ptep,
1030                                   pte_t entry, unsigned long address, int psize)
1031 {
1032         struct mm_struct *mm = vma->vm_mm;
1033         unsigned long set = pte_val(entry) & (_PAGE_DIRTY | _PAGE_ACCESSED |
1034                                               _PAGE_RW | _PAGE_EXEC);
1035
1036         unsigned long change = pte_val(entry) ^ pte_val(*ptep);
1037         /*
1038          * To avoid NMMU hang while relaxing access, we need mark
1039          * the pte invalid in between.
1040          */
1041         if ((change & _PAGE_RW) && atomic_read(&mm->context.copros) > 0) {
1042                 unsigned long old_pte, new_pte;
1043
1044                 old_pte = __radix_pte_update(ptep, _PAGE_PRESENT, _PAGE_INVALID);
1045                 /*
1046                  * new value of pte
1047                  */
1048                 new_pte = old_pte | set;
1049                 radix__flush_tlb_page_psize(mm, address, psize);
1050                 __radix_pte_update(ptep, _PAGE_INVALID, new_pte);
1051         } else {
1052                 __radix_pte_update(ptep, 0, set);
1053                 /*
1054                  * Book3S does not require a TLB flush when relaxing access
1055                  * restrictions when the address space is not attached to a
1056                  * NMMU, because the core MMU will reload the pte after taking
1057                  * an access fault, which is defined by the architectue.
1058                  */
1059         }
1060         /* See ptesync comment in radix__set_pte_at */
1061 }
1062
1063 void radix__ptep_modify_prot_commit(struct vm_area_struct *vma,
1064                                     unsigned long addr, pte_t *ptep,
1065                                     pte_t old_pte, pte_t pte)
1066 {
1067         struct mm_struct *mm = vma->vm_mm;
1068
1069         /*
1070          * To avoid NMMU hang while relaxing access we need to flush the tlb before
1071          * we set the new value. We need to do this only for radix, because hash
1072          * translation does flush when updating the linux pte.
1073          */
1074         if (is_pte_rw_upgrade(pte_val(old_pte), pte_val(pte)) &&
1075             (atomic_read(&mm->context.copros) > 0))
1076                 radix__flush_tlb_page(vma, addr);
1077
1078         set_pte_at(mm, addr, ptep, pte);
1079 }