arch/powerpc/mm/hash_utils_64.c

   1 /*
   2  * PowerPC64 port by Mike Corrigan and Dave Engebretsen
   3  *   {mikejc|engebret}@us.ibm.com
   4  *
   5  *    Copyright (c) 2000 Mike Corrigan <mikejc@us.ibm.com>
   6  *
   7  * SMP scalability work:
   8  *    Copyright (C) 2001 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *    Module name: htab.c
  11  *
  12  *    Description:
  13  *      PowerPC Hashed Page Table functions
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License
  17  * as published by the Free Software Foundation; either version
  18  * 2 of the License, or (at your option) any later version.
  19  */
  20
  21 #undef DEBUG
  22 #undef DEBUG_LOW
  23
  24 #include <linux/spinlock.h>
  25 #include <linux/errno.h>
  26 #include <linux/sched.h>
  27 #include <linux/proc_fs.h>
  28 #include <linux/stat.h>
  29 #include <linux/sysctl.h>
  30 #include <linux/export.h>
  31 #include <linux/ctype.h>
  32 #include <linux/cache.h>
  33 #include <linux/init.h>
  34 #include <linux/signal.h>
  35 #include <linux/memblock.h>
  36 #include <linux/context_tracking.h>
  37
  38 #include <asm/processor.h>
  39 #include <asm/pgtable.h>
  40 #include <asm/mmu.h>
  41 #include <asm/mmu_context.h>
  42 #include <asm/page.h>
  43 #include <asm/types.h>
  44 #include <asm/uaccess.h>
  45 #include <asm/machdep.h>
  46 #include <asm/prom.h>
  47 #include <asm/tlbflush.h>
  48 #include <asm/io.h>
  49 #include <asm/eeh.h>
  50 #include <asm/tlb.h>
  51 #include <asm/cacheflush.h>
  52 #include <asm/cputable.h>
  53 #include <asm/sections.h>
  54 #include <asm/copro.h>
  55 #include <asm/udbg.h>
  56 #include <asm/code-patching.h>
  57 #include <asm/fadump.h>
  58 #include <asm/firmware.h>
  59 #include <asm/tm.h>
  60 #include <asm/trace.h>
  61
  62 #ifdef DEBUG
  63 #define DBG(fmt...) udbg_printf(fmt)
  64 #else
  65 #define DBG(fmt...)
  66 #endif
  67
  68 #ifdef DEBUG_LOW
  69 #define DBG_LOW(fmt...) udbg_printf(fmt)
  70 #else
  71 #define DBG_LOW(fmt...)
  72 #endif
  73
  74 #define KB (1024)
  75 #define MB (1024*KB)
  76 #define GB (1024L*MB)
  77
  78 /*
  79  * Note:  pte   --> Linux PTE
  80  *        HPTE  --> PowerPC Hashed Page Table Entry
  81  *
  82  * Execution context:
  83  *   htab_initialize is called with the MMU off (of course), but
  84  *   the kernel has been copied down to zero so it can directly
  85  *   reference global data.  At this point it is very difficult
  86  *   to print debug info.
  87  *
  88  */
  89
  90 #ifdef CONFIG_U3_DART
  91 extern unsigned long dart_tablebase;
  92 #endif /* CONFIG_U3_DART */
  93
  94 static unsigned long _SDR1;
  95 struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  96 EXPORT_SYMBOL_GPL(mmu_psize_defs);
  97
  98 struct hash_pte *htab_address;
  99 unsigned long htab_size_bytes;
 100 unsigned long htab_hash_mask;
 101 EXPORT_SYMBOL_GPL(htab_hash_mask);
 102 int mmu_linear_psize = MMU_PAGE_4K;
 103 EXPORT_SYMBOL_GPL(mmu_linear_psize);
 104 int mmu_virtual_psize = MMU_PAGE_4K;
 105 int mmu_vmalloc_psize = MMU_PAGE_4K;
 106 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 107 int mmu_vmemmap_psize = MMU_PAGE_4K;
 108 #endif
 109 int mmu_io_psize = MMU_PAGE_4K;
 110 int mmu_kernel_ssize = MMU_SEGSIZE_256M;
 111 EXPORT_SYMBOL_GPL(mmu_kernel_ssize);
 112 int mmu_highuser_ssize = MMU_SEGSIZE_256M;
 113 u16 mmu_slb_size = 64;
 114 EXPORT_SYMBOL_GPL(mmu_slb_size);
 115 #ifdef CONFIG_PPC_64K_PAGES
 116 int mmu_ci_restrictions;
 117 #endif
 118 #ifdef CONFIG_DEBUG_PAGEALLOC
 119 static u8 *linear_map_hash_slots;
 120 static unsigned long linear_map_hash_count;
 121 static DEFINE_SPINLOCK(linear_map_hash_lock);
 122 #endif /* CONFIG_DEBUG_PAGEALLOC */
 123
 124 /* There are definitions of page sizes arrays to be used when none
 125  * is provided by the firmware.
 126  */
 127
 128 /* Pre-POWER4 CPUs (4k pages only)
 129  */
 130 static struct mmu_psize_def mmu_psize_defaults_old[] = {
 131         [MMU_PAGE_4K] = {
 132                 .shift  = 12,
 133                 .sllp   = 0,
 134                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 135                 .avpnm  = 0,
 136                 .tlbiel = 0,
 137         },
 138 };
 139
 140 /* POWER4, GPUL, POWER5
 141  *
 142  * Support for 16Mb large pages
 143  */
 144 static struct mmu_psize_def mmu_psize_defaults_gp[] = {
 145         [MMU_PAGE_4K] = {
 146                 .shift  = 12,
 147                 .sllp   = 0,
 148                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 149                 .avpnm  = 0,
 150                 .tlbiel = 1,
 151         },
 152         [MMU_PAGE_16M] = {
 153                 .shift  = 24,
 154                 .sllp   = SLB_VSID_L,
 155                 .penc   = {[0 ... MMU_PAGE_16M - 1] = -1, [MMU_PAGE_16M] = 0,
 156                             [MMU_PAGE_16M + 1 ... MMU_PAGE_COUNT - 1] = -1 },
 157                 .avpnm  = 0x1UL,
 158                 .tlbiel = 0,
 159         },
 160 };
 161
 162 unsigned long htab_convert_pte_flags(unsigned long pteflags)
 163 {
 164         unsigned long rflags = 0;
 165
 166         /* _PAGE_EXEC -> NOEXEC */
 167         if ((pteflags & _PAGE_EXEC) == 0)
 168                 rflags |= HPTE_R_N;
 169         /*
 170          * PPP bits:
 171          * Linux uses slb key 0 for kernel and 1 for user.
 172          * kernel RW areas are mapped with PPP=0b000
 173          * User area is mapped with PPP=0b010 for read/write
 174          * or PPP=0b011 for read-only (including writeable but clean pages).
 175          */
 176         if (pteflags & _PAGE_PRIVILEGED) {
 177                 /*
 178                  * Kernel read only mapped with ppp bits 0b110
 179                  */
 180                 if (!(pteflags & _PAGE_WRITE))
 181                         rflags |= (HPTE_R_PP0 | 0x2);
 182         } else {
 183                 if (pteflags & _PAGE_RWX)
 184                         rflags |= 0x2;
 185                 if (!((pteflags & _PAGE_WRITE) && (pteflags & _PAGE_DIRTY)))
 186                         rflags |= 0x1;
 187         }
 188         /*
 189          * Always add "C" bit for perf. Memory coherence is always enabled
 190          */
 191         rflags |=  HPTE_R_C | HPTE_R_M;
 192         /*
 193          * Add in WIG bits
 194          */
 195
 196         if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_TOLERANT)
 197                 rflags |= HPTE_R_I;
 198         if ((pteflags & _PAGE_CACHE_CTL ) == _PAGE_NON_IDEMPOTENT)
 199                 rflags |= (HPTE_R_I | HPTE_R_G);
 200         if ((pteflags & _PAGE_CACHE_CTL) == _PAGE_SAO)
 201                 rflags |= (HPTE_R_I | HPTE_R_W);
 202
 203         return rflags;
 204 }
 205
 206 int htab_bolt_mapping(unsigned long vstart, unsigned long vend,
 207                       unsigned long pstart, unsigned long prot,
 208                       int psize, int ssize)
 209 {
 210         unsigned long vaddr, paddr;
 211         unsigned int step, shift;
 212         int ret = 0;
 213
 214         shift = mmu_psize_defs[psize].shift;
 215         step = 1 << shift;
 216
 217         prot = htab_convert_pte_flags(prot);
 218
 219         DBG("htab_bolt_mapping(%lx..%lx -> %lx (%lx,%d,%d)\n",
 220             vstart, vend, pstart, prot, psize, ssize);
 221
 222         for (vaddr = vstart, paddr = pstart; vaddr < vend;
 223              vaddr += step, paddr += step) {
 224                 unsigned long hash, hpteg;
 225                 unsigned long vsid = get_kernel_vsid(vaddr, ssize);
 226                 unsigned long vpn  = hpt_vpn(vaddr, vsid, ssize);
 227                 unsigned long tprot = prot;
 228
 229                 /*
 230                  * If we hit a bad address return error.
 231                  */
 232                 if (!vsid)
 233                         return -1;
 234                 /* Make kernel text executable */
 235                 if (overlaps_kernel_text(vaddr, vaddr + step))
 236                         tprot &= ~HPTE_R_N;
 237
 238                 /* Make kvm guest trampolines executable */
 239                 if (overlaps_kvm_tmp(vaddr, vaddr + step))
 240                         tprot &= ~HPTE_R_N;
 241
 242                 /*
 243                  * If relocatable, check if it overlaps interrupt vectors that
 244                  * are copied down to real 0. For relocatable kernel
 245                  * (e.g. kdump case) we copy interrupt vectors down to real
 246                  * address 0. Mark that region as executable. This is
 247                  * because on p8 system with relocation on exception feature
 248                  * enabled, exceptions are raised with MMU (IR=DR=1) ON. Hence
 249                  * in order to execute the interrupt handlers in virtual
 250                  * mode the vector region need to be marked as executable.
 251                  */
 252                 if ((PHYSICAL_START > MEMORY_START) &&
 253                         overlaps_interrupt_vector_text(vaddr, vaddr + step))
 254                                 tprot &= ~HPTE_R_N;
 255
 256                 hash = hpt_hash(vpn, shift, ssize);
 257                 hpteg = ((hash & htab_hash_mask) * HPTES_PER_GROUP);
 258
 259                 BUG_ON(!ppc_md.hpte_insert);
 260                 ret = ppc_md.hpte_insert(hpteg, vpn, paddr, tprot,
 261                                          HPTE_V_BOLTED, psize, psize, ssize);
 262
 263                 if (ret < 0)
 264                         break;
 265
 266 #ifdef CONFIG_DEBUG_PAGEALLOC
 267                 if (debug_pagealloc_enabled() &&
 268                         (paddr >> PAGE_SHIFT) < linear_map_hash_count)
 269                         linear_map_hash_slots[paddr >> PAGE_SHIFT] = ret | 0x80;
 270 #endif /* CONFIG_DEBUG_PAGEALLOC */
 271         }
 272         return ret < 0 ? ret : 0;
 273 }
 274
 275 int htab_remove_mapping(unsigned long vstart, unsigned long vend,
 276                       int psize, int ssize)
 277 {
 278         unsigned long vaddr;
 279         unsigned int step, shift;
 280         int rc;
 281         int ret = 0;
 282
 283         shift = mmu_psize_defs[psize].shift;
 284         step = 1 << shift;
 285
 286         if (!ppc_md.hpte_removebolted)
 287                 return -ENODEV;
 288
 289         for (vaddr = vstart; vaddr < vend; vaddr += step) {
 290                 rc = ppc_md.hpte_removebolted(vaddr, psize, ssize);
 291                 if (rc == -ENOENT) {
 292                         ret = -ENOENT;
 293                         continue;
 294                 }
 295                 if (rc < 0)
 296                         return rc;
 297         }
 298
 299         return ret;
 300 }
 301
 302 static int __init htab_dt_scan_seg_sizes(unsigned long node,
 303                                          const char *uname, int depth,
 304                                          void *data)
 305 {
 306         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 307         const __be32 *prop;
 308         int size = 0;
 309
 310         /* We are scanning "cpu" nodes only */
 311         if (type == NULL || strcmp(type, "cpu") != 0)
 312                 return 0;
 313
 314         prop = of_get_flat_dt_prop(node, "ibm,processor-segment-sizes", &size);
 315         if (prop == NULL)
 316                 return 0;
 317         for (; size >= 4; size -= 4, ++prop) {
 318                 if (be32_to_cpu(prop[0]) == 40) {
 319                         DBG("1T segment support detected\n");
 320                         cur_cpu_spec->mmu_features |= MMU_FTR_1T_SEGMENT;
 321                         return 1;
 322                 }
 323         }
 324         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 325         return 0;
 326 }
 327
 328 static void __init htab_init_seg_sizes(void)
 329 {
 330         of_scan_flat_dt(htab_dt_scan_seg_sizes, NULL);
 331 }
 332
 333 static int __init get_idx_from_shift(unsigned int shift)
 334 {
 335         int idx = -1;
 336
 337         switch (shift) {
 338         case 0xc:
 339                 idx = MMU_PAGE_4K;
 340                 break;
 341         case 0x10:
 342                 idx = MMU_PAGE_64K;
 343                 break;
 344         case 0x14:
 345                 idx = MMU_PAGE_1M;
 346                 break;
 347         case 0x18:
 348                 idx = MMU_PAGE_16M;
 349                 break;
 350         case 0x22:
 351                 idx = MMU_PAGE_16G;
 352                 break;
 353         }
 354         return idx;
 355 }
 356
 357 static int __init htab_dt_scan_page_sizes(unsigned long node,
 358                                           const char *uname, int depth,
 359                                           void *data)
 360 {
 361         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 362         const __be32 *prop;
 363         int size = 0;
 364
 365         /* We are scanning "cpu" nodes only */
 366         if (type == NULL || strcmp(type, "cpu") != 0)
 367                 return 0;
 368
 369         prop = of_get_flat_dt_prop(node, "ibm,segment-page-sizes", &size);
 370         if (!prop)
 371                 return 0;
 372
 373         pr_info("Page sizes from device-tree:\n");
 374         size /= 4;
 375         cur_cpu_spec->mmu_features &= ~(MMU_FTR_16M_PAGE);
 376         while(size > 0) {
 377                 unsigned int base_shift = be32_to_cpu(prop[0]);
 378                 unsigned int slbenc = be32_to_cpu(prop[1]);
 379                 unsigned int lpnum = be32_to_cpu(prop[2]);
 380                 struct mmu_psize_def *def;
 381                 int idx, base_idx;
 382
 383                 size -= 3; prop += 3;
 384                 base_idx = get_idx_from_shift(base_shift);
 385                 if (base_idx < 0) {
 386                         /* skip the pte encoding also */
 387                         prop += lpnum * 2; size -= lpnum * 2;
 388                         continue;
 389                 }
 390                 def = &mmu_psize_defs[base_idx];
 391                 if (base_idx == MMU_PAGE_16M)
 392                         cur_cpu_spec->mmu_features |= MMU_FTR_16M_PAGE;
 393
 394                 def->shift = base_shift;
 395                 if (base_shift <= 23)
 396                         def->avpnm = 0;
 397                 else
 398                         def->avpnm = (1 << (base_shift - 23)) - 1;
 399                 def->sllp = slbenc;
 400                 /*
 401                  * We don't know for sure what's up with tlbiel, so
 402                  * for now we only set it for 4K and 64K pages
 403                  */
 404                 if (base_idx == MMU_PAGE_4K || base_idx == MMU_PAGE_64K)
 405                         def->tlbiel = 1;
 406                 else
 407                         def->tlbiel = 0;
 408
 409                 while (size > 0 && lpnum) {
 410                         unsigned int shift = be32_to_cpu(prop[0]);
 411                         int penc  = be32_to_cpu(prop[1]);
 412
 413                         prop += 2; size -= 2;
 414                         lpnum--;
 415
 416                         idx = get_idx_from_shift(shift);
 417                         if (idx < 0)
 418                                 continue;
 419
 420                         if (penc == -1)
 421                                 pr_err("Invalid penc for base_shift=%d "
 422                                        "shift=%d\n", base_shift, shift);
 423
 424                         def->penc[idx] = penc;
 425                         pr_info("base_shift=%d: shift=%d, sllp=0x%04lx,"
 426                                 " avpnm=0x%08lx, tlbiel=%d, penc=%d\n",
 427                                 base_shift, shift, def->sllp,
 428                                 def->avpnm, def->tlbiel, def->penc[idx]);
 429                 }
 430         }
 431
 432         return 1;
 433 }
 434
 435 #ifdef CONFIG_HUGETLB_PAGE
 436 /* Scan for 16G memory blocks that have been set aside for huge pages
 437  * and reserve those blocks for 16G huge pages.
 438  */
 439 static int __init htab_dt_scan_hugepage_blocks(unsigned long node,
 440                                         const char *uname, int depth,
 441                                         void *data) {
 442         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 443         const __be64 *addr_prop;
 444         const __be32 *page_count_prop;
 445         unsigned int expected_pages;
 446         long unsigned int phys_addr;
 447         long unsigned int block_size;
 448
 449         /* We are scanning "memory" nodes only */
 450         if (type == NULL || strcmp(type, "memory") != 0)
 451                 return 0;
 452
 453         /* This property is the log base 2 of the number of virtual pages that
 454          * will represent this memory block. */
 455         page_count_prop = of_get_flat_dt_prop(node, "ibm,expected#pages", NULL);
 456         if (page_count_prop == NULL)
 457                 return 0;
 458         expected_pages = (1 << be32_to_cpu(page_count_prop[0]));
 459         addr_prop = of_get_flat_dt_prop(node, "reg", NULL);
 460         if (addr_prop == NULL)
 461                 return 0;
 462         phys_addr = be64_to_cpu(addr_prop[0]);
 463         block_size = be64_to_cpu(addr_prop[1]);
 464         if (block_size != (16 * GB))
 465                 return 0;
 466         printk(KERN_INFO "Huge page(16GB) memory: "
 467                         "addr = 0x%lX size = 0x%lX pages = %d\n",
 468                         phys_addr, block_size, expected_pages);
 469         if (phys_addr + (16 * GB) <= memblock_end_of_DRAM()) {
 470                 memblock_reserve(phys_addr, block_size * expected_pages);
 471                 add_gpage(phys_addr, block_size, expected_pages);
 472         }
 473         return 0;
 474 }
 475 #endif /* CONFIG_HUGETLB_PAGE */
 476
 477 static void mmu_psize_set_default_penc(void)
 478 {
 479         int bpsize, apsize;
 480         for (bpsize = 0; bpsize < MMU_PAGE_COUNT; bpsize++)
 481                 for (apsize = 0; apsize < MMU_PAGE_COUNT; apsize++)
 482                         mmu_psize_defs[bpsize].penc[apsize] = -1;
 483 }
 484
 485 #ifdef CONFIG_PPC_64K_PAGES
 486
 487 static bool might_have_hea(void)
 488 {
 489         /*
 490          * The HEA ethernet adapter requires awareness of the
 491          * GX bus. Without that awareness we can easily assume
 492          * we will never see an HEA ethernet device.
 493          */
 494 #ifdef CONFIG_IBMEBUS
 495         return !cpu_has_feature(CPU_FTR_ARCH_207S);
 496 #else
 497         return false;
 498 #endif
 499 }
 500
 501 #endif /* #ifdef CONFIG_PPC_64K_PAGES */
 502
 503 static void __init htab_init_page_sizes(void)
 504 {
 505         int rc;
 506
 507         /* se the invalid penc to -1 */
 508         mmu_psize_set_default_penc();
 509
 510         /* Default to 4K pages only */
 511         memcpy(mmu_psize_defs, mmu_psize_defaults_old,
 512                sizeof(mmu_psize_defaults_old));
 513
 514         /*
 515          * Try to find the available page sizes in the device-tree
 516          */
 517         rc = of_scan_flat_dt(htab_dt_scan_page_sizes, NULL);
 518         if (rc != 0)  /* Found */
 519                 goto found;
 520
 521         /*
 522          * Not in the device-tree, let's fallback on known size
 523          * list for 16M capable GP & GR
 524          */
 525         if (mmu_has_feature(MMU_FTR_16M_PAGE))
 526                 memcpy(mmu_psize_defs, mmu_psize_defaults_gp,
 527                        sizeof(mmu_psize_defaults_gp));
 528 found:
 529         if (!debug_pagealloc_enabled()) {
 530                 /*
 531                  * Pick a size for the linear mapping. Currently, we only
 532                  * support 16M, 1M and 4K which is the default
 533                  */
 534                 if (mmu_psize_defs[MMU_PAGE_16M].shift)
 535                         mmu_linear_psize = MMU_PAGE_16M;
 536                 else if (mmu_psize_defs[MMU_PAGE_1M].shift)
 537                         mmu_linear_psize = MMU_PAGE_1M;
 538         }
 539
 540 #ifdef CONFIG_PPC_64K_PAGES
 541         /*
 542          * Pick a size for the ordinary pages. Default is 4K, we support
 543          * 64K for user mappings and vmalloc if supported by the processor.
 544          * We only use 64k for ioremap if the processor
 545          * (and firmware) support cache-inhibited large pages.
 546          * If not, we use 4k and set mmu_ci_restrictions so that
 547          * hash_page knows to switch processes that use cache-inhibited
 548          * mappings to 4k pages.
 549          */
 550         if (mmu_psize_defs[MMU_PAGE_64K].shift) {
 551                 mmu_virtual_psize = MMU_PAGE_64K;
 552                 mmu_vmalloc_psize = MMU_PAGE_64K;
 553                 if (mmu_linear_psize == MMU_PAGE_4K)
 554                         mmu_linear_psize = MMU_PAGE_64K;
 555                 if (mmu_has_feature(MMU_FTR_CI_LARGE_PAGE)) {
 556                         /*
 557                          * When running on pSeries using 64k pages for ioremap
 558                          * would stop us accessing the HEA ethernet. So if we
 559                          * have the chance of ever seeing one, stay at 4k.
 560                          */
 561                         if (!might_have_hea() || !machine_is(pseries))
 562                                 mmu_io_psize = MMU_PAGE_64K;
 563                 } else
 564                         mmu_ci_restrictions = 1;
 565         }
 566 #endif /* CONFIG_PPC_64K_PAGES */
 567
 568 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 569         /* We try to use 16M pages for vmemmap if that is supported
 570          * and we have at least 1G of RAM at boot
 571          */
 572         if (mmu_psize_defs[MMU_PAGE_16M].shift &&
 573             memblock_phys_mem_size() >= 0x40000000)
 574                 mmu_vmemmap_psize = MMU_PAGE_16M;
 575         else if (mmu_psize_defs[MMU_PAGE_64K].shift)
 576                 mmu_vmemmap_psize = MMU_PAGE_64K;
 577         else
 578                 mmu_vmemmap_psize = MMU_PAGE_4K;
 579 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 580
 581         printk(KERN_DEBUG "Page orders: linear mapping = %d, "
 582                "virtual = %d, io = %d"
 583 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 584                ", vmemmap = %d"
 585 #endif
 586                "\n",
 587                mmu_psize_defs[mmu_linear_psize].shift,
 588                mmu_psize_defs[mmu_virtual_psize].shift,
 589                mmu_psize_defs[mmu_io_psize].shift
 590 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 591                ,mmu_psize_defs[mmu_vmemmap_psize].shift
 592 #endif
 593                );
 594
 595 #ifdef CONFIG_HUGETLB_PAGE
 596         /* Reserve 16G huge page memory sections for huge pages */
 597         of_scan_flat_dt(htab_dt_scan_hugepage_blocks, NULL);
 598 #endif /* CONFIG_HUGETLB_PAGE */
 599 }
 600
 601 static int __init htab_dt_scan_pftsize(unsigned long node,
 602                                        const char *uname, int depth,
 603                                        void *data)
 604 {
 605         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 606         const __be32 *prop;
 607
 608         /* We are scanning "cpu" nodes only */
 609         if (type == NULL || strcmp(type, "cpu") != 0)
 610                 return 0;
 611
 612         prop = of_get_flat_dt_prop(node, "ibm,pft-size", NULL);
 613         if (prop != NULL) {
 614                 /* pft_size[0] is the NUMA CEC cookie */
 615                 ppc64_pft_size = be32_to_cpu(prop[1]);
 616                 return 1;
 617         }
 618         return 0;
 619 }
 620
 621 unsigned htab_shift_for_mem_size(unsigned long mem_size)
 622 {
 623         unsigned memshift = __ilog2(mem_size);
 624         unsigned pshift = mmu_psize_defs[mmu_virtual_psize].shift;
 625         unsigned pteg_shift;
 626
 627         /* round mem_size up to next power of 2 */
 628         if ((1UL << memshift) < mem_size)
 629                 memshift += 1;
 630
 631         /* aim for 2 pages / pteg */
 632         pteg_shift = memshift - (pshift + 1);
 633
 634         /*
 635          * 2^11 PTEGS of 128 bytes each, ie. 2^18 bytes is the minimum htab
 636          * size permitted by the architecture.
 637          */
 638         return max(pteg_shift + 7, 18U);
 639 }
 640
 641 static unsigned long __init htab_get_table_size(void)
 642 {
 643         /* If hash size isn't already provided by the platform, we try to
 644          * retrieve it from the device-tree. If it's not there neither, we
 645          * calculate it now based on the total RAM size
 646          */
 647         if (ppc64_pft_size == 0)
 648                 of_scan_flat_dt(htab_dt_scan_pftsize, NULL);
 649         if (ppc64_pft_size)
 650                 return 1UL << ppc64_pft_size;
 651
 652         return 1UL << htab_shift_for_mem_size(memblock_phys_mem_size());
 653 }
 654
 655 #ifdef CONFIG_MEMORY_HOTPLUG
 656 int create_section_mapping(unsigned long start, unsigned long end)
 657 {
 658         int rc = htab_bolt_mapping(start, end, __pa(start),
 659                                    pgprot_val(PAGE_KERNEL), mmu_linear_psize,
 660                                    mmu_kernel_ssize);
 661
 662         if (rc < 0) {
 663                 int rc2 = htab_remove_mapping(start, end, mmu_linear_psize,
 664                                               mmu_kernel_ssize);
 665                 BUG_ON(rc2 && (rc2 != -ENOENT));
 666         }
 667         return rc;
 668 }
 669
 670 int remove_section_mapping(unsigned long start, unsigned long end)
 671 {
 672         int rc = htab_remove_mapping(start, end, mmu_linear_psize,
 673                                      mmu_kernel_ssize);
 674         WARN_ON(rc < 0);
 675         return rc;
 676 }
 677 #endif /* CONFIG_MEMORY_HOTPLUG */
 678
 679 static void __init hash_init_partition_table(phys_addr_t hash_table,
 680                                              unsigned long pteg_count)
 681 {
 682         unsigned long ps_field;
 683         unsigned long htab_size;
 684         unsigned long patb_size = 1UL << PATB_SIZE_SHIFT;
 685
 686         /*
 687          * slb llp encoding for the page size used in VPM real mode.
 688          * We can ignore that for lpid 0
 689          */
 690         ps_field = 0;
 691         htab_size =  __ilog2(pteg_count) - 11;
 692
 693         BUILD_BUG_ON_MSG((PATB_SIZE_SHIFT > 24), "Partition table size too large.");
 694         partition_tb = __va(memblock_alloc_base(patb_size, patb_size,
 695                                                 MEMBLOCK_ALLOC_ANYWHERE));
 696
 697         /* Initialize the Partition Table with no entries */
 698         memset((void *)partition_tb, 0, patb_size);
 699         partition_tb->patb0 = cpu_to_be64(ps_field | hash_table | htab_size);
 700         /*
 701          * FIXME!! This should be done via update_partition table
 702          * For now UPRT is 0 for us.
 703          */
 704         partition_tb->patb1 = 0;
 705         DBG("Partition table %p\n", partition_tb);
 706         /*
 707          * update partition table control register,
 708          * 64 K size.
 709          */
 710         mtspr(SPRN_PTCR, __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
 711
 712 }
 713
 714 static void __init htab_initialize(void)
 715 {
 716         unsigned long table;
 717         unsigned long pteg_count;
 718         unsigned long prot;
 719         unsigned long base = 0, size = 0, limit;
 720         struct memblock_region *reg;
 721
 722         DBG(" -> htab_initialize()\n");
 723
 724         /* Initialize segment sizes */
 725         htab_init_seg_sizes();
 726
 727         /* Initialize page sizes */
 728         htab_init_page_sizes();
 729
 730         if (mmu_has_feature(MMU_FTR_1T_SEGMENT)) {
 731                 mmu_kernel_ssize = MMU_SEGSIZE_1T;
 732                 mmu_highuser_ssize = MMU_SEGSIZE_1T;
 733                 printk(KERN_INFO "Using 1TB segments\n");
 734         }
 735
 736         /*
 737          * Calculate the required size of the htab.  We want the number of
 738          * PTEGs to equal one half the number of real pages.
 739          */
 740         htab_size_bytes = htab_get_table_size();
 741         pteg_count = htab_size_bytes >> 7;
 742
 743         htab_hash_mask = pteg_count - 1;
 744
 745         if (firmware_has_feature(FW_FEATURE_LPAR)) {
 746                 /* Using a hypervisor which owns the htab */
 747                 htab_address = NULL;
 748                 _SDR1 = 0;
 749 #ifdef CONFIG_FA_DUMP
 750                 /*
 751                  * If firmware assisted dump is active firmware preserves
 752                  * the contents of htab along with entire partition memory.
 753                  * Clear the htab if firmware assisted dump is active so
 754                  * that we dont end up using old mappings.
 755                  */
 756                 if (is_fadump_active() && ppc_md.hpte_clear_all)
 757                         ppc_md.hpte_clear_all();
 758 #endif
 759         } else {
 760                 /* Find storage for the HPT.  Must be contiguous in
 761                  * the absolute address space. On cell we want it to be
 762                  * in the first 2 Gig so we can use it for IOMMU hacks.
 763                  */
 764                 if (machine_is(cell))
 765                         limit = 0x80000000;
 766                 else
 767                         limit = MEMBLOCK_ALLOC_ANYWHERE;
 768
 769                 table = memblock_alloc_base(htab_size_bytes, htab_size_bytes, limit);
 770
 771                 DBG("Hash table allocated at %lx, size: %lx\n", table,
 772                     htab_size_bytes);
 773
 774                 htab_address = __va(table);
 775
 776                 /* htab absolute addr + encoded htabsize */
 777                 _SDR1 = table + __ilog2(pteg_count) - 11;
 778
 779                 /* Initialize the HPT with no entries */
 780                 memset((void *)table, 0, htab_size_bytes);
 781
 782                 if (!cpu_has_feature(CPU_FTR_ARCH_300))
 783                         /* Set SDR1 */
 784                         mtspr(SPRN_SDR1, _SDR1);
 785                 else
 786                         hash_init_partition_table(table, pteg_count);
 787         }
 788
 789         prot = pgprot_val(PAGE_KERNEL);
 790
 791 #ifdef CONFIG_DEBUG_PAGEALLOC
 792         if (debug_pagealloc_enabled()) {
 793                 linear_map_hash_count = memblock_end_of_DRAM() >> PAGE_SHIFT;
 794                 linear_map_hash_slots = __va(memblock_alloc_base(
 795                                 linear_map_hash_count, 1, ppc64_rma_size));
 796                 memset(linear_map_hash_slots, 0, linear_map_hash_count);
 797         }
 798 #endif /* CONFIG_DEBUG_PAGEALLOC */
 799
 800         /* On U3 based machines, we need to reserve the DART area and
 801          * _NOT_ map it to avoid cache paradoxes as it's remapped non
 802          * cacheable later on
 803          */
 804
 805         /* create bolted the linear mapping in the hash table */
 806         for_each_memblock(memory, reg) {
 807                 base = (unsigned long)__va(reg->base);
 808                 size = reg->size;
 809
 810                 DBG("creating mapping for region: %lx..%lx (prot: %lx)\n",
 811                     base, size, prot);
 812
 813 #ifdef CONFIG_U3_DART
 814                 /* Do not map the DART space. Fortunately, it will be aligned
 815                  * in such a way that it will not cross two memblock regions and
 816                  * will fit within a single 16Mb page.
 817                  * The DART space is assumed to be a full 16Mb region even if
 818                  * we only use 2Mb of that space. We will use more of it later
 819                  * for AGP GART. We have to use a full 16Mb large page.
 820                  */
 821                 DBG("DART base: %lx\n", dart_tablebase);
 822
 823                 if (dart_tablebase != 0 && dart_tablebase >= base
 824                     && dart_tablebase < (base + size)) {
 825                         unsigned long dart_table_end = dart_tablebase + 16 * MB;
 826                         if (base != dart_tablebase)
 827                                 BUG_ON(htab_bolt_mapping(base, dart_tablebase,
 828                                                         __pa(base), prot,
 829                                                         mmu_linear_psize,
 830                                                         mmu_kernel_ssize));
 831                         if ((base + size) > dart_table_end)
 832                                 BUG_ON(htab_bolt_mapping(dart_tablebase+16*MB,
 833                                                         base + size,
 834                                                         __pa(dart_table_end),
 835                                                          prot,
 836                                                          mmu_linear_psize,
 837                                                          mmu_kernel_ssize));
 838                         continue;
 839                 }
 840 #endif /* CONFIG_U3_DART */
 841                 BUG_ON(htab_bolt_mapping(base, base + size, __pa(base),
 842                                 prot, mmu_linear_psize, mmu_kernel_ssize));
 843         }
 844         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 845
 846         /*
 847          * If we have a memory_limit and we've allocated TCEs then we need to
 848          * explicitly map the TCE area at the top of RAM. We also cope with the
 849          * case that the TCEs start below memory_limit.
 850          * tce_alloc_start/end are 16MB aligned so the mapping should work
 851          * for either 4K or 16MB pages.
 852          */
 853         if (tce_alloc_start) {
 854                 tce_alloc_start = (unsigned long)__va(tce_alloc_start);
 855                 tce_alloc_end = (unsigned long)__va(tce_alloc_end);
 856
 857                 if (base + size >= tce_alloc_start)
 858                         tce_alloc_start = base + size + 1;
 859
 860                 BUG_ON(htab_bolt_mapping(tce_alloc_start, tce_alloc_end,
 861                                          __pa(tce_alloc_start), prot,
 862                                          mmu_linear_psize, mmu_kernel_ssize));
 863         }
 864
 865
 866         DBG(" <- htab_initialize()\n");
 867 }
 868 #undef KB
 869 #undef MB
 870
 871 void __init early_init_mmu(void)
 872 {
 873         /* Initialize the MMU Hash table and create the linear mapping
 874          * of memory. Has to be done before SLB initialization as this is
 875          * currently where the page size encoding is obtained.
 876          */
 877         htab_initialize();
 878
 879         /* Initialize SLB management */
 880         slb_initialize();
 881 }
 882
 883 #ifdef CONFIG_SMP
 884 void early_init_mmu_secondary(void)
 885 {
 886         /* Initialize hash table for that CPU */
 887         if (!firmware_has_feature(FW_FEATURE_LPAR))
 888                 mtspr(SPRN_SDR1, _SDR1);
 889
 890         /* Initialize SLB */
 891         slb_initialize();
 892 }
 893 #endif /* CONFIG_SMP */
 894
 895 /*
 896  * Called by asm hashtable.S for doing lazy icache flush
 897  */
 898 unsigned int hash_page_do_lazy_icache(unsigned int pp, pte_t pte, int trap)
 899 {
 900         struct page *page;
 901
 902         if (!pfn_valid(pte_pfn(pte)))
 903                 return pp;
 904
 905         page = pte_page(pte);
 906
 907         /* page is dirty */
 908         if (!test_bit(PG_arch_1, &page->flags) && !PageReserved(page)) {
 909                 if (trap == 0x400) {
 910                         flush_dcache_icache_page(page);
 911                         set_bit(PG_arch_1, &page->flags);
 912                 } else
 913                         pp |= HPTE_R_N;
 914         }
 915         return pp;
 916 }
 917
 918 #ifdef CONFIG_PPC_MM_SLICES
 919 static unsigned int get_paca_psize(unsigned long addr)
 920 {
 921         u64 lpsizes;
 922         unsigned char *hpsizes;
 923         unsigned long index, mask_index;
 924
 925         if (addr < SLICE_LOW_TOP) {
 926                 lpsizes = get_paca()->mm_ctx_low_slices_psize;
 927                 index = GET_LOW_SLICE_INDEX(addr);
 928                 return (lpsizes >> (index * 4)) & 0xF;
 929         }
 930         hpsizes = get_paca()->mm_ctx_high_slices_psize;
 931         index = GET_HIGH_SLICE_INDEX(addr);
 932         mask_index = index & 0x1;
 933         return (hpsizes[index >> 1] >> (mask_index * 4)) & 0xF;
 934 }
 935
 936 #else
 937 unsigned int get_paca_psize(unsigned long addr)
 938 {
 939         return get_paca()->mm_ctx_user_psize;
 940 }
 941 #endif
 942
 943 /*
 944  * Demote a segment to using 4k pages.
 945  * For now this makes the whole process use 4k pages.
 946  */
 947 #ifdef CONFIG_PPC_64K_PAGES
 948 void demote_segment_4k(struct mm_struct *mm, unsigned long addr)
 949 {
 950         if (get_slice_psize(mm, addr) == MMU_PAGE_4K)
 951                 return;
 952         slice_set_range_psize(mm, addr, 1, MMU_PAGE_4K);
 953         copro_flush_all_slbs(mm);
 954         if ((get_paca_psize(addr) != MMU_PAGE_4K) && (current->mm == mm)) {
 955
 956                 copy_mm_to_paca(&mm->context);
 957                 slb_flush_and_rebolt();
 958         }
 959 }
 960 #endif /* CONFIG_PPC_64K_PAGES */
 961
 962 #ifdef CONFIG_PPC_SUBPAGE_PROT
 963 /*
 964  * This looks up a 2-bit protection code for a 4k subpage of a 64k page.
 965  * Userspace sets the subpage permissions using the subpage_prot system call.
 966  *
 967  * Result is 0: full permissions, _PAGE_RW: read-only,
 968  * _PAGE_RWX: no access.
 969  */
 970 static int subpage_protection(struct mm_struct *mm, unsigned long ea)
 971 {
 972         struct subpage_prot_table *spt = &mm->context.spt;
 973         u32 spp = 0;
 974         u32 **sbpm, *sbpp;
 975
 976         if (ea >= spt->maxaddr)
 977                 return 0;
 978         if (ea < 0x100000000UL) {
 979                 /* addresses below 4GB use spt->low_prot */
 980                 sbpm = spt->low_prot;
 981         } else {
 982                 sbpm = spt->protptrs[ea >> SBP_L3_SHIFT];
 983                 if (!sbpm)
 984                         return 0;
 985         }
 986         sbpp = sbpm[(ea >> SBP_L2_SHIFT) & (SBP_L2_COUNT - 1)];
 987         if (!sbpp)
 988                 return 0;
 989         spp = sbpp[(ea >> PAGE_SHIFT) & (SBP_L1_COUNT - 1)];
 990
 991         /* extract 2-bit bitfield for this 4k subpage */
 992         spp >>= 30 - 2 * ((ea >> 12) & 0xf);
 993
 994         /*
 995          * 0 -> full premission
 996          * 1 -> Read only
 997          * 2 -> no access.
 998          * We return the flag that need to be cleared.
 999          */
1000         spp = ((spp & 2) ? _PAGE_RWX : 0) | ((spp & 1) ? _PAGE_WRITE : 0);
1001         return spp;
1002 }
1003
1004 #else /* CONFIG_PPC_SUBPAGE_PROT */
1005 static inline int subpage_protection(struct mm_struct *mm, unsigned long ea)
1006 {
1007         return 0;
1008 }
1009 #endif
1010
1011 void hash_failure_debug(unsigned long ea, unsigned long access,
1012                         unsigned long vsid, unsigned long trap,
1013                         int ssize, int psize, int lpsize, unsigned long pte)
1014 {
1015         if (!printk_ratelimit())
1016                 return;
1017         pr_info("mm: Hashing failure ! EA=0x%lx access=0x%lx current=%s\n",
1018                 ea, access, current->comm);
1019         pr_info("    trap=0x%lx vsid=0x%lx ssize=%d base psize=%d psize %d pte=0x%lx\n",
1020                 trap, vsid, ssize, psize, lpsize, pte);
1021 }
1022
1023 static void check_paca_psize(unsigned long ea, struct mm_struct *mm,
1024                              int psize, bool user_region)
1025 {
1026         if (user_region) {
1027                 if (psize != get_paca_psize(ea)) {
1028                         copy_mm_to_paca(&mm->context);
1029                         slb_flush_and_rebolt();
1030                 }
1031         } else if (get_paca()->vmalloc_sllp !=
1032                    mmu_psize_defs[mmu_vmalloc_psize].sllp) {
1033                 get_paca()->vmalloc_sllp =
1034                         mmu_psize_defs[mmu_vmalloc_psize].sllp;
1035                 slb_vmalloc_update();
1036         }
1037 }
1038
1039 /* Result code is:
1040  *  0 - handled
1041  *  1 - normal page fault
1042  * -1 - critical hash insertion error
1043  * -2 - access not permitted by subpage protection mechanism
1044  */
1045 int hash_page_mm(struct mm_struct *mm, unsigned long ea,
1046                  unsigned long access, unsigned long trap,
1047                  unsigned long flags)
1048 {
1049         bool is_thp;
1050         enum ctx_state prev_state = exception_enter();
1051         pgd_t *pgdir;
1052         unsigned long vsid;
1053         pte_t *ptep;
1054         unsigned hugeshift;
1055         const struct cpumask *tmp;
1056         int rc, user_region = 0;
1057         int psize, ssize;
1058
1059         DBG_LOW("hash_page(ea=%016lx, access=%lx, trap=%lx\n",
1060                 ea, access, trap);
1061         trace_hash_fault(ea, access, trap);
1062
1063         /* Get region & vsid */
1064         switch (REGION_ID(ea)) {
1065         case USER_REGION_ID:
1066                 user_region = 1;
1067                 if (! mm) {
1068                         DBG_LOW(" user region with no mm !\n");
1069                         rc = 1;
1070                         goto bail;
1071                 }
1072                 psize = get_slice_psize(mm, ea);
1073                 ssize = user_segment_size(ea);
1074                 vsid = get_vsid(mm->context.id, ea, ssize);
1075                 break;
1076         case VMALLOC_REGION_ID:
1077                 vsid = get_kernel_vsid(ea, mmu_kernel_ssize);
1078                 if (ea < VMALLOC_END)
1079                         psize = mmu_vmalloc_psize;
1080                 else
1081                         psize = mmu_io_psize;
1082                 ssize = mmu_kernel_ssize;
1083                 break;
1084         default:
1085                 /* Not a valid range
1086                  * Send the problem up to do_page_fault
1087                  */
1088                 rc = 1;
1089                 goto bail;
1090         }
1091         DBG_LOW(" mm=%p, mm->pgdir=%p, vsid=%016lx\n", mm, mm->pgd, vsid);
1092
1093         /* Bad address. */
1094         if (!vsid) {
1095                 DBG_LOW("Bad address!\n");
1096                 rc = 1;
1097                 goto bail;
1098         }
1099         /* Get pgdir */
1100         pgdir = mm->pgd;
1101         if (pgdir == NULL) {
1102                 rc = 1;
1103                 goto bail;
1104         }
1105
1106         /* Check CPU locality */
1107         tmp = cpumask_of(smp_processor_id());
1108         if (user_region && cpumask_equal(mm_cpumask(mm), tmp))
1109                 flags |= HPTE_LOCAL_UPDATE;
1110
1111 #ifndef CONFIG_PPC_64K_PAGES
1112         /* If we use 4K pages and our psize is not 4K, then we might
1113          * be hitting a special driver mapping, and need to align the
1114          * address before we fetch the PTE.
1115          *
1116          * It could also be a hugepage mapping, in which case this is
1117          * not necessary, but it's not harmful, either.
1118          */
1119         if (psize != MMU_PAGE_4K)
1120                 ea &= ~((1ul << mmu_psize_defs[psize].shift) - 1);
1121 #endif /* CONFIG_PPC_64K_PAGES */
1122
1123         /* Get PTE and page size from page tables */
1124         ptep = __find_linux_pte_or_hugepte(pgdir, ea, &is_thp, &hugeshift);
1125         if (ptep == NULL || !pte_present(*ptep)) {
1126                 DBG_LOW(" no PTE !\n");
1127                 rc = 1;
1128                 goto bail;
1129         }
1130
1131         /* Add _PAGE_PRESENT to the required access perm */
1132         access |= _PAGE_PRESENT;
1133
1134         /* Pre-check access permissions (will be re-checked atomically
1135          * in __hash_page_XX but this pre-check is a fast path
1136          */
1137         if (!check_pte_access(access, pte_val(*ptep))) {
1138                 DBG_LOW(" no access !\n");
1139                 rc = 1;
1140                 goto bail;
1141         }
1142
1143         if (hugeshift) {
1144                 if (is_thp)
1145                         rc = __hash_page_thp(ea, access, vsid, (pmd_t *)ptep,
1146                                              trap, flags, ssize, psize);
1147 #ifdef CONFIG_HUGETLB_PAGE
1148                 else
1149                         rc = __hash_page_huge(ea, access, vsid, ptep, trap,
1150                                               flags, ssize, hugeshift, psize);
1151 #else
1152                 else {
1153                         /*
1154                          * if we have hugeshift, and is not transhuge with
1155                          * hugetlb disabled, something is really wrong.
1156                          */
1157                         rc = 1;
1158                         WARN_ON(1);
1159                 }
1160 #endif
1161                 if (current->mm == mm)
1162                         check_paca_psize(ea, mm, psize, user_region);
1163
1164                 goto bail;
1165         }
1166
1167 #ifndef CONFIG_PPC_64K_PAGES
1168         DBG_LOW(" i-pte: %016lx\n", pte_val(*ptep));
1169 #else
1170         DBG_LOW(" i-pte: %016lx %016lx\n", pte_val(*ptep),
1171                 pte_val(*(ptep + PTRS_PER_PTE)));
1172 #endif
1173         /* Do actual hashing */
1174 #ifdef CONFIG_PPC_64K_PAGES
1175         /* If H_PAGE_4K_PFN is set, make sure this is a 4k segment */
1176         if ((pte_val(*ptep) & H_PAGE_4K_PFN) && psize == MMU_PAGE_64K) {
1177                 demote_segment_4k(mm, ea);
1178                 psize = MMU_PAGE_4K;
1179         }
1180
1181         /* If this PTE is non-cacheable and we have restrictions on
1182          * using non cacheable large pages, then we switch to 4k
1183          */
1184         if (mmu_ci_restrictions && psize == MMU_PAGE_64K && pte_ci(*ptep)) {
1185                 if (user_region) {
1186                         demote_segment_4k(mm, ea);
1187                         psize = MMU_PAGE_4K;
1188                 } else if (ea < VMALLOC_END) {
1189                         /*
1190                          * some driver did a non-cacheable mapping
1191                          * in vmalloc space, so switch vmalloc
1192                          * to 4k pages
1193                          */
1194                         printk(KERN_ALERT "Reducing vmalloc segment "
1195                                "to 4kB pages because of "
1196                                "non-cacheable mapping\n");
1197                         psize = mmu_vmalloc_psize = MMU_PAGE_4K;
1198                         copro_flush_all_slbs(mm);
1199                 }
1200         }
1201
1202 #endif /* CONFIG_PPC_64K_PAGES */
1203
1204         if (current->mm == mm)
1205                 check_paca_psize(ea, mm, psize, user_region);
1206
1207 #ifdef CONFIG_PPC_64K_PAGES
1208         if (psize == MMU_PAGE_64K)
1209                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1210                                      flags, ssize);
1211         else
1212 #endif /* CONFIG_PPC_64K_PAGES */
1213         {
1214                 int spp = subpage_protection(mm, ea);
1215                 if (access & spp)
1216                         rc = -2;
1217                 else
1218                         rc = __hash_page_4K(ea, access, vsid, ptep, trap,
1219                                             flags, ssize, spp);
1220         }
1221
1222         /* Dump some info in case of hash insertion failure, they should
1223          * never happen so it is really useful to know if/when they do
1224          */
1225         if (rc == -1)
1226                 hash_failure_debug(ea, access, vsid, trap, ssize, psize,
1227                                    psize, pte_val(*ptep));
1228 #ifndef CONFIG_PPC_64K_PAGES
1229         DBG_LOW(" o-pte: %016lx\n", pte_val(*ptep));
1230 #else
1231         DBG_LOW(" o-pte: %016lx %016lx\n", pte_val(*ptep),
1232                 pte_val(*(ptep + PTRS_PER_PTE)));
1233 #endif
1234         DBG_LOW(" -> rc=%d\n", rc);
1235
1236 bail:
1237         exception_exit(prev_state);
1238         return rc;
1239 }
1240 EXPORT_SYMBOL_GPL(hash_page_mm);
1241
1242 int hash_page(unsigned long ea, unsigned long access, unsigned long trap,
1243               unsigned long dsisr)
1244 {
1245         unsigned long flags = 0;
1246         struct mm_struct *mm = current->mm;
1247
1248         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1249                 mm = &init_mm;
1250
1251         if (dsisr & DSISR_NOHPTE)
1252                 flags |= HPTE_NOHPTE_UPDATE;
1253
1254         return hash_page_mm(mm, ea, access, trap, flags);
1255 }
1256 EXPORT_SYMBOL_GPL(hash_page);
1257
1258 int __hash_page(unsigned long ea, unsigned long msr, unsigned long trap,
1259                 unsigned long dsisr)
1260 {
1261         unsigned long access = _PAGE_PRESENT | _PAGE_READ;
1262         unsigned long flags = 0;
1263         struct mm_struct *mm = current->mm;
1264
1265         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1266                 mm = &init_mm;
1267
1268         if (dsisr & DSISR_NOHPTE)
1269                 flags |= HPTE_NOHPTE_UPDATE;
1270
1271         if (dsisr & DSISR_ISSTORE)
1272                 access |= _PAGE_WRITE;
1273         /*
1274          * We set _PAGE_PRIVILEGED only when
1275          * kernel mode access kernel space.
1276          *
1277          * _PAGE_PRIVILEGED is NOT set
1278          * 1) when kernel mode access user space
1279          * 2) user space access kernel space.
1280          */
1281         access |= _PAGE_PRIVILEGED;
1282         if ((msr & MSR_PR) || (REGION_ID(ea) == USER_REGION_ID))
1283                 access &= ~_PAGE_PRIVILEGED;
1284
1285         if (trap == 0x400)
1286                 access |= _PAGE_EXEC;
1287
1288         return hash_page_mm(mm, ea, access, trap, flags);
1289 }
1290
1291 void hash_preload(struct mm_struct *mm, unsigned long ea,
1292                   unsigned long access, unsigned long trap)
1293 {
1294         int hugepage_shift;
1295         unsigned long vsid;
1296         pgd_t *pgdir;
1297         pte_t *ptep;
1298         unsigned long flags;
1299         int rc, ssize, update_flags = 0;
1300
1301         BUG_ON(REGION_ID(ea) != USER_REGION_ID);
1302
1303 #ifdef CONFIG_PPC_MM_SLICES
1304         /* We only prefault standard pages for now */
1305         if (unlikely(get_slice_psize(mm, ea) != mm->context.user_psize))
1306                 return;
1307 #endif
1308
1309         DBG_LOW("hash_preload(mm=%p, mm->pgdir=%p, ea=%016lx, access=%lx,"
1310                 " trap=%lx\n", mm, mm->pgd, ea, access, trap);
1311
1312         /* Get Linux PTE if available */
1313         pgdir = mm->pgd;
1314         if (pgdir == NULL)
1315                 return;
1316
1317         /* Get VSID */
1318         ssize = user_segment_size(ea);
1319         vsid = get_vsid(mm->context.id, ea, ssize);
1320         if (!vsid)
1321                 return;
1322         /*
1323          * Hash doesn't like irqs. Walking linux page table with irq disabled
1324          * saves us from holding multiple locks.
1325          */
1326         local_irq_save(flags);
1327
1328         /*
1329          * THP pages use update_mmu_cache_pmd. We don't do
1330          * hash preload there. Hence can ignore THP here
1331          */
1332         ptep = find_linux_pte_or_hugepte(pgdir, ea, NULL, &hugepage_shift);
1333         if (!ptep)
1334                 goto out_exit;
1335
1336         WARN_ON(hugepage_shift);
1337 #ifdef CONFIG_PPC_64K_PAGES
1338         /* If either H_PAGE_4K_PFN or cache inhibited is set (and we are on
1339          * a 64K kernel), then we don't preload, hash_page() will take
1340          * care of it once we actually try to access the page.
1341          * That way we don't have to duplicate all of the logic for segment
1342          * page size demotion here
1343          */
1344         if ((pte_val(*ptep) & H_PAGE_4K_PFN) || pte_ci(*ptep))
1345                 goto out_exit;
1346 #endif /* CONFIG_PPC_64K_PAGES */
1347
1348         /* Is that local to this CPU ? */
1349         if (cpumask_equal(mm_cpumask(mm), cpumask_of(smp_processor_id())))
1350                 update_flags |= HPTE_LOCAL_UPDATE;
1351
1352         /* Hash it in */
1353 #ifdef CONFIG_PPC_64K_PAGES
1354         if (mm->context.user_psize == MMU_PAGE_64K)
1355                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1356                                      update_flags, ssize);
1357         else
1358 #endif /* CONFIG_PPC_64K_PAGES */
1359                 rc = __hash_page_4K(ea, access, vsid, ptep, trap, update_flags,
1360                                     ssize, subpage_protection(mm, ea));
1361
1362         /* Dump some info in case of hash insertion failure, they should
1363          * never happen so it is really useful to know if/when they do
1364          */
1365         if (rc == -1)
1366                 hash_failure_debug(ea, access, vsid, trap, ssize,
1367                                    mm->context.user_psize,
1368                                    mm->context.user_psize,
1369                                    pte_val(*ptep));
1370 out_exit:
1371         local_irq_restore(flags);
1372 }
1373
1374 /* WARNING: This is called from hash_low_64.S, if you change this prototype,
1375  *          do not forget to update the assembly call site !
1376  */
1377 void flush_hash_page(unsigned long vpn, real_pte_t pte, int psize, int ssize,
1378                      unsigned long flags)
1379 {
1380         unsigned long hash, index, shift, hidx, slot;
1381         int local = flags & HPTE_LOCAL_UPDATE;
1382
1383         DBG_LOW("flush_hash_page(vpn=%016lx)\n", vpn);
1384         pte_iterate_hashed_subpages(pte, psize, vpn, index, shift) {
1385                 hash = hpt_hash(vpn, shift, ssize);
1386                 hidx = __rpte_to_hidx(pte, index);
1387                 if (hidx & _PTEIDX_SECONDARY)
1388                         hash = ~hash;
1389                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1390                 slot += hidx & _PTEIDX_GROUP_IX;
1391                 DBG_LOW(" sub %ld: hash=%lx, hidx=%lx\n", index, slot, hidx);
1392                 /*
1393                  * We use same base page size and actual psize, because we don't
1394                  * use these functions for hugepage
1395                  */
1396                 ppc_md.hpte_invalidate(slot, vpn, psize, psize, ssize, local);
1397         } pte_iterate_hashed_end();
1398
1399 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1400         /* Transactions are not aborted by tlbiel, only tlbie.
1401          * Without, syncing a page back to a block device w/ PIO could pick up
1402          * transactional data (bad!) so we force an abort here.  Before the
1403          * sync the page will be made read-only, which will flush_hash_page.
1404          * BIG ISSUE here: if the kernel uses a page from userspace without
1405          * unmapping it first, it may see the speculated version.
1406          */
1407         if (local && cpu_has_feature(CPU_FTR_TM) &&
1408             current->thread.regs &&
1409             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1410                 tm_enable();
1411                 tm_abort(TM_CAUSE_TLBI);
1412         }
1413 #endif
1414 }
1415
1416 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1417 void flush_hash_hugepage(unsigned long vsid, unsigned long addr,
1418                          pmd_t *pmdp, unsigned int psize, int ssize,
1419                          unsigned long flags)
1420 {
1421         int i, max_hpte_count, valid;
1422         unsigned long s_addr;
1423         unsigned char *hpte_slot_array;
1424         unsigned long hidx, shift, vpn, hash, slot;
1425         int local = flags & HPTE_LOCAL_UPDATE;
1426
1427         s_addr = addr & HPAGE_PMD_MASK;
1428         hpte_slot_array = get_hpte_slot_array(pmdp);
1429         /*
1430          * IF we try to do a HUGE PTE update after a withdraw is done.
1431          * we will find the below NULL. This happens when we do
1432          * split_huge_page_pmd
1433          */
1434         if (!hpte_slot_array)
1435                 return;
1436
1437         if (ppc_md.hugepage_invalidate) {
1438                 ppc_md.hugepage_invalidate(vsid, s_addr, hpte_slot_array,
1439                                            psize, ssize, local);
1440                 goto tm_abort;
1441         }
1442         /*
1443          * No bluk hpte removal support, invalidate each entry
1444          */
1445         shift = mmu_psize_defs[psize].shift;
1446         max_hpte_count = HPAGE_PMD_SIZE >> shift;
1447         for (i = 0; i < max_hpte_count; i++) {
1448                 /*
1449                  * 8 bits per each hpte entries
1450                  * 000| [ secondary group (one bit) | hidx (3 bits) | valid bit]
1451                  */
1452                 valid = hpte_valid(hpte_slot_array, i);
1453                 if (!valid)
1454                         continue;
1455                 hidx =  hpte_hash_index(hpte_slot_array, i);
1456
1457                 /* get the vpn */
1458                 addr = s_addr + (i * (1ul << shift));
1459                 vpn = hpt_vpn(addr, vsid, ssize);
1460                 hash = hpt_hash(vpn, shift, ssize);
1461                 if (hidx & _PTEIDX_SECONDARY)
1462                         hash = ~hash;
1463
1464                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1465                 slot += hidx & _PTEIDX_GROUP_IX;
1466                 ppc_md.hpte_invalidate(slot, vpn, psize,
1467                                        MMU_PAGE_16M, ssize, local);
1468         }
1469 tm_abort:
1470 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1471         /* Transactions are not aborted by tlbiel, only tlbie.
1472          * Without, syncing a page back to a block device w/ PIO could pick up
1473          * transactional data (bad!) so we force an abort here.  Before the
1474          * sync the page will be made read-only, which will flush_hash_page.
1475          * BIG ISSUE here: if the kernel uses a page from userspace without
1476          * unmapping it first, it may see the speculated version.
1477          */
1478         if (local && cpu_has_feature(CPU_FTR_TM) &&
1479             current->thread.regs &&
1480             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1481                 tm_enable();
1482                 tm_abort(TM_CAUSE_TLBI);
1483         }
1484 #endif
1485         return;
1486 }
1487 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1488
1489 void flush_hash_range(unsigned long number, int local)
1490 {
1491         if (ppc_md.flush_hash_range)
1492                 ppc_md.flush_hash_range(number, local);
1493         else {
1494                 int i;
1495                 struct ppc64_tlb_batch *batch =
1496                         this_cpu_ptr(&ppc64_tlb_batch);
1497
1498                 for (i = 0; i < number; i++)
1499                         flush_hash_page(batch->vpn[i], batch->pte[i],
1500                                         batch->psize, batch->ssize, local);
1501         }
1502 }
1503
1504 /*
1505  * low_hash_fault is called when we the low level hash code failed
1506  * to instert a PTE due to an hypervisor error
1507  */
1508 void low_hash_fault(struct pt_regs *regs, unsigned long address, int rc)
1509 {
1510         enum ctx_state prev_state = exception_enter();
1511
1512         if (user_mode(regs)) {
1513 #ifdef CONFIG_PPC_SUBPAGE_PROT
1514                 if (rc == -2)
1515                         _exception(SIGSEGV, regs, SEGV_ACCERR, address);
1516                 else
1517 #endif
1518                         _exception(SIGBUS, regs, BUS_ADRERR, address);
1519         } else
1520                 bad_page_fault(regs, address, SIGBUS);
1521
1522         exception_exit(prev_state);
1523 }
1524
1525 long hpte_insert_repeating(unsigned long hash, unsigned long vpn,
1526                            unsigned long pa, unsigned long rflags,
1527                            unsigned long vflags, int psize, int ssize)
1528 {
1529         unsigned long hpte_group;
1530         long slot;
1531
1532 repeat:
1533         hpte_group = ((hash & htab_hash_mask) *
1534                        HPTES_PER_GROUP) & ~0x7UL;
1535
1536         /* Insert into the hash table, primary slot */
1537         slot = ppc_md.hpte_insert(hpte_group, vpn, pa, rflags, vflags,
1538                                   psize, psize, ssize);
1539
1540         /* Primary is full, try the secondary */
1541         if (unlikely(slot == -1)) {
1542                 hpte_group = ((~hash & htab_hash_mask) *
1543                               HPTES_PER_GROUP) & ~0x7UL;
1544                 slot = ppc_md.hpte_insert(hpte_group, vpn, pa, rflags,
1545                                           vflags | HPTE_V_SECONDARY,
1546                                           psize, psize, ssize);
1547                 if (slot == -1) {
1548                         if (mftb() & 0x1)
1549                                 hpte_group = ((hash & htab_hash_mask) *
1550                                               HPTES_PER_GROUP)&~0x7UL;
1551
1552                         ppc_md.hpte_remove(hpte_group);
1553                         goto repeat;
1554                 }
1555         }
1556
1557         return slot;
1558 }
1559
1560 #ifdef CONFIG_DEBUG_PAGEALLOC
1561 static void kernel_map_linear_page(unsigned long vaddr, unsigned long lmi)
1562 {
1563         unsigned long hash;
1564         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1565         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1566         unsigned long mode = htab_convert_pte_flags(pgprot_val(PAGE_KERNEL));
1567         long ret;
1568
1569         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1570
1571         /* Don't create HPTE entries for bad address */
1572         if (!vsid)
1573                 return;
1574
1575         ret = hpte_insert_repeating(hash, vpn, __pa(vaddr), mode,
1576                                     HPTE_V_BOLTED,
1577                                     mmu_linear_psize, mmu_kernel_ssize);
1578
1579         BUG_ON (ret < 0);
1580         spin_lock(&linear_map_hash_lock);
1581         BUG_ON(linear_map_hash_slots[lmi] & 0x80);
1582         linear_map_hash_slots[lmi] = ret | 0x80;
1583         spin_unlock(&linear_map_hash_lock);
1584 }
1585
1586 static void kernel_unmap_linear_page(unsigned long vaddr, unsigned long lmi)
1587 {
1588         unsigned long hash, hidx, slot;
1589         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1590         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1591
1592         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1593         spin_lock(&linear_map_hash_lock);
1594         BUG_ON(!(linear_map_hash_slots[lmi] & 0x80));
1595         hidx = linear_map_hash_slots[lmi] & 0x7f;
1596         linear_map_hash_slots[lmi] = 0;
1597         spin_unlock(&linear_map_hash_lock);
1598         if (hidx & _PTEIDX_SECONDARY)
1599                 hash = ~hash;
1600         slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1601         slot += hidx & _PTEIDX_GROUP_IX;
1602         ppc_md.hpte_invalidate(slot, vpn, mmu_linear_psize, mmu_linear_psize,
1603                                mmu_kernel_ssize, 0);
1604 }
1605
1606 void __kernel_map_pages(struct page *page, int numpages, int enable)
1607 {
1608         unsigned long flags, vaddr, lmi;
1609         int i;
1610
1611         local_irq_save(flags);
1612         for (i = 0; i < numpages; i++, page++) {
1613                 vaddr = (unsigned long)page_address(page);
1614                 lmi = __pa(vaddr) >> PAGE_SHIFT;
1615                 if (lmi >= linear_map_hash_count)
1616                         continue;
1617                 if (enable)
1618                         kernel_map_linear_page(vaddr, lmi);
1619                 else
1620                         kernel_unmap_linear_page(vaddr, lmi);
1621         }
1622         local_irq_restore(flags);
1623 }
1624 #endif /* CONFIG_DEBUG_PAGEALLOC */
1625
1626 void setup_initial_memory_limit(phys_addr_t first_memblock_base,
1627                                 phys_addr_t first_memblock_size)
1628 {
1629         /* We don't currently support the first MEMBLOCK not mapping 0
1630          * physical on those processors
1631          */
1632         BUG_ON(first_memblock_base != 0);
1633
1634         /* On LPAR systems, the first entry is our RMA region,
1635          * non-LPAR 64-bit hash MMU systems don't have a limitation
1636          * on real mode access, but using the first entry works well
1637          * enough. We also clamp it to 1G to avoid some funky things
1638          * such as RTAS bugs etc...
1639          */
1640         ppc64_rma_size = min_t(u64, first_memblock_size, 0x40000000);
1641
1642         /* Finally limit subsequent allocations */
1643         memblock_set_current_limit(ppc64_rma_size);
1644 }