arch/powerpc/mm/hash_utils_64.c

   1 /*
   2  * PowerPC64 port by Mike Corrigan and Dave Engebretsen
   3  *   {mikejc|engebret}@us.ibm.com
   4  *
   5  *    Copyright (c) 2000 Mike Corrigan <mikejc@us.ibm.com>
   6  *
   7  * SMP scalability work:
   8  *    Copyright (C) 2001 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *
  10  *    Module name: htab.c
  11  *
  12  *    Description:
  13  *      PowerPC Hashed Page Table functions
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License
  17  * as published by the Free Software Foundation; either version
  18  * 2 of the License, or (at your option) any later version.
  19  */
  20
  21 #undef DEBUG
  22 #undef DEBUG_LOW
  23
  24 #include <linux/spinlock.h>
  25 #include <linux/errno.h>
  26 #include <linux/sched.h>
  27 #include <linux/proc_fs.h>
  28 #include <linux/stat.h>
  29 #include <linux/sysctl.h>
  30 #include <linux/export.h>
  31 #include <linux/ctype.h>
  32 #include <linux/cache.h>
  33 #include <linux/init.h>
  34 #include <linux/signal.h>
  35 #include <linux/memblock.h>
  36 #include <linux/context_tracking.h>
  37
  38 #include <asm/processor.h>
  39 #include <asm/pgtable.h>
  40 #include <asm/mmu.h>
  41 #include <asm/mmu_context.h>
  42 #include <asm/page.h>
  43 #include <asm/types.h>
  44 #include <asm/uaccess.h>
  45 #include <asm/machdep.h>
  46 #include <asm/prom.h>
  47 #include <asm/tlbflush.h>
  48 #include <asm/io.h>
  49 #include <asm/eeh.h>
  50 #include <asm/tlb.h>
  51 #include <asm/cacheflush.h>
  52 #include <asm/cputable.h>
  53 #include <asm/sections.h>
  54 #include <asm/copro.h>
  55 #include <asm/udbg.h>
  56 #include <asm/code-patching.h>
  57 #include <asm/fadump.h>
  58 #include <asm/firmware.h>
  59 #include <asm/tm.h>
  60 #include <asm/trace.h>
  61
  62 #ifdef DEBUG
  63 #define DBG(fmt...) udbg_printf(fmt)
  64 #else
  65 #define DBG(fmt...)
  66 #endif
  67
  68 #ifdef DEBUG_LOW
  69 #define DBG_LOW(fmt...) udbg_printf(fmt)
  70 #else
  71 #define DBG_LOW(fmt...)
  72 #endif
  73
  74 #define KB (1024)
  75 #define MB (1024*KB)
  76 #define GB (1024L*MB)
  77
  78 /*
  79  * Note:  pte   --> Linux PTE
  80  *        HPTE  --> PowerPC Hashed Page Table Entry
  81  *
  82  * Execution context:
  83  *   htab_initialize is called with the MMU off (of course), but
  84  *   the kernel has been copied down to zero so it can directly
  85  *   reference global data.  At this point it is very difficult
  86  *   to print debug info.
  87  *
  88  */
  89
  90 #ifdef CONFIG_U3_DART
  91 extern unsigned long dart_tablebase;
  92 #endif /* CONFIG_U3_DART */
  93
  94 static unsigned long _SDR1;
  95 struct mmu_psize_def mmu_psize_defs[MMU_PAGE_COUNT];
  96 EXPORT_SYMBOL_GPL(mmu_psize_defs);
  97
  98 struct hash_pte *htab_address;
  99 unsigned long htab_size_bytes;
 100 unsigned long htab_hash_mask;
 101 EXPORT_SYMBOL_GPL(htab_hash_mask);
 102 int mmu_linear_psize = MMU_PAGE_4K;
 103 EXPORT_SYMBOL_GPL(mmu_linear_psize);
 104 int mmu_virtual_psize = MMU_PAGE_4K;
 105 int mmu_vmalloc_psize = MMU_PAGE_4K;
 106 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 107 int mmu_vmemmap_psize = MMU_PAGE_4K;
 108 #endif
 109 int mmu_io_psize = MMU_PAGE_4K;
 110 int mmu_kernel_ssize = MMU_SEGSIZE_256M;
 111 EXPORT_SYMBOL_GPL(mmu_kernel_ssize);
 112 int mmu_highuser_ssize = MMU_SEGSIZE_256M;
 113 u16 mmu_slb_size = 64;
 114 EXPORT_SYMBOL_GPL(mmu_slb_size);
 115 #ifdef CONFIG_PPC_64K_PAGES
 116 int mmu_ci_restrictions;
 117 #endif
 118 #ifdef CONFIG_DEBUG_PAGEALLOC
 119 static u8 *linear_map_hash_slots;
 120 static unsigned long linear_map_hash_count;
 121 static DEFINE_SPINLOCK(linear_map_hash_lock);
 122 #endif /* CONFIG_DEBUG_PAGEALLOC */
 123
 124 /* There are definitions of page sizes arrays to be used when none
 125  * is provided by the firmware.
 126  */
 127
 128 /* Pre-POWER4 CPUs (4k pages only)
 129  */
 130 static struct mmu_psize_def mmu_psize_defaults_old[] = {
 131         [MMU_PAGE_4K] = {
 132                 .shift  = 12,
 133                 .sllp   = 0,
 134                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 135                 .avpnm  = 0,
 136                 .tlbiel = 0,
 137         },
 138 };
 139
 140 /* POWER4, GPUL, POWER5
 141  *
 142  * Support for 16Mb large pages
 143  */
 144 static struct mmu_psize_def mmu_psize_defaults_gp[] = {
 145         [MMU_PAGE_4K] = {
 146                 .shift  = 12,
 147                 .sllp   = 0,
 148                 .penc   = {[MMU_PAGE_4K] = 0, [1 ... MMU_PAGE_COUNT - 1] = -1},
 149                 .avpnm  = 0,
 150                 .tlbiel = 1,
 151         },
 152         [MMU_PAGE_16M] = {
 153                 .shift  = 24,
 154                 .sllp   = SLB_VSID_L,
 155                 .penc   = {[0 ... MMU_PAGE_16M - 1] = -1, [MMU_PAGE_16M] = 0,
 156                             [MMU_PAGE_16M + 1 ... MMU_PAGE_COUNT - 1] = -1 },
 157                 .avpnm  = 0x1UL,
 158                 .tlbiel = 0,
 159         },
 160 };
 161
 162 unsigned long htab_convert_pte_flags(unsigned long pteflags)
 163 {
 164         unsigned long rflags = 0;
 165
 166         /* _PAGE_EXEC -> NOEXEC */
 167         if ((pteflags & _PAGE_EXEC) == 0)
 168                 rflags |= HPTE_R_N;
 169         /*
 170          * PP bits:
 171          * Linux use slb key 0 for kernel and 1 for user.
 172          * kernel areas are mapped by PP bits 00
 173          * and and there is no kernel RO (_PAGE_KERNEL_RO).
 174          * User area mapped by 0x2 and read only use by
 175          * 0x3.
 176          */
 177         if (pteflags & _PAGE_USER) {
 178                 rflags |= 0x2;
 179                 if (!((pteflags & _PAGE_RW) && (pteflags & _PAGE_DIRTY)))
 180                         rflags |= 0x1;
 181         }
 182         /*
 183          * Always add "C" bit for perf. Memory coherence is always enabled
 184          */
 185         rflags |=  HPTE_R_C | HPTE_R_M;
 186         /*
 187          * Add in WIG bits
 188          */
 189         if (pteflags & _PAGE_WRITETHRU)
 190                 rflags |= HPTE_R_W;
 191         if (pteflags & _PAGE_NO_CACHE)
 192                 rflags |= HPTE_R_I;
 193         if (pteflags & _PAGE_GUARDED)
 194                 rflags |= HPTE_R_G;
 195
 196         return rflags;
 197 }
 198
 199 int htab_bolt_mapping(unsigned long vstart, unsigned long vend,
 200                       unsigned long pstart, unsigned long prot,
 201                       int psize, int ssize)
 202 {
 203         unsigned long vaddr, paddr;
 204         unsigned int step, shift;
 205         int ret = 0;
 206
 207         shift = mmu_psize_defs[psize].shift;
 208         step = 1 << shift;
 209
 210         prot = htab_convert_pte_flags(prot);
 211
 212         DBG("htab_bolt_mapping(%lx..%lx -> %lx (%lx,%d,%d)\n",
 213             vstart, vend, pstart, prot, psize, ssize);
 214
 215         for (vaddr = vstart, paddr = pstart; vaddr < vend;
 216              vaddr += step, paddr += step) {
 217                 unsigned long hash, hpteg;
 218                 unsigned long vsid = get_kernel_vsid(vaddr, ssize);
 219                 unsigned long vpn  = hpt_vpn(vaddr, vsid, ssize);
 220                 unsigned long tprot = prot;
 221
 222                 /*
 223                  * If we hit a bad address return error.
 224                  */
 225                 if (!vsid)
 226                         return -1;
 227                 /* Make kernel text executable */
 228                 if (overlaps_kernel_text(vaddr, vaddr + step))
 229                         tprot &= ~HPTE_R_N;
 230
 231                 /* Make kvm guest trampolines executable */
 232                 if (overlaps_kvm_tmp(vaddr, vaddr + step))
 233                         tprot &= ~HPTE_R_N;
 234
 235                 /*
 236                  * If relocatable, check if it overlaps interrupt vectors that
 237                  * are copied down to real 0. For relocatable kernel
 238                  * (e.g. kdump case) we copy interrupt vectors down to real
 239                  * address 0. Mark that region as executable. This is
 240                  * because on p8 system with relocation on exception feature
 241                  * enabled, exceptions are raised with MMU (IR=DR=1) ON. Hence
 242                  * in order to execute the interrupt handlers in virtual
 243                  * mode the vector region need to be marked as executable.
 244                  */
 245                 if ((PHYSICAL_START > MEMORY_START) &&
 246                         overlaps_interrupt_vector_text(vaddr, vaddr + step))
 247                                 tprot &= ~HPTE_R_N;
 248
 249                 hash = hpt_hash(vpn, shift, ssize);
 250                 hpteg = ((hash & htab_hash_mask) * HPTES_PER_GROUP);
 251
 252                 BUG_ON(!ppc_md.hpte_insert);
 253                 ret = ppc_md.hpte_insert(hpteg, vpn, paddr, tprot,
 254                                          HPTE_V_BOLTED, psize, psize, ssize);
 255
 256                 if (ret < 0)
 257                         break;
 258
 259 #ifdef CONFIG_DEBUG_PAGEALLOC
 260                 if (debug_pagealloc_enabled() &&
 261                         (paddr >> PAGE_SHIFT) < linear_map_hash_count)
 262                         linear_map_hash_slots[paddr >> PAGE_SHIFT] = ret | 0x80;
 263 #endif /* CONFIG_DEBUG_PAGEALLOC */
 264         }
 265         return ret < 0 ? ret : 0;
 266 }
 267
 268 #ifdef CONFIG_MEMORY_HOTPLUG
 269 int htab_remove_mapping(unsigned long vstart, unsigned long vend,
 270                       int psize, int ssize)
 271 {
 272         unsigned long vaddr;
 273         unsigned int step, shift;
 274
 275         shift = mmu_psize_defs[psize].shift;
 276         step = 1 << shift;
 277
 278         if (!ppc_md.hpte_removebolted) {
 279                 printk(KERN_WARNING "Platform doesn't implement "
 280                                 "hpte_removebolted\n");
 281                 return -EINVAL;
 282         }
 283
 284         for (vaddr = vstart; vaddr < vend; vaddr += step)
 285                 ppc_md.hpte_removebolted(vaddr, psize, ssize);
 286
 287         return 0;
 288 }
 289 #endif /* CONFIG_MEMORY_HOTPLUG */
 290
 291 static int __init htab_dt_scan_seg_sizes(unsigned long node,
 292                                          const char *uname, int depth,
 293                                          void *data)
 294 {
 295         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 296         const __be32 *prop;
 297         int size = 0;
 298
 299         /* We are scanning "cpu" nodes only */
 300         if (type == NULL || strcmp(type, "cpu") != 0)
 301                 return 0;
 302
 303         prop = of_get_flat_dt_prop(node, "ibm,processor-segment-sizes", &size);
 304         if (prop == NULL)
 305                 return 0;
 306         for (; size >= 4; size -= 4, ++prop) {
 307                 if (be32_to_cpu(prop[0]) == 40) {
 308                         DBG("1T segment support detected\n");
 309                         cur_cpu_spec->mmu_features |= MMU_FTR_1T_SEGMENT;
 310                         return 1;
 311                 }
 312         }
 313         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 314         return 0;
 315 }
 316
 317 static void __init htab_init_seg_sizes(void)
 318 {
 319         of_scan_flat_dt(htab_dt_scan_seg_sizes, NULL);
 320 }
 321
 322 static int __init get_idx_from_shift(unsigned int shift)
 323 {
 324         int idx = -1;
 325
 326         switch (shift) {
 327         case 0xc:
 328                 idx = MMU_PAGE_4K;
 329                 break;
 330         case 0x10:
 331                 idx = MMU_PAGE_64K;
 332                 break;
 333         case 0x14:
 334                 idx = MMU_PAGE_1M;
 335                 break;
 336         case 0x18:
 337                 idx = MMU_PAGE_16M;
 338                 break;
 339         case 0x22:
 340                 idx = MMU_PAGE_16G;
 341                 break;
 342         }
 343         return idx;
 344 }
 345
 346 static int __init htab_dt_scan_page_sizes(unsigned long node,
 347                                           const char *uname, int depth,
 348                                           void *data)
 349 {
 350         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 351         const __be32 *prop;
 352         int size = 0;
 353
 354         /* We are scanning "cpu" nodes only */
 355         if (type == NULL || strcmp(type, "cpu") != 0)
 356                 return 0;
 357
 358         prop = of_get_flat_dt_prop(node, "ibm,segment-page-sizes", &size);
 359         if (!prop)
 360                 return 0;
 361
 362         pr_info("Page sizes from device-tree:\n");
 363         size /= 4;
 364         cur_cpu_spec->mmu_features &= ~(MMU_FTR_16M_PAGE);
 365         while(size > 0) {
 366                 unsigned int base_shift = be32_to_cpu(prop[0]);
 367                 unsigned int slbenc = be32_to_cpu(prop[1]);
 368                 unsigned int lpnum = be32_to_cpu(prop[2]);
 369                 struct mmu_psize_def *def;
 370                 int idx, base_idx;
 371
 372                 size -= 3; prop += 3;
 373                 base_idx = get_idx_from_shift(base_shift);
 374                 if (base_idx < 0) {
 375                         /* skip the pte encoding also */
 376                         prop += lpnum * 2; size -= lpnum * 2;
 377                         continue;
 378                 }
 379                 def = &mmu_psize_defs[base_idx];
 380                 if (base_idx == MMU_PAGE_16M)
 381                         cur_cpu_spec->mmu_features |= MMU_FTR_16M_PAGE;
 382
 383                 def->shift = base_shift;
 384                 if (base_shift <= 23)
 385                         def->avpnm = 0;
 386                 else
 387                         def->avpnm = (1 << (base_shift - 23)) - 1;
 388                 def->sllp = slbenc;
 389                 /*
 390                  * We don't know for sure what's up with tlbiel, so
 391                  * for now we only set it for 4K and 64K pages
 392                  */
 393                 if (base_idx == MMU_PAGE_4K || base_idx == MMU_PAGE_64K)
 394                         def->tlbiel = 1;
 395                 else
 396                         def->tlbiel = 0;
 397
 398                 while (size > 0 && lpnum) {
 399                         unsigned int shift = be32_to_cpu(prop[0]);
 400                         int penc  = be32_to_cpu(prop[1]);
 401
 402                         prop += 2; size -= 2;
 403                         lpnum--;
 404
 405                         idx = get_idx_from_shift(shift);
 406                         if (idx < 0)
 407                                 continue;
 408
 409                         if (penc == -1)
 410                                 pr_err("Invalid penc for base_shift=%d "
 411                                        "shift=%d\n", base_shift, shift);
 412
 413                         def->penc[idx] = penc;
 414                         pr_info("base_shift=%d: shift=%d, sllp=0x%04lx,"
 415                                 " avpnm=0x%08lx, tlbiel=%d, penc=%d\n",
 416                                 base_shift, shift, def->sllp,
 417                                 def->avpnm, def->tlbiel, def->penc[idx]);
 418                 }
 419         }
 420
 421         return 1;
 422 }
 423
 424 #ifdef CONFIG_HUGETLB_PAGE
 425 /* Scan for 16G memory blocks that have been set aside for huge pages
 426  * and reserve those blocks for 16G huge pages.
 427  */
 428 static int __init htab_dt_scan_hugepage_blocks(unsigned long node,
 429                                         const char *uname, int depth,
 430                                         void *data) {
 431         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 432         const __be64 *addr_prop;
 433         const __be32 *page_count_prop;
 434         unsigned int expected_pages;
 435         long unsigned int phys_addr;
 436         long unsigned int block_size;
 437
 438         /* We are scanning "memory" nodes only */
 439         if (type == NULL || strcmp(type, "memory") != 0)
 440                 return 0;
 441
 442         /* This property is the log base 2 of the number of virtual pages that
 443          * will represent this memory block. */
 444         page_count_prop = of_get_flat_dt_prop(node, "ibm,expected#pages", NULL);
 445         if (page_count_prop == NULL)
 446                 return 0;
 447         expected_pages = (1 << be32_to_cpu(page_count_prop[0]));
 448         addr_prop = of_get_flat_dt_prop(node, "reg", NULL);
 449         if (addr_prop == NULL)
 450                 return 0;
 451         phys_addr = be64_to_cpu(addr_prop[0]);
 452         block_size = be64_to_cpu(addr_prop[1]);
 453         if (block_size != (16 * GB))
 454                 return 0;
 455         printk(KERN_INFO "Huge page(16GB) memory: "
 456                         "addr = 0x%lX size = 0x%lX pages = %d\n",
 457                         phys_addr, block_size, expected_pages);
 458         if (phys_addr + (16 * GB) <= memblock_end_of_DRAM()) {
 459                 memblock_reserve(phys_addr, block_size * expected_pages);
 460                 add_gpage(phys_addr, block_size, expected_pages);
 461         }
 462         return 0;
 463 }
 464 #endif /* CONFIG_HUGETLB_PAGE */
 465
 466 static void mmu_psize_set_default_penc(void)
 467 {
 468         int bpsize, apsize;
 469         for (bpsize = 0; bpsize < MMU_PAGE_COUNT; bpsize++)
 470                 for (apsize = 0; apsize < MMU_PAGE_COUNT; apsize++)
 471                         mmu_psize_defs[bpsize].penc[apsize] = -1;
 472 }
 473
 474 #ifdef CONFIG_PPC_64K_PAGES
 475
 476 static bool might_have_hea(void)
 477 {
 478         /*
 479          * The HEA ethernet adapter requires awareness of the
 480          * GX bus. Without that awareness we can easily assume
 481          * we will never see an HEA ethernet device.
 482          */
 483 #ifdef CONFIG_IBMEBUS
 484         return !cpu_has_feature(CPU_FTR_ARCH_207S);
 485 #else
 486         return false;
 487 #endif
 488 }
 489
 490 #endif /* #ifdef CONFIG_PPC_64K_PAGES */
 491
 492 static void __init htab_init_page_sizes(void)
 493 {
 494         int rc;
 495
 496         /* se the invalid penc to -1 */
 497         mmu_psize_set_default_penc();
 498
 499         /* Default to 4K pages only */
 500         memcpy(mmu_psize_defs, mmu_psize_defaults_old,
 501                sizeof(mmu_psize_defaults_old));
 502
 503         /*
 504          * Try to find the available page sizes in the device-tree
 505          */
 506         rc = of_scan_flat_dt(htab_dt_scan_page_sizes, NULL);
 507         if (rc != 0)  /* Found */
 508                 goto found;
 509
 510         /*
 511          * Not in the device-tree, let's fallback on known size
 512          * list for 16M capable GP & GR
 513          */
 514         if (mmu_has_feature(MMU_FTR_16M_PAGE))
 515                 memcpy(mmu_psize_defs, mmu_psize_defaults_gp,
 516                        sizeof(mmu_psize_defaults_gp));
 517 found:
 518         if (!debug_pagealloc_enabled()) {
 519                 /*
 520                  * Pick a size for the linear mapping. Currently, we only
 521                  * support 16M, 1M and 4K which is the default
 522                  */
 523                 if (mmu_psize_defs[MMU_PAGE_16M].shift)
 524                         mmu_linear_psize = MMU_PAGE_16M;
 525                 else if (mmu_psize_defs[MMU_PAGE_1M].shift)
 526                         mmu_linear_psize = MMU_PAGE_1M;
 527         }
 528
 529 #ifdef CONFIG_PPC_64K_PAGES
 530         /*
 531          * Pick a size for the ordinary pages. Default is 4K, we support
 532          * 64K for user mappings and vmalloc if supported by the processor.
 533          * We only use 64k for ioremap if the processor
 534          * (and firmware) support cache-inhibited large pages.
 535          * If not, we use 4k and set mmu_ci_restrictions so that
 536          * hash_page knows to switch processes that use cache-inhibited
 537          * mappings to 4k pages.
 538          */
 539         if (mmu_psize_defs[MMU_PAGE_64K].shift) {
 540                 mmu_virtual_psize = MMU_PAGE_64K;
 541                 mmu_vmalloc_psize = MMU_PAGE_64K;
 542                 if (mmu_linear_psize == MMU_PAGE_4K)
 543                         mmu_linear_psize = MMU_PAGE_64K;
 544                 if (mmu_has_feature(MMU_FTR_CI_LARGE_PAGE)) {
 545                         /*
 546                          * When running on pSeries using 64k pages for ioremap
 547                          * would stop us accessing the HEA ethernet. So if we
 548                          * have the chance of ever seeing one, stay at 4k.
 549                          */
 550                         if (!might_have_hea() || !machine_is(pseries))
 551                                 mmu_io_psize = MMU_PAGE_64K;
 552                 } else
 553                         mmu_ci_restrictions = 1;
 554         }
 555 #endif /* CONFIG_PPC_64K_PAGES */
 556
 557 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 558         /* We try to use 16M pages for vmemmap if that is supported
 559          * and we have at least 1G of RAM at boot
 560          */
 561         if (mmu_psize_defs[MMU_PAGE_16M].shift &&
 562             memblock_phys_mem_size() >= 0x40000000)
 563                 mmu_vmemmap_psize = MMU_PAGE_16M;
 564         else if (mmu_psize_defs[MMU_PAGE_64K].shift)
 565                 mmu_vmemmap_psize = MMU_PAGE_64K;
 566         else
 567                 mmu_vmemmap_psize = MMU_PAGE_4K;
 568 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 569
 570         printk(KERN_DEBUG "Page orders: linear mapping = %d, "
 571                "virtual = %d, io = %d"
 572 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 573                ", vmemmap = %d"
 574 #endif
 575                "\n",
 576                mmu_psize_defs[mmu_linear_psize].shift,
 577                mmu_psize_defs[mmu_virtual_psize].shift,
 578                mmu_psize_defs[mmu_io_psize].shift
 579 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 580                ,mmu_psize_defs[mmu_vmemmap_psize].shift
 581 #endif
 582                );
 583
 584 #ifdef CONFIG_HUGETLB_PAGE
 585         /* Reserve 16G huge page memory sections for huge pages */
 586         of_scan_flat_dt(htab_dt_scan_hugepage_blocks, NULL);
 587 #endif /* CONFIG_HUGETLB_PAGE */
 588 }
 589
 590 static int __init htab_dt_scan_pftsize(unsigned long node,
 591                                        const char *uname, int depth,
 592                                        void *data)
 593 {
 594         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 595         const __be32 *prop;
 596
 597         /* We are scanning "cpu" nodes only */
 598         if (type == NULL || strcmp(type, "cpu") != 0)
 599                 return 0;
 600
 601         prop = of_get_flat_dt_prop(node, "ibm,pft-size", NULL);
 602         if (prop != NULL) {
 603                 /* pft_size[0] is the NUMA CEC cookie */
 604                 ppc64_pft_size = be32_to_cpu(prop[1]);
 605                 return 1;
 606         }
 607         return 0;
 608 }
 609
 610 static unsigned long __init htab_get_table_size(void)
 611 {
 612         unsigned long mem_size, rnd_mem_size, pteg_count, psize;
 613
 614         /* If hash size isn't already provided by the platform, we try to
 615          * retrieve it from the device-tree. If it's not there neither, we
 616          * calculate it now based on the total RAM size
 617          */
 618         if (ppc64_pft_size == 0)
 619                 of_scan_flat_dt(htab_dt_scan_pftsize, NULL);
 620         if (ppc64_pft_size)
 621                 return 1UL << ppc64_pft_size;
 622
 623         /* round mem_size up to next power of 2 */
 624         mem_size = memblock_phys_mem_size();
 625         rnd_mem_size = 1UL << __ilog2(mem_size);
 626         if (rnd_mem_size < mem_size)
 627                 rnd_mem_size <<= 1;
 628
 629         /* # pages / 2 */
 630         psize = mmu_psize_defs[mmu_virtual_psize].shift;
 631         pteg_count = max(rnd_mem_size >> (psize + 1), 1UL << 11);
 632
 633         return pteg_count << 7;
 634 }
 635
 636 #ifdef CONFIG_MEMORY_HOTPLUG
 637 int create_section_mapping(unsigned long start, unsigned long end)
 638 {
 639         return htab_bolt_mapping(start, end, __pa(start),
 640                                  pgprot_val(PAGE_KERNEL), mmu_linear_psize,
 641                                  mmu_kernel_ssize);
 642 }
 643
 644 int remove_section_mapping(unsigned long start, unsigned long end)
 645 {
 646         return htab_remove_mapping(start, end, mmu_linear_psize,
 647                         mmu_kernel_ssize);
 648 }
 649 #endif /* CONFIG_MEMORY_HOTPLUG */
 650
 651 static void __init htab_initialize(void)
 652 {
 653         unsigned long table;
 654         unsigned long pteg_count;
 655         unsigned long prot;
 656         unsigned long base = 0, size = 0, limit;
 657         struct memblock_region *reg;
 658
 659         DBG(" -> htab_initialize()\n");
 660
 661         /* Initialize segment sizes */
 662         htab_init_seg_sizes();
 663
 664         /* Initialize page sizes */
 665         htab_init_page_sizes();
 666
 667         if (mmu_has_feature(MMU_FTR_1T_SEGMENT)) {
 668                 mmu_kernel_ssize = MMU_SEGSIZE_1T;
 669                 mmu_highuser_ssize = MMU_SEGSIZE_1T;
 670                 printk(KERN_INFO "Using 1TB segments\n");
 671         }
 672
 673         /*
 674          * Calculate the required size of the htab.  We want the number of
 675          * PTEGs to equal one half the number of real pages.
 676          */
 677         htab_size_bytes = htab_get_table_size();
 678         pteg_count = htab_size_bytes >> 7;
 679
 680         htab_hash_mask = pteg_count - 1;
 681
 682         if (firmware_has_feature(FW_FEATURE_LPAR)) {
 683                 /* Using a hypervisor which owns the htab */
 684                 htab_address = NULL;
 685                 _SDR1 = 0;
 686 #ifdef CONFIG_FA_DUMP
 687                 /*
 688                  * If firmware assisted dump is active firmware preserves
 689                  * the contents of htab along with entire partition memory.
 690                  * Clear the htab if firmware assisted dump is active so
 691                  * that we dont end up using old mappings.
 692                  */
 693                 if (is_fadump_active() && ppc_md.hpte_clear_all)
 694                         ppc_md.hpte_clear_all();
 695 #endif
 696         } else {
 697                 /* Find storage for the HPT.  Must be contiguous in
 698                  * the absolute address space. On cell we want it to be
 699                  * in the first 2 Gig so we can use it for IOMMU hacks.
 700                  */
 701                 if (machine_is(cell))
 702                         limit = 0x80000000;
 703                 else
 704                         limit = MEMBLOCK_ALLOC_ANYWHERE;
 705
 706                 table = memblock_alloc_base(htab_size_bytes, htab_size_bytes, limit);
 707
 708                 DBG("Hash table allocated at %lx, size: %lx\n", table,
 709                     htab_size_bytes);
 710
 711                 htab_address = __va(table);
 712
 713                 /* htab absolute addr + encoded htabsize */
 714                 _SDR1 = table + __ilog2(pteg_count) - 11;
 715
 716                 /* Initialize the HPT with no entries */
 717                 memset((void *)table, 0, htab_size_bytes);
 718
 719                 /* Set SDR1 */
 720                 mtspr(SPRN_SDR1, _SDR1);
 721         }
 722
 723         prot = pgprot_val(PAGE_KERNEL);
 724
 725 #ifdef CONFIG_DEBUG_PAGEALLOC
 726         if (debug_pagealloc_enabled()) {
 727                 linear_map_hash_count = memblock_end_of_DRAM() >> PAGE_SHIFT;
 728                 linear_map_hash_slots = __va(memblock_alloc_base(
 729                                 linear_map_hash_count, 1, ppc64_rma_size));
 730                 memset(linear_map_hash_slots, 0, linear_map_hash_count);
 731         }
 732 #endif /* CONFIG_DEBUG_PAGEALLOC */
 733
 734         /* On U3 based machines, we need to reserve the DART area and
 735          * _NOT_ map it to avoid cache paradoxes as it's remapped non
 736          * cacheable later on
 737          */
 738
 739         /* create bolted the linear mapping in the hash table */
 740         for_each_memblock(memory, reg) {
 741                 base = (unsigned long)__va(reg->base);
 742                 size = reg->size;
 743
 744                 DBG("creating mapping for region: %lx..%lx (prot: %lx)\n",
 745                     base, size, prot);
 746
 747 #ifdef CONFIG_U3_DART
 748                 /* Do not map the DART space. Fortunately, it will be aligned
 749                  * in such a way that it will not cross two memblock regions and
 750                  * will fit within a single 16Mb page.
 751                  * The DART space is assumed to be a full 16Mb region even if
 752                  * we only use 2Mb of that space. We will use more of it later
 753                  * for AGP GART. We have to use a full 16Mb large page.
 754                  */
 755                 DBG("DART base: %lx\n", dart_tablebase);
 756
 757                 if (dart_tablebase != 0 && dart_tablebase >= base
 758                     && dart_tablebase < (base + size)) {
 759                         unsigned long dart_table_end = dart_tablebase + 16 * MB;
 760                         if (base != dart_tablebase)
 761                                 BUG_ON(htab_bolt_mapping(base, dart_tablebase,
 762                                                         __pa(base), prot,
 763                                                         mmu_linear_psize,
 764                                                         mmu_kernel_ssize));
 765                         if ((base + size) > dart_table_end)
 766                                 BUG_ON(htab_bolt_mapping(dart_tablebase+16*MB,
 767                                                         base + size,
 768                                                         __pa(dart_table_end),
 769                                                          prot,
 770                                                          mmu_linear_psize,
 771                                                          mmu_kernel_ssize));
 772                         continue;
 773                 }
 774 #endif /* CONFIG_U3_DART */
 775                 BUG_ON(htab_bolt_mapping(base, base + size, __pa(base),
 776                                 prot, mmu_linear_psize, mmu_kernel_ssize));
 777         }
 778         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 779
 780         /*
 781          * If we have a memory_limit and we've allocated TCEs then we need to
 782          * explicitly map the TCE area at the top of RAM. We also cope with the
 783          * case that the TCEs start below memory_limit.
 784          * tce_alloc_start/end are 16MB aligned so the mapping should work
 785          * for either 4K or 16MB pages.
 786          */
 787         if (tce_alloc_start) {
 788                 tce_alloc_start = (unsigned long)__va(tce_alloc_start);
 789                 tce_alloc_end = (unsigned long)__va(tce_alloc_end);
 790
 791                 if (base + size >= tce_alloc_start)
 792                         tce_alloc_start = base + size + 1;
 793
 794                 BUG_ON(htab_bolt_mapping(tce_alloc_start, tce_alloc_end,
 795                                          __pa(tce_alloc_start), prot,
 796                                          mmu_linear_psize, mmu_kernel_ssize));
 797         }
 798
 799
 800         DBG(" <- htab_initialize()\n");
 801 }
 802 #undef KB
 803 #undef MB
 804
 805 void __init early_init_mmu(void)
 806 {
 807         /* Initialize the MMU Hash table and create the linear mapping
 808          * of memory. Has to be done before SLB initialization as this is
 809          * currently where the page size encoding is obtained.
 810          */
 811         htab_initialize();
 812
 813         /* Initialize SLB management */
 814         slb_initialize();
 815 }
 816
 817 #ifdef CONFIG_SMP
 818 void early_init_mmu_secondary(void)
 819 {
 820         /* Initialize hash table for that CPU */
 821         if (!firmware_has_feature(FW_FEATURE_LPAR))
 822                 mtspr(SPRN_SDR1, _SDR1);
 823
 824         /* Initialize SLB */
 825         slb_initialize();
 826 }
 827 #endif /* CONFIG_SMP */
 828
 829 /*
 830  * Called by asm hashtable.S for doing lazy icache flush
 831  */
 832 unsigned int hash_page_do_lazy_icache(unsigned int pp, pte_t pte, int trap)
 833 {
 834         struct page *page;
 835
 836         if (!pfn_valid(pte_pfn(pte)))
 837                 return pp;
 838
 839         page = pte_page(pte);
 840
 841         /* page is dirty */
 842         if (!test_bit(PG_arch_1, &page->flags) && !PageReserved(page)) {
 843                 if (trap == 0x400) {
 844                         flush_dcache_icache_page(page);
 845                         set_bit(PG_arch_1, &page->flags);
 846                 } else
 847                         pp |= HPTE_R_N;
 848         }
 849         return pp;
 850 }
 851
 852 #ifdef CONFIG_PPC_MM_SLICES
 853 static unsigned int get_paca_psize(unsigned long addr)
 854 {
 855         u64 lpsizes;
 856         unsigned char *hpsizes;
 857         unsigned long index, mask_index;
 858
 859         if (addr < SLICE_LOW_TOP) {
 860                 lpsizes = get_paca()->mm_ctx_low_slices_psize;
 861                 index = GET_LOW_SLICE_INDEX(addr);
 862                 return (lpsizes >> (index * 4)) & 0xF;
 863         }
 864         hpsizes = get_paca()->mm_ctx_high_slices_psize;
 865         index = GET_HIGH_SLICE_INDEX(addr);
 866         mask_index = index & 0x1;
 867         return (hpsizes[index >> 1] >> (mask_index * 4)) & 0xF;
 868 }
 869
 870 #else
 871 unsigned int get_paca_psize(unsigned long addr)
 872 {
 873         return get_paca()->mm_ctx_user_psize;
 874 }
 875 #endif
 876
 877 /*
 878  * Demote a segment to using 4k pages.
 879  * For now this makes the whole process use 4k pages.
 880  */
 881 #ifdef CONFIG_PPC_64K_PAGES
 882 void demote_segment_4k(struct mm_struct *mm, unsigned long addr)
 883 {
 884         if (get_slice_psize(mm, addr) == MMU_PAGE_4K)
 885                 return;
 886         slice_set_range_psize(mm, addr, 1, MMU_PAGE_4K);
 887         copro_flush_all_slbs(mm);
 888         if ((get_paca_psize(addr) != MMU_PAGE_4K) && (current->mm == mm)) {
 889
 890                 copy_mm_to_paca(&mm->context);
 891                 slb_flush_and_rebolt();
 892         }
 893 }
 894 #endif /* CONFIG_PPC_64K_PAGES */
 895
 896 #ifdef CONFIG_PPC_SUBPAGE_PROT
 897 /*
 898  * This looks up a 2-bit protection code for a 4k subpage of a 64k page.
 899  * Userspace sets the subpage permissions using the subpage_prot system call.
 900  *
 901  * Result is 0: full permissions, _PAGE_RW: read-only,
 902  * _PAGE_USER or _PAGE_USER|_PAGE_RW: no access.
 903  */
 904 static int subpage_protection(struct mm_struct *mm, unsigned long ea)
 905 {
 906         struct subpage_prot_table *spt = &mm->context.spt;
 907         u32 spp = 0;
 908         u32 **sbpm, *sbpp;
 909
 910         if (ea >= spt->maxaddr)
 911                 return 0;
 912         if (ea < 0x100000000UL) {
 913                 /* addresses below 4GB use spt->low_prot */
 914                 sbpm = spt->low_prot;
 915         } else {
 916                 sbpm = spt->protptrs[ea >> SBP_L3_SHIFT];
 917                 if (!sbpm)
 918                         return 0;
 919         }
 920         sbpp = sbpm[(ea >> SBP_L2_SHIFT) & (SBP_L2_COUNT - 1)];
 921         if (!sbpp)
 922                 return 0;
 923         spp = sbpp[(ea >> PAGE_SHIFT) & (SBP_L1_COUNT - 1)];
 924
 925         /* extract 2-bit bitfield for this 4k subpage */
 926         spp >>= 30 - 2 * ((ea >> 12) & 0xf);
 927
 928         /* turn 0,1,2,3 into combination of _PAGE_USER and _PAGE_RW */
 929         spp = ((spp & 2) ? _PAGE_USER : 0) | ((spp & 1) ? _PAGE_RW : 0);
 930         return spp;
 931 }
 932
 933 #else /* CONFIG_PPC_SUBPAGE_PROT */
 934 static inline int subpage_protection(struct mm_struct *mm, unsigned long ea)
 935 {
 936         return 0;
 937 }
 938 #endif
 939
 940 void hash_failure_debug(unsigned long ea, unsigned long access,
 941                         unsigned long vsid, unsigned long trap,
 942                         int ssize, int psize, int lpsize, unsigned long pte)
 943 {
 944         if (!printk_ratelimit())
 945                 return;
 946         pr_info("mm: Hashing failure ! EA=0x%lx access=0x%lx current=%s\n",
 947                 ea, access, current->comm);
 948         pr_info("    trap=0x%lx vsid=0x%lx ssize=%d base psize=%d psize %d pte=0x%lx\n",
 949                 trap, vsid, ssize, psize, lpsize, pte);
 950 }
 951
 952 static void check_paca_psize(unsigned long ea, struct mm_struct *mm,
 953                              int psize, bool user_region)
 954 {
 955         if (user_region) {
 956                 if (psize != get_paca_psize(ea)) {
 957                         copy_mm_to_paca(&mm->context);
 958                         slb_flush_and_rebolt();
 959                 }
 960         } else if (get_paca()->vmalloc_sllp !=
 961                    mmu_psize_defs[mmu_vmalloc_psize].sllp) {
 962                 get_paca()->vmalloc_sllp =
 963                         mmu_psize_defs[mmu_vmalloc_psize].sllp;
 964                 slb_vmalloc_update();
 965         }
 966 }
 967
 968 /* Result code is:
 969  *  0 - handled
 970  *  1 - normal page fault
 971  * -1 - critical hash insertion error
 972  * -2 - access not permitted by subpage protection mechanism
 973  */
 974 int hash_page_mm(struct mm_struct *mm, unsigned long ea,
 975                  unsigned long access, unsigned long trap,
 976                  unsigned long flags)
 977 {
 978         bool is_thp;
 979         enum ctx_state prev_state = exception_enter();
 980         pgd_t *pgdir;
 981         unsigned long vsid;
 982         pte_t *ptep;
 983         unsigned hugeshift;
 984         const struct cpumask *tmp;
 985         int rc, user_region = 0;
 986         int psize, ssize;
 987
 988         DBG_LOW("hash_page(ea=%016lx, access=%lx, trap=%lx\n",
 989                 ea, access, trap);
 990         trace_hash_fault(ea, access, trap);
 991
 992         /* Get region & vsid */
 993         switch (REGION_ID(ea)) {
 994         case USER_REGION_ID:
 995                 user_region = 1;
 996                 if (! mm) {
 997                         DBG_LOW(" user region with no mm !\n");
 998                         rc = 1;
 999                         goto bail;
1000                 }
1001                 psize = get_slice_psize(mm, ea);
1002                 ssize = user_segment_size(ea);
1003                 vsid = get_vsid(mm->context.id, ea, ssize);
1004                 break;
1005         case VMALLOC_REGION_ID:
1006                 vsid = get_kernel_vsid(ea, mmu_kernel_ssize);
1007                 if (ea < VMALLOC_END)
1008                         psize = mmu_vmalloc_psize;
1009                 else
1010                         psize = mmu_io_psize;
1011                 ssize = mmu_kernel_ssize;
1012                 break;
1013         default:
1014                 /* Not a valid range
1015                  * Send the problem up to do_page_fault
1016                  */
1017                 rc = 1;
1018                 goto bail;
1019         }
1020         DBG_LOW(" mm=%p, mm->pgdir=%p, vsid=%016lx\n", mm, mm->pgd, vsid);
1021
1022         /* Bad address. */
1023         if (!vsid) {
1024                 DBG_LOW("Bad address!\n");
1025                 rc = 1;
1026                 goto bail;
1027         }
1028         /* Get pgdir */
1029         pgdir = mm->pgd;
1030         if (pgdir == NULL) {
1031                 rc = 1;
1032                 goto bail;
1033         }
1034
1035         /* Check CPU locality */
1036         tmp = cpumask_of(smp_processor_id());
1037         if (user_region && cpumask_equal(mm_cpumask(mm), tmp))
1038                 flags |= HPTE_LOCAL_UPDATE;
1039
1040 #ifndef CONFIG_PPC_64K_PAGES
1041         /* If we use 4K pages and our psize is not 4K, then we might
1042          * be hitting a special driver mapping, and need to align the
1043          * address before we fetch the PTE.
1044          *
1045          * It could also be a hugepage mapping, in which case this is
1046          * not necessary, but it's not harmful, either.
1047          */
1048         if (psize != MMU_PAGE_4K)
1049                 ea &= ~((1ul << mmu_psize_defs[psize].shift) - 1);
1050 #endif /* CONFIG_PPC_64K_PAGES */
1051
1052         /* Get PTE and page size from page tables */
1053         ptep = __find_linux_pte_or_hugepte(pgdir, ea, &is_thp, &hugeshift);
1054         if (ptep == NULL || !pte_present(*ptep)) {
1055                 DBG_LOW(" no PTE !\n");
1056                 rc = 1;
1057                 goto bail;
1058         }
1059
1060         /* Add _PAGE_PRESENT to the required access perm */
1061         access |= _PAGE_PRESENT;
1062
1063         /* Pre-check access permissions (will be re-checked atomically
1064          * in __hash_page_XX but this pre-check is a fast path
1065          */
1066         if (access & ~pte_val(*ptep)) {
1067                 DBG_LOW(" no access !\n");
1068                 rc = 1;
1069                 goto bail;
1070         }
1071
1072         if (hugeshift) {
1073                 if (is_thp)
1074                         rc = __hash_page_thp(ea, access, vsid, (pmd_t *)ptep,
1075                                              trap, flags, ssize, psize);
1076 #ifdef CONFIG_HUGETLB_PAGE
1077                 else
1078                         rc = __hash_page_huge(ea, access, vsid, ptep, trap,
1079                                               flags, ssize, hugeshift, psize);
1080 #else
1081                 else {
1082                         /*
1083                          * if we have hugeshift, and is not transhuge with
1084                          * hugetlb disabled, something is really wrong.
1085                          */
1086                         rc = 1;
1087                         WARN_ON(1);
1088                 }
1089 #endif
1090                 if (current->mm == mm)
1091                         check_paca_psize(ea, mm, psize, user_region);
1092
1093                 goto bail;
1094         }
1095
1096 #ifndef CONFIG_PPC_64K_PAGES
1097         DBG_LOW(" i-pte: %016lx\n", pte_val(*ptep));
1098 #else
1099         DBG_LOW(" i-pte: %016lx %016lx\n", pte_val(*ptep),
1100                 pte_val(*(ptep + PTRS_PER_PTE)));
1101 #endif
1102         /* Do actual hashing */
1103 #ifdef CONFIG_PPC_64K_PAGES
1104         /* If _PAGE_4K_PFN is set, make sure this is a 4k segment */
1105         if ((pte_val(*ptep) & _PAGE_4K_PFN) && psize == MMU_PAGE_64K) {
1106                 demote_segment_4k(mm, ea);
1107                 psize = MMU_PAGE_4K;
1108         }
1109
1110         /* If this PTE is non-cacheable and we have restrictions on
1111          * using non cacheable large pages, then we switch to 4k
1112          */
1113         if (mmu_ci_restrictions && psize == MMU_PAGE_64K &&
1114             (pte_val(*ptep) & _PAGE_NO_CACHE)) {
1115                 if (user_region) {
1116                         demote_segment_4k(mm, ea);
1117                         psize = MMU_PAGE_4K;
1118                 } else if (ea < VMALLOC_END) {
1119                         /*
1120                          * some driver did a non-cacheable mapping
1121                          * in vmalloc space, so switch vmalloc
1122                          * to 4k pages
1123                          */
1124                         printk(KERN_ALERT "Reducing vmalloc segment "
1125                                "to 4kB pages because of "
1126                                "non-cacheable mapping\n");
1127                         psize = mmu_vmalloc_psize = MMU_PAGE_4K;
1128                         copro_flush_all_slbs(mm);
1129                 }
1130         }
1131
1132 #endif /* CONFIG_PPC_64K_PAGES */
1133
1134         if (current->mm == mm)
1135                 check_paca_psize(ea, mm, psize, user_region);
1136
1137 #ifdef CONFIG_PPC_64K_PAGES
1138         if (psize == MMU_PAGE_64K)
1139                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1140                                      flags, ssize);
1141         else
1142 #endif /* CONFIG_PPC_64K_PAGES */
1143         {
1144                 int spp = subpage_protection(mm, ea);
1145                 if (access & spp)
1146                         rc = -2;
1147                 else
1148                         rc = __hash_page_4K(ea, access, vsid, ptep, trap,
1149                                             flags, ssize, spp);
1150         }
1151
1152         /* Dump some info in case of hash insertion failure, they should
1153          * never happen so it is really useful to know if/when they do
1154          */
1155         if (rc == -1)
1156                 hash_failure_debug(ea, access, vsid, trap, ssize, psize,
1157                                    psize, pte_val(*ptep));
1158 #ifndef CONFIG_PPC_64K_PAGES
1159         DBG_LOW(" o-pte: %016lx\n", pte_val(*ptep));
1160 #else
1161         DBG_LOW(" o-pte: %016lx %016lx\n", pte_val(*ptep),
1162                 pte_val(*(ptep + PTRS_PER_PTE)));
1163 #endif
1164         DBG_LOW(" -> rc=%d\n", rc);
1165
1166 bail:
1167         exception_exit(prev_state);
1168         return rc;
1169 }
1170 EXPORT_SYMBOL_GPL(hash_page_mm);
1171
1172 int hash_page(unsigned long ea, unsigned long access, unsigned long trap,
1173               unsigned long dsisr)
1174 {
1175         unsigned long flags = 0;
1176         struct mm_struct *mm = current->mm;
1177
1178         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1179                 mm = &init_mm;
1180
1181         if (dsisr & DSISR_NOHPTE)
1182                 flags |= HPTE_NOHPTE_UPDATE;
1183
1184         return hash_page_mm(mm, ea, access, trap, flags);
1185 }
1186 EXPORT_SYMBOL_GPL(hash_page);
1187
1188 int __hash_page(unsigned long ea, unsigned long msr, unsigned long trap,
1189                 unsigned long dsisr)
1190 {
1191         unsigned long access = _PAGE_PRESENT;
1192         unsigned long flags = 0;
1193         struct mm_struct *mm = current->mm;
1194
1195         if (REGION_ID(ea) == VMALLOC_REGION_ID)
1196                 mm = &init_mm;
1197
1198         if (dsisr & DSISR_NOHPTE)
1199                 flags |= HPTE_NOHPTE_UPDATE;
1200
1201         if (dsisr & DSISR_ISSTORE)
1202                 access |= _PAGE_RW;
1203         /*
1204          * We need to set the _PAGE_USER bit if MSR_PR is set or if we are
1205          * accessing a userspace segment (even from the kernel). We assume
1206          * kernel addresses always have the high bit set.
1207          */
1208         if ((msr & MSR_PR) || (REGION_ID(ea) == USER_REGION_ID))
1209                 access |= _PAGE_USER;
1210
1211         if (trap == 0x400)
1212                 access |= _PAGE_EXEC;
1213
1214         return hash_page_mm(mm, ea, access, trap, flags);
1215 }
1216
1217 void hash_preload(struct mm_struct *mm, unsigned long ea,
1218                   unsigned long access, unsigned long trap)
1219 {
1220         int hugepage_shift;
1221         unsigned long vsid;
1222         pgd_t *pgdir;
1223         pte_t *ptep;
1224         unsigned long flags;
1225         int rc, ssize, update_flags = 0;
1226
1227         BUG_ON(REGION_ID(ea) != USER_REGION_ID);
1228
1229 #ifdef CONFIG_PPC_MM_SLICES
1230         /* We only prefault standard pages for now */
1231         if (unlikely(get_slice_psize(mm, ea) != mm->context.user_psize))
1232                 return;
1233 #endif
1234
1235         DBG_LOW("hash_preload(mm=%p, mm->pgdir=%p, ea=%016lx, access=%lx,"
1236                 " trap=%lx\n", mm, mm->pgd, ea, access, trap);
1237
1238         /* Get Linux PTE if available */
1239         pgdir = mm->pgd;
1240         if (pgdir == NULL)
1241                 return;
1242
1243         /* Get VSID */
1244         ssize = user_segment_size(ea);
1245         vsid = get_vsid(mm->context.id, ea, ssize);
1246         if (!vsid)
1247                 return;
1248         /*
1249          * Hash doesn't like irqs. Walking linux page table with irq disabled
1250          * saves us from holding multiple locks.
1251          */
1252         local_irq_save(flags);
1253
1254         /*
1255          * THP pages use update_mmu_cache_pmd. We don't do
1256          * hash preload there. Hence can ignore THP here
1257          */
1258         ptep = find_linux_pte_or_hugepte(pgdir, ea, NULL, &hugepage_shift);
1259         if (!ptep)
1260                 goto out_exit;
1261
1262         WARN_ON(hugepage_shift);
1263 #ifdef CONFIG_PPC_64K_PAGES
1264         /* If either _PAGE_4K_PFN or _PAGE_NO_CACHE is set (and we are on
1265          * a 64K kernel), then we don't preload, hash_page() will take
1266          * care of it once we actually try to access the page.
1267          * That way we don't have to duplicate all of the logic for segment
1268          * page size demotion here
1269          */
1270         if (pte_val(*ptep) & (_PAGE_4K_PFN | _PAGE_NO_CACHE))
1271                 goto out_exit;
1272 #endif /* CONFIG_PPC_64K_PAGES */
1273
1274         /* Is that local to this CPU ? */
1275         if (cpumask_equal(mm_cpumask(mm), cpumask_of(smp_processor_id())))
1276                 update_flags |= HPTE_LOCAL_UPDATE;
1277
1278         /* Hash it in */
1279 #ifdef CONFIG_PPC_64K_PAGES
1280         if (mm->context.user_psize == MMU_PAGE_64K)
1281                 rc = __hash_page_64K(ea, access, vsid, ptep, trap,
1282                                      update_flags, ssize);
1283         else
1284 #endif /* CONFIG_PPC_64K_PAGES */
1285                 rc = __hash_page_4K(ea, access, vsid, ptep, trap, update_flags,
1286                                     ssize, subpage_protection(mm, ea));
1287
1288         /* Dump some info in case of hash insertion failure, they should
1289          * never happen so it is really useful to know if/when they do
1290          */
1291         if (rc == -1)
1292                 hash_failure_debug(ea, access, vsid, trap, ssize,
1293                                    mm->context.user_psize,
1294                                    mm->context.user_psize,
1295                                    pte_val(*ptep));
1296 out_exit:
1297         local_irq_restore(flags);
1298 }
1299
1300 /* WARNING: This is called from hash_low_64.S, if you change this prototype,
1301  *          do not forget to update the assembly call site !
1302  */
1303 void flush_hash_page(unsigned long vpn, real_pte_t pte, int psize, int ssize,
1304                      unsigned long flags)
1305 {
1306         unsigned long hash, index, shift, hidx, slot;
1307         int local = flags & HPTE_LOCAL_UPDATE;
1308
1309         DBG_LOW("flush_hash_page(vpn=%016lx)\n", vpn);
1310         pte_iterate_hashed_subpages(pte, psize, vpn, index, shift) {
1311                 hash = hpt_hash(vpn, shift, ssize);
1312                 hidx = __rpte_to_hidx(pte, index);
1313                 if (hidx & _PTEIDX_SECONDARY)
1314                         hash = ~hash;
1315                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1316                 slot += hidx & _PTEIDX_GROUP_IX;
1317                 DBG_LOW(" sub %ld: hash=%lx, hidx=%lx\n", index, slot, hidx);
1318                 /*
1319                  * We use same base page size and actual psize, because we don't
1320                  * use these functions for hugepage
1321                  */
1322                 ppc_md.hpte_invalidate(slot, vpn, psize, psize, ssize, local);
1323         } pte_iterate_hashed_end();
1324
1325 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1326         /* Transactions are not aborted by tlbiel, only tlbie.
1327          * Without, syncing a page back to a block device w/ PIO could pick up
1328          * transactional data (bad!) so we force an abort here.  Before the
1329          * sync the page will be made read-only, which will flush_hash_page.
1330          * BIG ISSUE here: if the kernel uses a page from userspace without
1331          * unmapping it first, it may see the speculated version.
1332          */
1333         if (local && cpu_has_feature(CPU_FTR_TM) &&
1334             current->thread.regs &&
1335             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1336                 tm_enable();
1337                 tm_abort(TM_CAUSE_TLBI);
1338         }
1339 #endif
1340 }
1341
1342 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1343 void flush_hash_hugepage(unsigned long vsid, unsigned long addr,
1344                          pmd_t *pmdp, unsigned int psize, int ssize,
1345                          unsigned long flags)
1346 {
1347         int i, max_hpte_count, valid;
1348         unsigned long s_addr;
1349         unsigned char *hpte_slot_array;
1350         unsigned long hidx, shift, vpn, hash, slot;
1351         int local = flags & HPTE_LOCAL_UPDATE;
1352
1353         s_addr = addr & HPAGE_PMD_MASK;
1354         hpte_slot_array = get_hpte_slot_array(pmdp);
1355         /*
1356          * IF we try to do a HUGE PTE update after a withdraw is done.
1357          * we will find the below NULL. This happens when we do
1358          * split_huge_page_pmd
1359          */
1360         if (!hpte_slot_array)
1361                 return;
1362
1363         if (ppc_md.hugepage_invalidate) {
1364                 ppc_md.hugepage_invalidate(vsid, s_addr, hpte_slot_array,
1365                                            psize, ssize, local);
1366                 goto tm_abort;
1367         }
1368         /*
1369          * No bluk hpte removal support, invalidate each entry
1370          */
1371         shift = mmu_psize_defs[psize].shift;
1372         max_hpte_count = HPAGE_PMD_SIZE >> shift;
1373         for (i = 0; i < max_hpte_count; i++) {
1374                 /*
1375                  * 8 bits per each hpte entries
1376                  * 000| [ secondary group (one bit) | hidx (3 bits) | valid bit]
1377                  */
1378                 valid = hpte_valid(hpte_slot_array, i);
1379                 if (!valid)
1380                         continue;
1381                 hidx =  hpte_hash_index(hpte_slot_array, i);
1382
1383                 /* get the vpn */
1384                 addr = s_addr + (i * (1ul << shift));
1385                 vpn = hpt_vpn(addr, vsid, ssize);
1386                 hash = hpt_hash(vpn, shift, ssize);
1387                 if (hidx & _PTEIDX_SECONDARY)
1388                         hash = ~hash;
1389
1390                 slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1391                 slot += hidx & _PTEIDX_GROUP_IX;
1392                 ppc_md.hpte_invalidate(slot, vpn, psize,
1393                                        MMU_PAGE_16M, ssize, local);
1394         }
1395 tm_abort:
1396 #ifdef CONFIG_PPC_TRANSACTIONAL_MEM
1397         /* Transactions are not aborted by tlbiel, only tlbie.
1398          * Without, syncing a page back to a block device w/ PIO could pick up
1399          * transactional data (bad!) so we force an abort here.  Before the
1400          * sync the page will be made read-only, which will flush_hash_page.
1401          * BIG ISSUE here: if the kernel uses a page from userspace without
1402          * unmapping it first, it may see the speculated version.
1403          */
1404         if (local && cpu_has_feature(CPU_FTR_TM) &&
1405             current->thread.regs &&
1406             MSR_TM_ACTIVE(current->thread.regs->msr)) {
1407                 tm_enable();
1408                 tm_abort(TM_CAUSE_TLBI);
1409         }
1410 #endif
1411         return;
1412 }
1413 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1414
1415 void flush_hash_range(unsigned long number, int local)
1416 {
1417         if (ppc_md.flush_hash_range)
1418                 ppc_md.flush_hash_range(number, local);
1419         else {
1420                 int i;
1421                 struct ppc64_tlb_batch *batch =
1422                         this_cpu_ptr(&ppc64_tlb_batch);
1423
1424                 for (i = 0; i < number; i++)
1425                         flush_hash_page(batch->vpn[i], batch->pte[i],
1426                                         batch->psize, batch->ssize, local);
1427         }
1428 }
1429
1430 /*
1431  * low_hash_fault is called when we the low level hash code failed
1432  * to instert a PTE due to an hypervisor error
1433  */
1434 void low_hash_fault(struct pt_regs *regs, unsigned long address, int rc)
1435 {
1436         enum ctx_state prev_state = exception_enter();
1437
1438         if (user_mode(regs)) {
1439 #ifdef CONFIG_PPC_SUBPAGE_PROT
1440                 if (rc == -2)
1441                         _exception(SIGSEGV, regs, SEGV_ACCERR, address);
1442                 else
1443 #endif
1444                         _exception(SIGBUS, regs, BUS_ADRERR, address);
1445         } else
1446                 bad_page_fault(regs, address, SIGBUS);
1447
1448         exception_exit(prev_state);
1449 }
1450
1451 long hpte_insert_repeating(unsigned long hash, unsigned long vpn,
1452                            unsigned long pa, unsigned long rflags,
1453                            unsigned long vflags, int psize, int ssize)
1454 {
1455         unsigned long hpte_group;
1456         long slot;
1457
1458 repeat:
1459         hpte_group = ((hash & htab_hash_mask) *
1460                        HPTES_PER_GROUP) & ~0x7UL;
1461
1462         /* Insert into the hash table, primary slot */
1463         slot = ppc_md.hpte_insert(hpte_group, vpn, pa, rflags, vflags,
1464                                   psize, psize, ssize);
1465
1466         /* Primary is full, try the secondary */
1467         if (unlikely(slot == -1)) {
1468                 hpte_group = ((~hash & htab_hash_mask) *
1469                               HPTES_PER_GROUP) & ~0x7UL;
1470                 slot = ppc_md.hpte_insert(hpte_group, vpn, pa, rflags,
1471                                           vflags | HPTE_V_SECONDARY,
1472                                           psize, psize, ssize);
1473                 if (slot == -1) {
1474                         if (mftb() & 0x1)
1475                                 hpte_group = ((hash & htab_hash_mask) *
1476                                               HPTES_PER_GROUP)&~0x7UL;
1477
1478                         ppc_md.hpte_remove(hpte_group);
1479                         goto repeat;
1480                 }
1481         }
1482
1483         return slot;
1484 }
1485
1486 #ifdef CONFIG_DEBUG_PAGEALLOC
1487 static void kernel_map_linear_page(unsigned long vaddr, unsigned long lmi)
1488 {
1489         unsigned long hash;
1490         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1491         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1492         unsigned long mode = htab_convert_pte_flags(pgprot_val(PAGE_KERNEL));
1493         long ret;
1494
1495         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1496
1497         /* Don't create HPTE entries for bad address */
1498         if (!vsid)
1499                 return;
1500
1501         ret = hpte_insert_repeating(hash, vpn, __pa(vaddr), mode,
1502                                     HPTE_V_BOLTED,
1503                                     mmu_linear_psize, mmu_kernel_ssize);
1504
1505         BUG_ON (ret < 0);
1506         spin_lock(&linear_map_hash_lock);
1507         BUG_ON(linear_map_hash_slots[lmi] & 0x80);
1508         linear_map_hash_slots[lmi] = ret | 0x80;
1509         spin_unlock(&linear_map_hash_lock);
1510 }
1511
1512 static void kernel_unmap_linear_page(unsigned long vaddr, unsigned long lmi)
1513 {
1514         unsigned long hash, hidx, slot;
1515         unsigned long vsid = get_kernel_vsid(vaddr, mmu_kernel_ssize);
1516         unsigned long vpn = hpt_vpn(vaddr, vsid, mmu_kernel_ssize);
1517
1518         hash = hpt_hash(vpn, PAGE_SHIFT, mmu_kernel_ssize);
1519         spin_lock(&linear_map_hash_lock);
1520         BUG_ON(!(linear_map_hash_slots[lmi] & 0x80));
1521         hidx = linear_map_hash_slots[lmi] & 0x7f;
1522         linear_map_hash_slots[lmi] = 0;
1523         spin_unlock(&linear_map_hash_lock);
1524         if (hidx & _PTEIDX_SECONDARY)
1525                 hash = ~hash;
1526         slot = (hash & htab_hash_mask) * HPTES_PER_GROUP;
1527         slot += hidx & _PTEIDX_GROUP_IX;
1528         ppc_md.hpte_invalidate(slot, vpn, mmu_linear_psize, mmu_linear_psize,
1529                                mmu_kernel_ssize, 0);
1530 }
1531
1532 void __kernel_map_pages(struct page *page, int numpages, int enable)
1533 {
1534         unsigned long flags, vaddr, lmi;
1535         int i;
1536
1537         local_irq_save(flags);
1538         for (i = 0; i < numpages; i++, page++) {
1539                 vaddr = (unsigned long)page_address(page);
1540                 lmi = __pa(vaddr) >> PAGE_SHIFT;
1541                 if (lmi >= linear_map_hash_count)
1542                         continue;
1543                 if (enable)
1544                         kernel_map_linear_page(vaddr, lmi);
1545                 else
1546                         kernel_unmap_linear_page(vaddr, lmi);
1547         }
1548         local_irq_restore(flags);
1549 }
1550 #endif /* CONFIG_DEBUG_PAGEALLOC */
1551
1552 void setup_initial_memory_limit(phys_addr_t first_memblock_base,
1553                                 phys_addr_t first_memblock_size)
1554 {
1555         /* We don't currently support the first MEMBLOCK not mapping 0
1556          * physical on those processors
1557          */
1558         BUG_ON(first_memblock_base != 0);
1559
1560         /* On LPAR systems, the first entry is our RMA region,
1561          * non-LPAR 64-bit hash MMU systems don't have a limitation
1562          * on real mode access, but using the first entry works well
1563          * enough. We also clamp it to 1G to avoid some funky things
1564          * such as RTAS bugs etc...
1565          */
1566         ppc64_rma_size = min_t(u64, first_memblock_size, 0x40000000);
1567
1568         /* Finally limit subsequent allocations */
1569         memblock_set_current_limit(ppc64_rma_size);
1570 }