arch/powerpc/include/asm/iommu.h

   1 /*
   2  * Copyright (C) 2001 Mike Corrigan & Dave Engebretsen, IBM Corporation
   3  * Rewrite, cleanup:
   4  * Copyright (C) 2004 Olof Johansson <olof@lixom.net>, IBM Corporation
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  19  */
  20
  21 #ifndef _ASM_IOMMU_H
  22 #define _ASM_IOMMU_H
  23 #ifdef __KERNEL__
  24
  25 #include <linux/compiler.h>
  26 #include <linux/spinlock.h>
  27 #include <linux/device.h>
  28 #include <linux/dma-mapping.h>
  29 #include <linux/bitops.h>
  30 #include <asm/machdep.h>
  31 #include <asm/types.h>
  32 #include <asm/pci-bridge.h>
  33 #include <asm/asm-const.h>
  34
  35 #define IOMMU_PAGE_SHIFT_4K      12
  36 #define IOMMU_PAGE_SIZE_4K       (ASM_CONST(1) << IOMMU_PAGE_SHIFT_4K)
  37 #define IOMMU_PAGE_MASK_4K       (~((1 << IOMMU_PAGE_SHIFT_4K) - 1))
  38 #define IOMMU_PAGE_ALIGN_4K(addr) _ALIGN_UP(addr, IOMMU_PAGE_SIZE_4K)
  39
  40 #define IOMMU_PAGE_SIZE(tblptr) (ASM_CONST(1) << (tblptr)->it_page_shift)
  41 #define IOMMU_PAGE_MASK(tblptr) (~((1 << (tblptr)->it_page_shift) - 1))
  42 #define IOMMU_PAGE_ALIGN(addr, tblptr) _ALIGN_UP(addr, IOMMU_PAGE_SIZE(tblptr))
  43
  44 /* Boot time flags */
  45 extern int iommu_is_off;
  46 extern int iommu_force_on;
  47
  48 struct iommu_table_ops {
  49         /*
  50          * When called with direction==DMA_NONE, it is equal to clear().
  51          * uaddr is a linear map address.
  52          */
  53         int (*set)(struct iommu_table *tbl,
  54                         long index, long npages,
  55                         unsigned long uaddr,
  56                         enum dma_data_direction direction,
  57                         unsigned long attrs);
  58 #ifdef CONFIG_IOMMU_API
  59         /*
  60          * Exchanges existing TCE with new TCE plus direction bits;
  61          * returns old TCE and DMA direction mask.
  62          * @tce is a physical address.
  63          */
  64         int (*exchange)(struct iommu_table *tbl,
  65                         long index,
  66                         unsigned long *hpa,
  67                         enum dma_data_direction *direction);
  68         /* Real mode */
  69         int (*exchange_rm)(struct iommu_table *tbl,
  70                         long index,
  71                         unsigned long *hpa,
  72                         enum dma_data_direction *direction);
  73
  74         __be64 *(*useraddrptr)(struct iommu_table *tbl, long index, bool alloc);
  75 #endif
  76         void (*clear)(struct iommu_table *tbl,
  77                         long index, long npages);
  78         /* get() returns a physical address */
  79         unsigned long (*get)(struct iommu_table *tbl, long index);
  80         void (*flush)(struct iommu_table *tbl);
  81         void (*free)(struct iommu_table *tbl);
  82 };
  83
  84 /* These are used by VIO */
  85 extern struct iommu_table_ops iommu_table_lpar_multi_ops;
  86 extern struct iommu_table_ops iommu_table_pseries_ops;
  87
  88 /*
  89  * IOMAP_MAX_ORDER defines the largest contiguous block
  90  * of dma space we can get.  IOMAP_MAX_ORDER = 13
  91  * allows up to 2**12 pages (4096 * 4096) = 16 MB
  92  */
  93 #define IOMAP_MAX_ORDER         13
  94
  95 #define IOMMU_POOL_HASHBITS     2
  96 #define IOMMU_NR_POOLS          (1 << IOMMU_POOL_HASHBITS)
  97
  98 struct iommu_pool {
  99         unsigned long start;
 100         unsigned long end;
 101         unsigned long hint;
 102         spinlock_t lock;
 103 } ____cacheline_aligned_in_smp;
 104
 105 struct iommu_table {
 106         unsigned long  it_busno;     /* Bus number this table belongs to */
 107         unsigned long  it_size;      /* Size of iommu table in entries */
 108         unsigned long  it_indirect_levels;
 109         unsigned long  it_level_size;
 110         unsigned long  it_allocated_size;
 111         unsigned long  it_offset;    /* Offset into global table */
 112         unsigned long  it_base;      /* mapped address of tce table */
 113         unsigned long  it_index;     /* which iommu table this is */
 114         unsigned long  it_type;      /* type: PCI or Virtual Bus */
 115         unsigned long  it_blocksize; /* Entries in each block (cacheline) */
 116         unsigned long  poolsize;
 117         unsigned long  nr_pools;
 118         struct iommu_pool large_pool;
 119         struct iommu_pool pools[IOMMU_NR_POOLS];
 120         unsigned long *it_map;       /* A simple allocation bitmap for now */
 121         unsigned long  it_page_shift;/* table iommu page size */
 122         struct list_head it_group_list;/* List of iommu_table_group_link */
 123         __be64 *it_userspace; /* userspace view of the table */
 124         struct iommu_table_ops *it_ops;
 125         struct kref    it_kref;
 126         int it_nid;
 127 };
 128
 129 #define IOMMU_TABLE_USERSPACE_ENTRY_RO(tbl, entry) \
 130                 ((tbl)->it_ops->useraddrptr((tbl), (entry), false))
 131 #define IOMMU_TABLE_USERSPACE_ENTRY(tbl, entry) \
 132                 ((tbl)->it_ops->useraddrptr((tbl), (entry), true))
 133
 134 /* Pure 2^n version of get_order */
 135 static inline __attribute_const__
 136 int get_iommu_order(unsigned long size, struct iommu_table *tbl)
 137 {
 138         return __ilog2((size - 1) >> tbl->it_page_shift) + 1;
 139 }
 140
 141
 142 struct scatterlist;
 143
 144 #ifdef CONFIG_PPC64
 145
 146 static inline void set_iommu_table_base(struct device *dev,
 147                                         struct iommu_table *base)
 148 {
 149         dev->archdata.iommu_table_base = base;
 150 }
 151
 152 static inline void *get_iommu_table_base(struct device *dev)
 153 {
 154         return dev->archdata.iommu_table_base;
 155 }
 156
 157 extern int dma_iommu_dma_supported(struct device *dev, u64 mask);
 158
 159 extern struct iommu_table *iommu_tce_table_get(struct iommu_table *tbl);
 160 extern int iommu_tce_table_put(struct iommu_table *tbl);
 161
 162 /* Initializes an iommu_table based in values set in the passed-in
 163  * structure
 164  */
 165 extern struct iommu_table *iommu_init_table(struct iommu_table * tbl,
 166                                             int nid);
 167 #define IOMMU_TABLE_GROUP_MAX_TABLES    2
 168
 169 struct iommu_table_group;
 170
 171 struct iommu_table_group_ops {
 172         unsigned long (*get_table_size)(
 173                         __u32 page_shift,
 174                         __u64 window_size,
 175                         __u32 levels);
 176         long (*create_table)(struct iommu_table_group *table_group,
 177                         int num,
 178                         __u32 page_shift,
 179                         __u64 window_size,
 180                         __u32 levels,
 181                         struct iommu_table **ptbl);
 182         long (*set_window)(struct iommu_table_group *table_group,
 183                         int num,
 184                         struct iommu_table *tblnew);
 185         long (*unset_window)(struct iommu_table_group *table_group,
 186                         int num);
 187         /* Switch ownership from platform code to external user (e.g. VFIO) */
 188         void (*take_ownership)(struct iommu_table_group *table_group);
 189         /* Switch ownership from external user (e.g. VFIO) back to core */
 190         void (*release_ownership)(struct iommu_table_group *table_group);
 191 };
 192
 193 struct iommu_table_group_link {
 194         struct list_head next;
 195         struct rcu_head rcu;
 196         struct iommu_table_group *table_group;
 197 };
 198
 199 struct iommu_table_group {
 200         /* IOMMU properties */
 201         __u32 tce32_start;
 202         __u32 tce32_size;
 203         __u64 pgsizes; /* Bitmap of supported page sizes */
 204         __u32 max_dynamic_windows_supported;
 205         __u32 max_levels;
 206
 207         struct iommu_group *group;
 208         struct iommu_table *tables[IOMMU_TABLE_GROUP_MAX_TABLES];
 209         struct iommu_table_group_ops *ops;
 210 };
 211
 212 #ifdef CONFIG_IOMMU_API
 213
 214 extern void iommu_register_group(struct iommu_table_group *table_group,
 215                                  int pci_domain_number, unsigned long pe_num);
 216 extern int iommu_add_device(struct iommu_table_group *table_group,
 217                 struct device *dev);
 218 extern void iommu_del_device(struct device *dev);
 219 extern long iommu_tce_xchg(struct mm_struct *mm, struct iommu_table *tbl,
 220                 unsigned long entry, unsigned long *hpa,
 221                 enum dma_data_direction *direction);
 222 #else
 223 static inline void iommu_register_group(struct iommu_table_group *table_group,
 224                                         int pci_domain_number,
 225                                         unsigned long pe_num)
 226 {
 227 }
 228
 229 static inline int iommu_add_device(struct iommu_table_group *table_group,
 230                 struct device *dev)
 231 {
 232         return 0;
 233 }
 234
 235 static inline void iommu_del_device(struct device *dev)
 236 {
 237 }
 238 #endif /* !CONFIG_IOMMU_API */
 239
 240 u64 dma_iommu_get_required_mask(struct device *dev);
 241 #else
 242
 243 static inline void *get_iommu_table_base(struct device *dev)
 244 {
 245         return NULL;
 246 }
 247
 248 static inline int dma_iommu_dma_supported(struct device *dev, u64 mask)
 249 {
 250         return 0;
 251 }
 252
 253 #endif /* CONFIG_PPC64 */
 254
 255 extern int ppc_iommu_map_sg(struct device *dev, struct iommu_table *tbl,
 256                             struct scatterlist *sglist, int nelems,
 257                             unsigned long mask,
 258                             enum dma_data_direction direction,
 259                             unsigned long attrs);
 260 extern void ppc_iommu_unmap_sg(struct iommu_table *tbl,
 261                                struct scatterlist *sglist,
 262                                int nelems,
 263                                enum dma_data_direction direction,
 264                                unsigned long attrs);
 265
 266 extern void *iommu_alloc_coherent(struct device *dev, struct iommu_table *tbl,
 267                                   size_t size, dma_addr_t *dma_handle,
 268                                   unsigned long mask, gfp_t flag, int node);
 269 extern void iommu_free_coherent(struct iommu_table *tbl, size_t size,
 270                                 void *vaddr, dma_addr_t dma_handle);
 271 extern dma_addr_t iommu_map_page(struct device *dev, struct iommu_table *tbl,
 272                                  struct page *page, unsigned long offset,
 273                                  size_t size, unsigned long mask,
 274                                  enum dma_data_direction direction,
 275                                  unsigned long attrs);
 276 extern void iommu_unmap_page(struct iommu_table *tbl, dma_addr_t dma_handle,
 277                              size_t size, enum dma_data_direction direction,
 278                              unsigned long attrs);
 279
 280 extern void iommu_init_early_pSeries(void);
 281 extern void iommu_init_early_dart(struct pci_controller_ops *controller_ops);
 282 extern void iommu_init_early_pasemi(void);
 283
 284 #if defined(CONFIG_PPC64) && defined(CONFIG_PM)
 285 static inline void iommu_save(void)
 286 {
 287         if (ppc_md.iommu_save)
 288                 ppc_md.iommu_save();
 289 }
 290
 291 static inline void iommu_restore(void)
 292 {
 293         if (ppc_md.iommu_restore)
 294                 ppc_md.iommu_restore();
 295 }
 296 #endif
 297
 298 /* The API to support IOMMU operations for VFIO */
 299 extern int iommu_tce_check_ioba(unsigned long page_shift,
 300                 unsigned long offset, unsigned long size,
 301                 unsigned long ioba, unsigned long npages);
 302 extern int iommu_tce_check_gpa(unsigned long page_shift,
 303                 unsigned long gpa);
 304
 305 #define iommu_tce_clear_param_check(tbl, ioba, tce_value, npages) \
 306                 (iommu_tce_check_ioba((tbl)->it_page_shift,       \
 307                                 (tbl)->it_offset, (tbl)->it_size, \
 308                                 (ioba), (npages)) || (tce_value))
 309 #define iommu_tce_put_param_check(tbl, ioba, gpa)                 \
 310                 (iommu_tce_check_ioba((tbl)->it_page_shift,       \
 311                                 (tbl)->it_offset, (tbl)->it_size, \
 312                                 (ioba), 1) ||                     \
 313                 iommu_tce_check_gpa((tbl)->it_page_shift, (gpa)))
 314
 315 extern void iommu_flush_tce(struct iommu_table *tbl);
 316 extern int iommu_take_ownership(struct iommu_table *tbl);
 317 extern void iommu_release_ownership(struct iommu_table *tbl);
 318
 319 extern enum dma_data_direction iommu_tce_direction(unsigned long tce);
 320 extern unsigned long iommu_direction_to_tce_perm(enum dma_data_direction dir);
 321
 322 #ifdef CONFIG_PPC_CELL_NATIVE
 323 extern bool iommu_fixed_is_weak;
 324 #else
 325 #define iommu_fixed_is_weak false
 326 #endif
 327
 328 extern const struct dma_map_ops dma_iommu_ops;
 329
 330 static inline unsigned long device_to_mask(struct device *dev)
 331 {
 332         if (dev->dma_mask && *dev->dma_mask)
 333                 return *dev->dma_mask;
 334         /* Assume devices without mask can take 32 bit addresses */
 335         return 0xfffffffful;
 336 }
 337
 338 #endif /* __KERNEL__ */
 339 #endif /* _ASM_IOMMU_H */