arch/openrisc/mm/init.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3  * OpenRISC idle.c
   4  *
   5  * Linux architectural port borrowing liberally from similar works of
   6  * others.  All original copyrights apply as per the original source
   7  * declaration.
   8  *
   9  * Modifications for the OpenRISC architecture:
  10  * Copyright (C) 2003 Matjaz Breskvar <phoenix@bsemi.com>
  11  * Copyright (C) 2010-2011 Jonas Bonn <jonas@southpole.se>
  12  */
  13
  14 #include <linux/signal.h>
  15 #include <linux/sched.h>
  16 #include <linux/kernel.h>
  17 #include <linux/errno.h>
  18 #include <linux/string.h>
  19 #include <linux/types.h>
  20 #include <linux/ptrace.h>
  21 #include <linux/mman.h>
  22 #include <linux/mm.h>
  23 #include <linux/swap.h>
  24 #include <linux/smp.h>
  25 #include <linux/memblock.h>
  26 #include <linux/init.h>
  27 #include <linux/delay.h>
  28 #include <linux/blkdev.h>       /* for initrd_* */
  29 #include <linux/pagemap.h>
  30
  31 #include <asm/pgalloc.h>
  32 #include <asm/dma.h>
  33 #include <asm/io.h>
  34 #include <asm/tlb.h>
  35 #include <asm/mmu_context.h>
  36 #include <asm/fixmap.h>
  37 #include <asm/tlbflush.h>
  38 #include <asm/sections.h>
  39
  40 int mem_init_done;
  41
  42 DEFINE_PER_CPU(struct mmu_gather, mmu_gathers);
  43
  44 static void __init zone_sizes_init(void)
  45 {
  46         unsigned long max_zone_pfn[MAX_NR_ZONES] = { 0 };
  47
  48         /*
  49          * We use only ZONE_NORMAL
  50          */
  51         max_zone_pfn[ZONE_NORMAL] = max_low_pfn;
  52
  53         free_area_init(max_zone_pfn);
  54 }
  55
  56 extern const char _s_kernel_ro[], _e_kernel_ro[];
  57
  58 /*
  59  * Map all physical memory into kernel's address space.
  60  *
  61  * This is explicitly coded for two-level page tables, so if you need
  62  * something else then this needs to change.
  63  */
  64 static void __init map_ram(void)
  65 {
  66         phys_addr_t start, end;
  67         unsigned long v, p, e;
  68         pgprot_t prot;
  69         pgd_t *pge;
  70         p4d_t *p4e;
  71         pud_t *pue;
  72         pmd_t *pme;
  73         pte_t *pte;
  74         u64 i;
  75         /* These mark extents of read-only kernel pages...
  76          * ...from vmlinux.lds.S
  77          */
  78
  79         v = PAGE_OFFSET;
  80
  81         for_each_mem_range(i, &start, &end) {
  82                 p = (u32) start & PAGE_MASK;
  83                 e = (u32) end;
  84
  85                 v = (u32) __va(p);
  86                 pge = pgd_offset_k(v);
  87
  88                 while (p < e) {
  89                         int j;
  90                         p4e = p4d_offset(pge, v);
  91                         pue = pud_offset(p4e, v);
  92                         pme = pmd_offset(pue, v);
  93
  94                         if ((u32) pue != (u32) pge || (u32) pme != (u32) pge) {
  95                                 panic("%s: OR1K kernel hardcoded for "
  96                                       "two-level page tables",
  97                                      __func__);
  98                         }
  99
 100                         /* Alloc one page for holding PTE's... */
 101                         pte = memblock_alloc_raw(PAGE_SIZE, PAGE_SIZE);
 102                         if (!pte)
 103                                 panic("%s: Failed to allocate page for PTEs\n",
 104                                       __func__);
 105                         set_pmd(pme, __pmd(_KERNPG_TABLE + __pa(pte)));
 106
 107                         /* Fill the newly allocated page with PTE'S */
 108                         for (j = 0; p < e && j < PTRS_PER_PTE;
 109                              v += PAGE_SIZE, p += PAGE_SIZE, j++, pte++) {
 110                                 if (v >= (u32) _e_kernel_ro ||
 111                                     v < (u32) _s_kernel_ro)
 112                                         prot = PAGE_KERNEL;
 113                                 else
 114                                         prot = PAGE_KERNEL_RO;
 115
 116                                 set_pte(pte, mk_pte_phys(p, prot));
 117                         }
 118
 119                         pge++;
 120                 }
 121
 122                 printk(KERN_INFO "%s: Memory: 0x%x-0x%x\n", __func__,
 123                        start, end);
 124         }
 125 }
 126
 127 void __init paging_init(void)
 128 {
 129         extern void tlb_init(void);
 130
 131         int i;
 132
 133         printk(KERN_INFO "Setting up paging and PTEs.\n");
 134
 135         /* clear out the init_mm.pgd that will contain the kernel's mappings */
 136
 137         for (i = 0; i < PTRS_PER_PGD; i++)
 138                 swapper_pg_dir[i] = __pgd(0);
 139
 140         /* make sure the current pgd table points to something sane
 141          * (even if it is most probably not used until the next
 142          *  switch_mm)
 143          */
 144         current_pgd[smp_processor_id()] = init_mm.pgd;
 145
 146         map_ram();
 147
 148         zone_sizes_init();
 149
 150         /* self modifying code ;) */
 151         /* Since the old TLB miss handler has been running up until now,
 152          * the kernel pages are still all RW, so we can still modify the
 153          * text directly... after this change and a TLB flush, the kernel
 154          * pages will become RO.
 155          */
 156         {
 157                 extern unsigned long dtlb_miss_handler;
 158                 extern unsigned long itlb_miss_handler;
 159
 160                 unsigned long *dtlb_vector = __va(0x900);
 161                 unsigned long *itlb_vector = __va(0xa00);
 162
 163                 printk(KERN_INFO "itlb_miss_handler %p\n", &itlb_miss_handler);
 164                 *itlb_vector = ((unsigned long)&itlb_miss_handler -
 165                                 (unsigned long)itlb_vector) >> 2;
 166
 167                 /* Soft ordering constraint to ensure that dtlb_vector is
 168                  * the last thing updated
 169                  */
 170                 barrier();
 171
 172                 printk(KERN_INFO "dtlb_miss_handler %p\n", &dtlb_miss_handler);
 173                 *dtlb_vector = ((unsigned long)&dtlb_miss_handler -
 174                                 (unsigned long)dtlb_vector) >> 2;
 175
 176         }
 177
 178         /* Soft ordering constraint to ensure that cache invalidation and
 179          * TLB flush really happen _after_ code has been modified.
 180          */
 181         barrier();
 182
 183         /* Invalidate instruction caches after code modification */
 184         mtspr(SPR_ICBIR, 0x900);
 185         mtspr(SPR_ICBIR, 0xa00);
 186
 187         /* New TLB miss handlers and kernel page tables are in now place.
 188          * Make sure that page flags get updated for all pages in TLB by
 189          * flushing the TLB and forcing all TLB entries to be recreated
 190          * from their page table flags.
 191          */
 192         flush_tlb_all();
 193 }
 194
 195 /* References to section boundaries */
 196
 197 void __init mem_init(void)
 198 {
 199         BUG_ON(!mem_map);
 200
 201         max_mapnr = max_low_pfn;
 202         high_memory = (void *)__va(max_low_pfn * PAGE_SIZE);
 203
 204         /* clear the zero-page */
 205         memset((void *)empty_zero_page, 0, PAGE_SIZE);
 206
 207         /* this will put all low memory onto the freelists */
 208         memblock_free_all();
 209
 210         printk("mem_init_done ...........................................\n");
 211         mem_init_done = 1;
 212         return;
 213 }