arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARM_AMBA
  17         select ARM_ARCH_TIMER
  18         select ARM_GIC
  19         select AUDIT_ARCH_COMPAT_GENERIC
  20         select ARM_GIC_V2M if PCI_MSI
  21         select ARM_GIC_V3
  22         select ARM_GIC_V3_ITS if PCI_MSI
  23         select ARM_PSCI_FW
  24         select BUILDTIME_EXTABLE_SORT
  25         select CLONE_BACKWARDS
  26         select COMMON_CLK
  27         select CPU_PM if (SUSPEND || CPU_IDLE)
  28         select DCACHE_WORD_ACCESS
  29         select EDAC_SUPPORT
  30         select GENERIC_ALLOCATOR
  31         select GENERIC_CLOCKEVENTS
  32         select GENERIC_CLOCKEVENTS_BROADCAST
  33         select GENERIC_CPU_AUTOPROBE
  34         select GENERIC_EARLY_IOREMAP
  35         select GENERIC_IDLE_POLL_SETUP
  36         select GENERIC_IRQ_PROBE
  37         select GENERIC_IRQ_SHOW
  38         select GENERIC_IRQ_SHOW_LEVEL
  39         select GENERIC_PCI_IOMAP
  40         select GENERIC_SCHED_CLOCK
  41         select GENERIC_SMP_IDLE_THREAD
  42         select GENERIC_STRNCPY_FROM_USER
  43         select GENERIC_STRNLEN_USER
  44         select GENERIC_TIME_VSYSCALL
  45         select HANDLE_DOMAIN_IRQ
  46         select HARDIRQS_SW_RESEND
  47         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  48         select HAVE_ARCH_AUDITSYSCALL
  49         select HAVE_ARCH_BITREVERSE
  50         select HAVE_ARCH_JUMP_LABEL
  51         select HAVE_ARCH_KGDB
  52         select HAVE_ARCH_SECCOMP_FILTER
  53         select HAVE_ARCH_TRACEHOOK
  54         select HAVE_BPF_JIT
  55         select HAVE_C_RECORDMCOUNT
  56         select HAVE_CC_STACKPROTECTOR
  57         select HAVE_CMPXCHG_DOUBLE
  58         select HAVE_CMPXCHG_LOCAL
  59         select HAVE_DEBUG_BUGVERBOSE
  60         select HAVE_DEBUG_KMEMLEAK
  61         select HAVE_DMA_API_DEBUG
  62         select HAVE_DMA_ATTRS
  63         select HAVE_DMA_CONTIGUOUS
  64         select HAVE_DYNAMIC_FTRACE
  65         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  66         select HAVE_FTRACE_MCOUNT_RECORD
  67         select HAVE_FUNCTION_TRACER
  68         select HAVE_FUNCTION_GRAPH_TRACER
  69         select HAVE_GENERIC_DMA_COHERENT
  70         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  71         select HAVE_MEMBLOCK
  72         select HAVE_PATA_PLATFORM
  73         select HAVE_PERF_EVENTS
  74         select HAVE_PERF_REGS
  75         select HAVE_PERF_USER_STACK_DUMP
  76         select HAVE_RCU_TABLE_FREE
  77         select HAVE_SYSCALL_TRACEPOINTS
  78         select IRQ_DOMAIN
  79         select IRQ_FORCED_THREADING
  80         select MODULES_USE_ELF_RELA
  81         select NO_BOOTMEM
  82         select OF
  83         select OF_EARLY_FLATTREE
  84         select OF_RESERVED_MEM
  85         select PERF_USE_VMALLOC
  86         select POWER_RESET
  87         select POWER_SUPPLY
  88         select RTC_LIB
  89         select SPARSE_IRQ
  90         select SYSCTL_EXCEPTION_TRACE
  91         select HAVE_CONTEXT_TRACKING
  92         help
  93           ARM 64-bit (AArch64) Linux support.
  94
  95 config 64BIT
  96         def_bool y
  97
  98 config ARCH_PHYS_ADDR_T_64BIT
  99         def_bool y
 100
 101 config MMU
 102         def_bool y
 103
 104 config NO_IOPORT_MAP
 105         def_bool y if !PCI
 106
 107 config STACKTRACE_SUPPORT
 108         def_bool y
 109
 110 config ILLEGAL_POINTER_VALUE
 111         hex
 112         default 0xdead000000000000
 113
 114 config LOCKDEP_SUPPORT
 115         def_bool y
 116
 117 config TRACE_IRQFLAGS_SUPPORT
 118         def_bool y
 119
 120 config RWSEM_XCHGADD_ALGORITHM
 121         def_bool y
 122
 123 config GENERIC_BUG
 124         def_bool y
 125         depends on BUG
 126
 127 config GENERIC_BUG_RELATIVE_POINTERS
 128         def_bool y
 129         depends on GENERIC_BUG
 130
 131 config GENERIC_HWEIGHT
 132         def_bool y
 133
 134 config GENERIC_CSUM
 135         def_bool y
 136
 137 config GENERIC_CALIBRATE_DELAY
 138         def_bool y
 139
 140 config ZONE_DMA
 141         def_bool y
 142
 143 config HAVE_GENERIC_RCU_GUP
 144         def_bool y
 145
 146 config ARCH_DMA_ADDR_T_64BIT
 147         def_bool y
 148
 149 config NEED_DMA_MAP_STATE
 150         def_bool y
 151
 152 config NEED_SG_DMA_LENGTH
 153         def_bool y
 154
 155 config SMP
 156         def_bool y
 157
 158 config SWIOTLB
 159         def_bool y
 160
 161 config IOMMU_HELPER
 162         def_bool SWIOTLB
 163
 164 config KERNEL_MODE_NEON
 165         def_bool y
 166
 167 config FIX_EARLYCON_MEM
 168         def_bool y
 169
 170 config PGTABLE_LEVELS
 171         int
 172         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 173         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 174         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 175         default 4 if ARM64_4K_PAGES && ARM64_VA_BITS_48
 176
 177 source "init/Kconfig"
 178
 179 source "kernel/Kconfig.freezer"
 180
 181 source "arch/arm64/Kconfig.platforms"
 182
 183 menu "Bus support"
 184
 185 config PCI
 186         bool "PCI support"
 187         help
 188           This feature enables support for PCI bus system. If you say Y
 189           here, the kernel will include drivers and infrastructure code
 190           to support PCI bus devices.
 191
 192 config PCI_DOMAINS
 193         def_bool PCI
 194
 195 config PCI_DOMAINS_GENERIC
 196         def_bool PCI
 197
 198 config PCI_SYSCALL
 199         def_bool PCI
 200
 201 source "drivers/pci/Kconfig"
 202 source "drivers/pci/pcie/Kconfig"
 203 source "drivers/pci/hotplug/Kconfig"
 204
 205 endmenu
 206
 207 menu "Kernel Features"
 208
 209 menu "ARM errata workarounds via the alternatives framework"
 210
 211 config ARM64_ERRATUM_826319
 212         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 213         default y
 214         help
 215           This option adds an alternative code sequence to work around ARM
 216           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 217           AXI master interface and an L2 cache.
 218
 219           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 220           and is unable to accept a certain write via this interface, it will
 221           not progress on read data presented on the read data channel and the
 222           system can deadlock.
 223
 224           The workaround promotes data cache clean instructions to
 225           data cache clean-and-invalidate.
 226           Please note that this does not necessarily enable the workaround,
 227           as it depends on the alternative framework, which will only patch
 228           the kernel if an affected CPU is detected.
 229
 230           If unsure, say Y.
 231
 232 config ARM64_ERRATUM_827319
 233         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 234         default y
 235         help
 236           This option adds an alternative code sequence to work around ARM
 237           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 238           master interface and an L2 cache.
 239
 240           Under certain conditions this erratum can cause a clean line eviction
 241           to occur at the same time as another transaction to the same address
 242           on the AMBA 5 CHI interface, which can cause data corruption if the
 243           interconnect reorders the two transactions.
 244
 245           The workaround promotes data cache clean instructions to
 246           data cache clean-and-invalidate.
 247           Please note that this does not necessarily enable the workaround,
 248           as it depends on the alternative framework, which will only patch
 249           the kernel if an affected CPU is detected.
 250
 251           If unsure, say Y.
 252
 253 config ARM64_ERRATUM_824069
 254         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 255         default y
 256         help
 257           This option adds an alternative code sequence to work around ARM
 258           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 259           to a coherent interconnect.
 260
 261           If a Cortex-A53 processor is executing a store or prefetch for
 262           write instruction at the same time as a processor in another
 263           cluster is executing a cache maintenance operation to the same
 264           address, then this erratum might cause a clean cache line to be
 265           incorrectly marked as dirty.
 266
 267           The workaround promotes data cache clean instructions to
 268           data cache clean-and-invalidate.
 269           Please note that this option does not necessarily enable the
 270           workaround, as it depends on the alternative framework, which will
 271           only patch the kernel if an affected CPU is detected.
 272
 273           If unsure, say Y.
 274
 275 config ARM64_ERRATUM_819472
 276         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 277         default y
 278         help
 279           This option adds an alternative code sequence to work around ARM
 280           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 281           present when it is connected to a coherent interconnect.
 282
 283           If the processor is executing a load and store exclusive sequence at
 284           the same time as a processor in another cluster is executing a cache
 285           maintenance operation to the same address, then this erratum might
 286           cause data corruption.
 287
 288           The workaround promotes data cache clean instructions to
 289           data cache clean-and-invalidate.
 290           Please note that this does not necessarily enable the workaround,
 291           as it depends on the alternative framework, which will only patch
 292           the kernel if an affected CPU is detected.
 293
 294           If unsure, say Y.
 295
 296 config ARM64_ERRATUM_832075
 297         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 298         default y
 299         help
 300           This option adds an alternative code sequence to work around ARM
 301           erratum 832075 on Cortex-A57 parts up to r1p2.
 302
 303           Affected Cortex-A57 parts might deadlock when exclusive load/store
 304           instructions to Write-Back memory are mixed with Device loads.
 305
 306           The workaround is to promote device loads to use Load-Acquire
 307           semantics.
 308           Please note that this does not necessarily enable the workaround,
 309           as it depends on the alternative framework, which will only patch
 310           the kernel if an affected CPU is detected.
 311
 312           If unsure, say Y.
 313
 314 config ARM64_ERRATUM_845719
 315         bool "Cortex-A53: 845719: a load might read incorrect data"
 316         depends on COMPAT
 317         default y
 318         help
 319           This option adds an alternative code sequence to work around ARM
 320           erratum 845719 on Cortex-A53 parts up to r0p4.
 321
 322           When running a compat (AArch32) userspace on an affected Cortex-A53
 323           part, a load at EL0 from a virtual address that matches the bottom 32
 324           bits of the virtual address used by a recent load at (AArch64) EL1
 325           might return incorrect data.
 326
 327           The workaround is to write the contextidr_el1 register on exception
 328           return to a 32-bit task.
 329           Please note that this does not necessarily enable the workaround,
 330           as it depends on the alternative framework, which will only patch
 331           the kernel if an affected CPU is detected.
 332
 333           If unsure, say Y.
 334
 335 config ARM64_ERRATUM_843419
 336         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 337         depends on MODULES
 338         default y
 339         help
 340           This option builds kernel modules using the large memory model in
 341           order to avoid the use of the ADRP instruction, which can cause
 342           a subsequent memory access to use an incorrect address on Cortex-A53
 343           parts up to r0p4.
 344
 345           Note that the kernel itself must be linked with a version of ld
 346           which fixes potentially affected ADRP instructions through the
 347           use of veneers.
 348
 349           If unsure, say Y.
 350
 351 config CAVIUM_ERRATUM_23154
 352         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 353         default y
 354         help
 355           The gicv3 of ThunderX requires a modified version for
 356           reading the IAR status to ensure data synchronization
 357           (access to icc_iar1_el1 is not sync'ed before and after).
 358
 359           If unsure, say Y.
 360
 361 endmenu
 362
 363
 364 choice
 365         prompt "Page size"
 366         default ARM64_4K_PAGES
 367         help
 368           Page size (translation granule) configuration.
 369
 370 config ARM64_4K_PAGES
 371         bool "4KB"
 372         help
 373           This feature enables 4KB pages support.
 374
 375 config ARM64_64K_PAGES
 376         bool "64KB"
 377         help
 378           This feature enables 64KB pages support (4KB by default)
 379           allowing only two levels of page tables and faster TLB
 380           look-up. AArch32 emulation is not available when this feature
 381           is enabled.
 382
 383 endchoice
 384
 385 choice
 386         prompt "Virtual address space size"
 387         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 388         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 389         help
 390           Allows choosing one of multiple possible virtual address
 391           space sizes. The level of translation table is determined by
 392           a combination of page size and virtual address space size.
 393
 394 config ARM64_VA_BITS_39
 395         bool "39-bit"
 396         depends on ARM64_4K_PAGES
 397
 398 config ARM64_VA_BITS_42
 399         bool "42-bit"
 400         depends on ARM64_64K_PAGES
 401
 402 config ARM64_VA_BITS_48
 403         bool "48-bit"
 404
 405 endchoice
 406
 407 config ARM64_VA_BITS
 408         int
 409         default 39 if ARM64_VA_BITS_39
 410         default 42 if ARM64_VA_BITS_42
 411         default 48 if ARM64_VA_BITS_48
 412
 413 config CPU_BIG_ENDIAN
 414        bool "Build big-endian kernel"
 415        help
 416          Say Y if you plan on running a kernel in big-endian mode.
 417
 418 config SCHED_MC
 419         bool "Multi-core scheduler support"
 420         help
 421           Multi-core scheduler support improves the CPU scheduler's decision
 422           making when dealing with multi-core CPU chips at a cost of slightly
 423           increased overhead in some places. If unsure say N here.
 424
 425 config SCHED_SMT
 426         bool "SMT scheduler support"
 427         help
 428           Improves the CPU scheduler's decision making when dealing with
 429           MultiThreading at a cost of slightly increased overhead in some
 430           places. If unsure say N here.
 431
 432 config NR_CPUS
 433         int "Maximum number of CPUs (2-4096)"
 434         range 2 4096
 435         # These have to remain sorted largest to smallest
 436         default "64"
 437
 438 config HOTPLUG_CPU
 439         bool "Support for hot-pluggable CPUs"
 440         help
 441           Say Y here to experiment with turning CPUs off and on.  CPUs
 442           can be controlled through /sys/devices/system/cpu.
 443
 444 source kernel/Kconfig.preempt
 445
 446 config HZ
 447         int
 448         default 100
 449
 450 config ARCH_HAS_HOLES_MEMORYMODEL
 451         def_bool y if SPARSEMEM
 452
 453 config ARCH_SPARSEMEM_ENABLE
 454         def_bool y
 455         select SPARSEMEM_VMEMMAP_ENABLE
 456
 457 config ARCH_SPARSEMEM_DEFAULT
 458         def_bool ARCH_SPARSEMEM_ENABLE
 459
 460 config ARCH_SELECT_MEMORY_MODEL
 461         def_bool ARCH_SPARSEMEM_ENABLE
 462
 463 config HAVE_ARCH_PFN_VALID
 464         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 465
 466 config HW_PERF_EVENTS
 467         bool "Enable hardware performance counter support for perf events"
 468         depends on PERF_EVENTS
 469         default y
 470         help
 471           Enable hardware performance counter support for perf events. If
 472           disabled, perf events will use software events only.
 473
 474 config SYS_SUPPORTS_HUGETLBFS
 475         def_bool y
 476
 477 config ARCH_WANT_GENERAL_HUGETLB
 478         def_bool y
 479
 480 config ARCH_WANT_HUGE_PMD_SHARE
 481         def_bool y if !ARM64_64K_PAGES
 482
 483 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 484         def_bool y
 485
 486 config ARCH_HAS_CACHE_LINE_SIZE
 487         def_bool y
 488
 489 source "mm/Kconfig"
 490
 491 config SECCOMP
 492         bool "Enable seccomp to safely compute untrusted bytecode"
 493         ---help---
 494           This kernel feature is useful for number crunching applications
 495           that may need to compute untrusted bytecode during their
 496           execution. By using pipes or other transports made available to
 497           the process as file descriptors supporting the read/write
 498           syscalls, it's possible to isolate those applications in
 499           their own address space using seccomp. Once seccomp is
 500           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 501           and the task is only allowed to execute a few safe syscalls
 502           defined by each seccomp mode.
 503
 504 config XEN_DOM0
 505         def_bool y
 506         depends on XEN
 507
 508 config XEN
 509         bool "Xen guest support on ARM64"
 510         depends on ARM64 && OF
 511         select SWIOTLB_XEN
 512         help
 513           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 514
 515 config FORCE_MAX_ZONEORDER
 516         int
 517         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 518         default "11"
 519
 520 menuconfig ARMV8_DEPRECATED
 521         bool "Emulate deprecated/obsolete ARMv8 instructions"
 522         depends on COMPAT
 523         help
 524           Legacy software support may require certain instructions
 525           that have been deprecated or obsoleted in the architecture.
 526
 527           Enable this config to enable selective emulation of these
 528           features.
 529
 530           If unsure, say Y
 531
 532 if ARMV8_DEPRECATED
 533
 534 config SWP_EMULATION
 535         bool "Emulate SWP/SWPB instructions"
 536         help
 537           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 538           they are always undefined. Say Y here to enable software
 539           emulation of these instructions for userspace using LDXR/STXR.
 540
 541           In some older versions of glibc [<=2.8] SWP is used during futex
 542           trylock() operations with the assumption that the code will not
 543           be preempted. This invalid assumption may be more likely to fail
 544           with SWP emulation enabled, leading to deadlock of the user
 545           application.
 546
 547           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 548           on an external transaction monitoring block called a global
 549           monitor to maintain update atomicity. If your system does not
 550           implement a global monitor, this option can cause programs that
 551           perform SWP operations to uncached memory to deadlock.
 552
 553           If unsure, say Y
 554
 555 config CP15_BARRIER_EMULATION
 556         bool "Emulate CP15 Barrier instructions"
 557         help
 558           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 559           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 560           strongly recommended to use the ISB, DSB, and DMB
 561           instructions instead.
 562
 563           Say Y here to enable software emulation of these
 564           instructions for AArch32 userspace code. When this option is
 565           enabled, CP15 barrier usage is traced which can help
 566           identify software that needs updating.
 567
 568           If unsure, say Y
 569
 570 config SETEND_EMULATION
 571         bool "Emulate SETEND instruction"
 572         help
 573           The SETEND instruction alters the data-endianness of the
 574           AArch32 EL0, and is deprecated in ARMv8.
 575
 576           Say Y here to enable software emulation of the instruction
 577           for AArch32 userspace code.
 578
 579           Note: All the cpus on the system must have mixed endian support at EL0
 580           for this feature to be enabled. If a new CPU - which doesn't support mixed
 581           endian - is hotplugged in after this feature has been enabled, there could
 582           be unexpected results in the applications.
 583
 584           If unsure, say Y
 585 endif
 586
 587 menu "ARMv8.1 architectural features"
 588
 589 config ARM64_HW_AFDBM
 590         bool "Support for hardware updates of the Access and Dirty page flags"
 591         default y
 592         help
 593           The ARMv8.1 architecture extensions introduce support for
 594           hardware updates of the access and dirty information in page
 595           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 596           capable processors, accesses to pages with PTE_AF cleared will
 597           set this bit instead of raising an access flag fault.
 598           Similarly, writes to read-only pages with the DBM bit set will
 599           clear the read-only bit (AP[2]) instead of raising a
 600           permission fault.
 601
 602           Kernels built with this configuration option enabled continue
 603           to work on pre-ARMv8.1 hardware and the performance impact is
 604           minimal. If unsure, say Y.
 605
 606 config ARM64_PAN
 607         bool "Enable support for Privileged Access Never (PAN)"
 608         default y
 609         help
 610          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 611          prevents the kernel or hypervisor from accessing user-space (EL0)
 612          memory directly.
 613
 614          Choosing this option will cause any unprotected (not using
 615          copy_to_user et al) memory access to fail with a permission fault.
 616
 617          The feature is detected at runtime, and will remain as a 'nop'
 618          instruction if the cpu does not implement the feature.
 619
 620 config ARM64_LSE_ATOMICS
 621         bool "Atomic instructions"
 622         help
 623           As part of the Large System Extensions, ARMv8.1 introduces new
 624           atomic instructions that are designed specifically to scale in
 625           very large systems.
 626
 627           Say Y here to make use of these instructions for the in-kernel
 628           atomic routines. This incurs a small overhead on CPUs that do
 629           not support these instructions and requires the kernel to be
 630           built with binutils >= 2.25.
 631
 632 endmenu
 633
 634 endmenu
 635
 636 menu "Boot options"
 637
 638 config CMDLINE
 639         string "Default kernel command string"
 640         default ""
 641         help
 642           Provide a set of default command-line options at build time by
 643           entering them here. As a minimum, you should specify the the
 644           root device (e.g. root=/dev/nfs).
 645
 646 config CMDLINE_FORCE
 647         bool "Always use the default kernel command string"
 648         help
 649           Always use the default kernel command string, even if the boot
 650           loader passes other arguments to the kernel.
 651           This is useful if you cannot or don't want to change the
 652           command-line options your boot loader passes to the kernel.
 653
 654 config EFI_STUB
 655         bool
 656
 657 config EFI
 658         bool "UEFI runtime support"
 659         depends on OF && !CPU_BIG_ENDIAN
 660         select LIBFDT
 661         select UCS2_STRING
 662         select EFI_PARAMS_FROM_FDT
 663         select EFI_RUNTIME_WRAPPERS
 664         select EFI_STUB
 665         select EFI_ARMSTUB
 666         default y
 667         help
 668           This option provides support for runtime services provided
 669           by UEFI firmware (such as non-volatile variables, realtime
 670           clock, and platform reset). A UEFI stub is also provided to
 671           allow the kernel to be booted as an EFI application. This
 672           is only useful on systems that have UEFI firmware.
 673
 674 config DMI
 675         bool "Enable support for SMBIOS (DMI) tables"
 676         depends on EFI
 677         default y
 678         help
 679           This enables SMBIOS/DMI feature for systems.
 680
 681           This option is only useful on systems that have UEFI firmware.
 682           However, even with this option, the resultant kernel should
 683           continue to boot on existing non-UEFI platforms.
 684
 685 endmenu
 686
 687 menu "Userspace binary formats"
 688
 689 source "fs/Kconfig.binfmt"
 690
 691 config COMPAT
 692         bool "Kernel support for 32-bit EL0"
 693         depends on !ARM64_64K_PAGES || EXPERT
 694         select COMPAT_BINFMT_ELF
 695         select HAVE_UID16
 696         select OLD_SIGSUSPEND3
 697         select COMPAT_OLD_SIGACTION
 698         help
 699           This option enables support for a 32-bit EL0 running under a 64-bit
 700           kernel at EL1. AArch32-specific components such as system calls,
 701           the user helper functions, VFP support and the ptrace interface are
 702           handled appropriately by the kernel.
 703
 704           If you also enabled CONFIG_ARM64_64K_PAGES, please be aware that you
 705           will only be able to execute AArch32 binaries that were compiled with
 706           64k aligned segments.
 707
 708           If you want to execute 32-bit userspace applications, say Y.
 709
 710 config SYSVIPC_COMPAT
 711         def_bool y
 712         depends on COMPAT && SYSVIPC
 713
 714 endmenu
 715
 716 menu "Power management options"
 717
 718 source "kernel/power/Kconfig"
 719
 720 config ARCH_SUSPEND_POSSIBLE
 721         def_bool y
 722
 723 endmenu
 724
 725 menu "CPU Power Management"
 726
 727 source "drivers/cpuidle/Kconfig"
 728
 729 source "drivers/cpufreq/Kconfig"
 730
 731 endmenu
 732
 733 source "net/Kconfig"
 734
 735 source "drivers/Kconfig"
 736
 737 source "drivers/firmware/Kconfig"
 738
 739 source "drivers/acpi/Kconfig"
 740
 741 source "fs/Kconfig"
 742
 743 source "arch/arm64/kvm/Kconfig"
 744
 745 source "arch/arm64/Kconfig.debug"
 746
 747 source "security/Kconfig"
 748
 749 source "crypto/Kconfig"
 750 if CRYPTO
 751 source "arch/arm64/crypto/Kconfig"
 752 endif
 753
 754 source "lib/Kconfig"