arch/arm/mach-shmobile/clock-sh73a0.c

   1 /*
   2  * sh73a0 clock framework support
   3  *
   4  * Copyright (C) 2010 Magnus Damm
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  18  */
  19 #include <linux/init.h>
  20 #include <linux/kernel.h>
  21 #include <linux/io.h>
  22 #include <linux/sh_clk.h>
  23 #include <mach/common.h>
  24 #include <asm/clkdev.h>
  25
  26 #define SMSTPCR0        0xe6150130
  27 #define SMSTPCR1        0xe6150134
  28 #define SMSTPCR2        0xe6150138
  29 #define SMSTPCR3        0xe615013c
  30 #define SMSTPCR4        0xe6150140
  31 #define SMSTPCR5        0xe6150144
  32
  33 /* Fixed 32 KHz root clock from EXTALR pin */
  34 static struct clk r_clk = {
  35         .rate           = 32768,
  36 };
  37
  38 /* Temporarily fixed 48 MHz SUB clock */
  39 static struct clk sub_clk = {
  40         .rate           = 48000000,
  41 };
  42
  43 static struct clk *main_clks[] = {
  44         &r_clk,
  45         &sub_clk,
  46 };
  47
  48 enum { MSTP219,
  49         MSTP207, MSTP206, MSTP204, MSTP203, MSTP202, MSTP201, MSTP200,
  50         MSTP331, MSTP329,
  51         MSTP_NR };
  52
  53 #define MSTP(_parent, _reg, _bit, _flags) \
  54         SH_CLK_MSTP32(_parent, _reg, _bit, _flags)
  55
  56 static struct clk mstp_clks[MSTP_NR] = {
  57         [MSTP219] = MSTP(&sub_clk, SMSTPCR2, 19, 0), /* SCIFA7 */
  58         [MSTP207] = MSTP(&sub_clk, SMSTPCR2, 7, 0), /* SCIFA5 */
  59         [MSTP206] = MSTP(&sub_clk, SMSTPCR2, 6, 0), /* SCIFB */
  60         [MSTP204] = MSTP(&sub_clk, SMSTPCR2, 4, 0), /* SCIFA0 */
  61         [MSTP203] = MSTP(&sub_clk, SMSTPCR2, 3, 0), /* SCIFA1 */
  62         [MSTP202] = MSTP(&sub_clk, SMSTPCR2, 2, 0), /* SCIFA2 */
  63         [MSTP201] = MSTP(&sub_clk, SMSTPCR2, 1, 0), /* SCIFA3 */
  64         [MSTP200] = MSTP(&sub_clk, SMSTPCR2, 0, 0), /* SCIFA4 */
  65         [MSTP331] = MSTP(&sub_clk, SMSTPCR3, 31, 0), /* SCIFA6 */
  66         [MSTP329] = MSTP(&r_clk, SMSTPCR3, 29, 0), /* CMT10 */
  67 };
  68
  69 #define CLKDEV_DEV_ID(_id, _clk) { .dev_id = _id, .clk = _clk }
  70
  71 static struct clk_lookup lookups[] = {
  72         /* MSTP32 clocks */
  73         CLKDEV_DEV_ID("sh-sci.7", &mstp_clks[MSTP219]), /* SCIFA7 */
  74         CLKDEV_DEV_ID("sh-sci.5", &mstp_clks[MSTP207]), /* SCIFA5 */
  75         CLKDEV_DEV_ID("sh-sci.8", &mstp_clks[MSTP206]), /* SCIFB */
  76         CLKDEV_DEV_ID("sh-sci.0", &mstp_clks[MSTP204]), /* SCIFA0 */
  77         CLKDEV_DEV_ID("sh-sci.1", &mstp_clks[MSTP203]), /* SCIFA1 */
  78         CLKDEV_DEV_ID("sh-sci.2", &mstp_clks[MSTP202]), /* SCIFA2 */
  79         CLKDEV_DEV_ID("sh-sci.3", &mstp_clks[MSTP201]), /* SCIFA3 */
  80         CLKDEV_DEV_ID("sh-sci.4", &mstp_clks[MSTP200]), /* SCIFA4 */
  81         CLKDEV_DEV_ID("sh-sci.6", &mstp_clks[MSTP331]), /* SCIFA6 */
  82         CLKDEV_DEV_ID("sh_cmt.10", &mstp_clks[MSTP329]), /* CMT10 */
  83 };
  84
  85 void __init sh73a0_clock_init(void)
  86 {
  87         int k, ret = 0;
  88
  89         for (k = 0; !ret && (k < ARRAY_SIZE(main_clks)); k++)
  90                 ret = clk_register(main_clks[k]);
  91
  92         if (!ret)
  93                 ret = sh_clk_mstp32_register(mstp_clks, MSTP_NR);
  94
  95         clkdev_add_table(lookups, ARRAY_SIZE(lookups));
  96
  97         if (!ret)
  98                 clk_init();
  99         else
 100                 panic("failed to setup sh73a0 clocks\n");
 101 }