arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_CLOCKSOURCE_DATA
   6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID && !KEXEC
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_FORTIFY_SOURCE
  11         select ARCH_HAS_KCOV
  12         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  13         select ARCH_HAS_PHYS_TO_DMA
  14         select ARCH_HAS_SET_MEMORY
  15         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  16         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  17         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  18         select ARCH_HAVE_CUSTOM_GPIO_H
  19         select ARCH_HAS_GCOV_PROFILE_ALL
  20         select ARCH_MIGHT_HAVE_PC_PARPORT
  21         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  22         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  23         select ARCH_SUPPORTS_ATOMIC_RMW
  24         select ARCH_USE_BUILTIN_BSWAP
  25         select ARCH_USE_CMPXCHG_LOCKREF
  26         select ARCH_WANT_IPC_PARSE_VERSION
  27         select BUILDTIME_EXTABLE_SORT if MMU
  28         select CLONE_BACKWARDS
  29         select CPU_PM if (SUSPEND || CPU_IDLE)
  30         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  31         select DMA_DIRECT_OPS if !MMU
  32         select EDAC_SUPPORT
  33         select EDAC_ATOMIC_SCRUB
  34         select GENERIC_ALLOCATOR
  35         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  36         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  37         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  38         select GENERIC_CPU_AUTOPROBE
  39         select GENERIC_EARLY_IOREMAP
  40         select GENERIC_IDLE_POLL_SETUP
  41         select GENERIC_IRQ_PROBE
  42         select GENERIC_IRQ_SHOW
  43         select GENERIC_IRQ_SHOW_LEVEL
  44         select GENERIC_PCI_IOMAP
  45         select GENERIC_SCHED_CLOCK
  46         select GENERIC_SMP_IDLE_THREAD
  47         select GENERIC_STRNCPY_FROM_USER
  48         select GENERIC_STRNLEN_USER
  49         select HANDLE_DOMAIN_IRQ
  50         select HARDIRQS_SW_RESEND
  51         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  52         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  53         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  54         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  55         select HAVE_ARCH_MMAP_RND_BITS if MMU
  56         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  57         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  58         select HAVE_ARCH_TRACEHOOK
  59         select HAVE_ARM_SMCCC if CPU_V7
  60         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  61         select HAVE_CONTEXT_TRACKING
  62         select HAVE_C_RECORDMCOUNT
  63         select HAVE_DEBUG_KMEMLEAK
  64         select HAVE_DMA_CONTIGUOUS if MMU
  65         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  66         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  67         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  68         select HAVE_EXIT_THREAD
  69         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  70         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  71         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  72         select HAVE_GCC_PLUGINS
  73         select HAVE_GENERIC_DMA_COHERENT
  74         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  75         select HAVE_IDE if PCI || ISA || PCMCIA
  76         select HAVE_IRQ_TIME_ACCOUNTING
  77         select HAVE_KERNEL_GZIP
  78         select HAVE_KERNEL_LZ4
  79         select HAVE_KERNEL_LZMA
  80         select HAVE_KERNEL_LZO
  81         select HAVE_KERNEL_XZ
  82         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  83         select HAVE_KRETPROBES if (HAVE_KPROBES)
  84         select HAVE_MEMBLOCK
  85         select HAVE_MOD_ARCH_SPECIFIC
  86         select HAVE_NMI
  87         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  88         select HAVE_OPTPROBES if !THUMB2_KERNEL
  89         select HAVE_PERF_EVENTS
  90         select HAVE_PERF_REGS
  91         select HAVE_PERF_USER_STACK_DUMP
  92         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  93         select HAVE_REGS_AND_STACK_ACCESS_API
  94         select HAVE_RSEQ
  95         select HAVE_STACKPROTECTOR
  96         select HAVE_SYSCALL_TRACEPOINTS
  97         select HAVE_UID16
  98         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  99         select IRQ_FORCED_THREADING
 100         select MODULES_USE_ELF_REL
 101         select NEED_DMA_MAP_STATE
 102         select NO_BOOTMEM
 103         select OF_EARLY_FLATTREE if OF
 104         select OF_RESERVED_MEM if OF
 105         select OLD_SIGACTION
 106         select OLD_SIGSUSPEND3
 107         select PERF_USE_VMALLOC
 108         select REFCOUNT_FULL
 109         select RTC_LIB
 110         select SYS_SUPPORTS_APM_EMULATION
 111         # Above selects are sorted alphabetically; please add new ones
 112         # according to that.  Thanks.
 113         help
 114           The ARM series is a line of low-power-consumption RISC chip designs
 115           licensed by ARM Ltd and targeted at embedded applications and
 116           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 117           manufactured, but legacy ARM-based PC hardware remains popular in
 118           Europe.  There is an ARM Linux project with a web page at
 119           <http://www.arm.linux.org.uk/>.
 120
 121 config ARM_HAS_SG_CHAIN
 122         select ARCH_HAS_SG_CHAIN
 123         bool
 124
 125 config ARM_DMA_USE_IOMMU
 126         bool
 127         select ARM_HAS_SG_CHAIN
 128         select NEED_SG_DMA_LENGTH
 129
 130 if ARM_DMA_USE_IOMMU
 131
 132 config ARM_DMA_IOMMU_ALIGNMENT
 133         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 134         range 4 9
 135         default 8
 136         help
 137           DMA mapping framework by default aligns all buffers to the smallest
 138           PAGE_SIZE order which is greater than or equal to the requested buffer
 139           size. This works well for buffers up to a few hundreds kilobytes, but
 140           for larger buffers it just a waste of address space. Drivers which has
 141           relatively small addressing window (like 64Mib) might run out of
 142           virtual space with just a few allocations.
 143
 144           With this parameter you can specify the maximum PAGE_SIZE order for
 145           DMA IOMMU buffers. Larger buffers will be aligned only to this
 146           specified order. The order is expressed as a power of two multiplied
 147           by the PAGE_SIZE.
 148
 149 endif
 150
 151 config MIGHT_HAVE_PCI
 152         bool
 153
 154 config SYS_SUPPORTS_APM_EMULATION
 155         bool
 156
 157 config HAVE_TCM
 158         bool
 159         select GENERIC_ALLOCATOR
 160
 161 config HAVE_PROC_CPU
 162         bool
 163
 164 config NO_IOPORT_MAP
 165         bool
 166
 167 config EISA
 168         bool
 169         ---help---
 170           The Extended Industry Standard Architecture (EISA) bus was
 171           developed as an open alternative to the IBM MicroChannel bus.
 172
 173           The EISA bus provided some of the features of the IBM MicroChannel
 174           bus while maintaining backward compatibility with cards made for
 175           the older ISA bus.  The EISA bus saw limited use between 1988 and
 176           1995 when it was made obsolete by the PCI bus.
 177
 178           Say Y here if you are building a kernel for an EISA-based machine.
 179
 180           Otherwise, say N.
 181
 182 config SBUS
 183         bool
 184
 185 config STACKTRACE_SUPPORT
 186         bool
 187         default y
 188
 189 config LOCKDEP_SUPPORT
 190         bool
 191         default y
 192
 193 config TRACE_IRQFLAGS_SUPPORT
 194         bool
 195         default !CPU_V7M
 196
 197 config RWSEM_XCHGADD_ALGORITHM
 198         bool
 199         default y
 200
 201 config ARCH_HAS_ILOG2_U32
 202         bool
 203
 204 config ARCH_HAS_ILOG2_U64
 205         bool
 206
 207 config ARCH_HAS_BANDGAP
 208         bool
 209
 210 config FIX_EARLYCON_MEM
 211         def_bool y if MMU
 212
 213 config GENERIC_HWEIGHT
 214         bool
 215         default y
 216
 217 config GENERIC_CALIBRATE_DELAY
 218         bool
 219         default y
 220
 221 config ARCH_MAY_HAVE_PC_FDC
 222         bool
 223
 224 config ZONE_DMA
 225         bool
 226
 227 config ARCH_SUPPORTS_UPROBES
 228         def_bool y
 229
 230 config ARCH_HAS_DMA_SET_COHERENT_MASK
 231         bool
 232
 233 config GENERIC_ISA_DMA
 234         bool
 235
 236 config FIQ
 237         bool
 238
 239 config NEED_RET_TO_USER
 240         bool
 241
 242 config ARCH_MTD_XIP
 243         bool
 244
 245 config ARM_PATCH_PHYS_VIRT
 246         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 247         default y
 248         depends on !XIP_KERNEL && MMU
 249         help
 250           Patch phys-to-virt and virt-to-phys translation functions at
 251           boot and module load time according to the position of the
 252           kernel in system memory.
 253
 254           This can only be used with non-XIP MMU kernels where the base
 255           of physical memory is at a 16MB boundary.
 256
 257           Only disable this option if you know that you do not require
 258           this feature (eg, building a kernel for a single machine) and
 259           you need to shrink the kernel to the minimal size.
 260
 261 config NEED_MACH_IO_H
 262         bool
 263         help
 264           Select this when mach/io.h is required to provide special
 265           definitions for this platform.  The need for mach/io.h should
 266           be avoided when possible.
 267
 268 config NEED_MACH_MEMORY_H
 269         bool
 270         help
 271           Select this when mach/memory.h is required to provide special
 272           definitions for this platform.  The need for mach/memory.h should
 273           be avoided when possible.
 274
 275 config PHYS_OFFSET
 276         hex "Physical address of main memory" if MMU
 277         depends on !ARM_PATCH_PHYS_VIRT
 278         default DRAM_BASE if !MMU
 279         default 0x00000000 if ARCH_EBSA110 || \
 280                         ARCH_FOOTBRIDGE || \
 281                         ARCH_INTEGRATOR || \
 282                         ARCH_IOP13XX || \
 283                         ARCH_KS8695 || \
 284                         ARCH_REALVIEW
 285         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 286         default 0x20000000 if ARCH_S5PV210
 287         default 0xc0000000 if ARCH_SA1100
 288         help
 289           Please provide the physical address corresponding to the
 290           location of main memory in your system.
 291
 292 config GENERIC_BUG
 293         def_bool y
 294         depends on BUG
 295
 296 config PGTABLE_LEVELS
 297         int
 298         default 3 if ARM_LPAE
 299         default 2
 300
 301 menu "System Type"
 302
 303 config MMU
 304         bool "MMU-based Paged Memory Management Support"
 305         default y
 306         help
 307           Select if you want MMU-based virtualised addressing space
 308           support by paged memory management. If unsure, say 'Y'.
 309
 310 config ARCH_MMAP_RND_BITS_MIN
 311         default 8
 312
 313 config ARCH_MMAP_RND_BITS_MAX
 314         default 14 if PAGE_OFFSET=0x40000000
 315         default 15 if PAGE_OFFSET=0x80000000
 316         default 16
 317
 318 #
 319 # The "ARM system type" choice list is ordered alphabetically by option
 320 # text.  Please add new entries in the option alphabetic order.
 321 #
 322 choice
 323         prompt "ARM system type"
 324         default ARM_SINGLE_ARMV7M if !MMU
 325         default ARCH_MULTIPLATFORM if MMU
 326
 327 config ARCH_MULTIPLATFORM
 328         bool "Allow multiple platforms to be selected"
 329         depends on MMU
 330         select ARM_HAS_SG_CHAIN
 331         select ARM_PATCH_PHYS_VIRT
 332         select AUTO_ZRELADDR
 333         select TIMER_OF
 334         select COMMON_CLK
 335         select GENERIC_CLOCKEVENTS
 336         select MIGHT_HAVE_PCI
 337         select MULTI_IRQ_HANDLER
 338         select PCI_DOMAINS if PCI
 339         select SPARSE_IRQ
 340         select USE_OF
 341
 342 config ARM_SINGLE_ARMV7M
 343         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 344         depends on !MMU
 345         select ARM_NVIC
 346         select AUTO_ZRELADDR
 347         select TIMER_OF
 348         select COMMON_CLK
 349         select CPU_V7M
 350         select GENERIC_CLOCKEVENTS
 351         select NO_IOPORT_MAP
 352         select SPARSE_IRQ
 353         select USE_OF
 354
 355 config ARCH_EBSA110
 356         bool "EBSA-110"
 357         select ARCH_USES_GETTIMEOFFSET
 358         select CPU_SA110
 359         select ISA
 360         select NEED_MACH_IO_H
 361         select NEED_MACH_MEMORY_H
 362         select NO_IOPORT_MAP
 363         help
 364           This is an evaluation board for the StrongARM processor available
 365           from Digital. It has limited hardware on-board, including an
 366           Ethernet interface, two PCMCIA sockets, two serial ports and a
 367           parallel port.
 368
 369 config ARCH_EP93XX
 370         bool "EP93xx-based"
 371         select ARCH_SPARSEMEM_ENABLE
 372         select ARM_AMBA
 373         imply ARM_PATCH_PHYS_VIRT
 374         select ARM_VIC
 375         select AUTO_ZRELADDR
 376         select CLKDEV_LOOKUP
 377         select CLKSRC_MMIO
 378         select CPU_ARM920T
 379         select GENERIC_CLOCKEVENTS
 380         select GPIOLIB
 381         help
 382           This enables support for the Cirrus EP93xx series of CPUs.
 383
 384 config ARCH_FOOTBRIDGE
 385         bool "FootBridge"
 386         select CPU_SA110
 387         select FOOTBRIDGE
 388         select GENERIC_CLOCKEVENTS
 389         select HAVE_IDE
 390         select NEED_MACH_IO_H if !MMU
 391         select NEED_MACH_MEMORY_H
 392         help
 393           Support for systems based on the DC21285 companion chip
 394           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 395
 396 config ARCH_NETX
 397         bool "Hilscher NetX based"
 398         select ARM_VIC
 399         select CLKSRC_MMIO
 400         select CPU_ARM926T
 401         select GENERIC_CLOCKEVENTS
 402         help
 403           This enables support for systems based on the Hilscher NetX Soc
 404
 405 config ARCH_IOP13XX
 406         bool "IOP13xx-based"
 407         depends on MMU
 408         select CPU_XSC3
 409         select NEED_MACH_MEMORY_H
 410         select NEED_RET_TO_USER
 411         select PCI
 412         select PLAT_IOP
 413         select VMSPLIT_1G
 414         select SPARSE_IRQ
 415         help
 416           Support for Intel's IOP13XX (XScale) family of processors.
 417
 418 config ARCH_IOP32X
 419         bool "IOP32x-based"
 420         depends on MMU
 421         select CPU_XSCALE
 422         select GPIO_IOP
 423         select GPIOLIB
 424         select NEED_RET_TO_USER
 425         select PCI
 426         select PLAT_IOP
 427         help
 428           Support for Intel's 80219 and IOP32X (XScale) family of
 429           processors.
 430
 431 config ARCH_IOP33X
 432         bool "IOP33x-based"
 433         depends on MMU
 434         select CPU_XSCALE
 435         select GPIO_IOP
 436         select GPIOLIB
 437         select NEED_RET_TO_USER
 438         select PCI
 439         select PLAT_IOP
 440         help
 441           Support for Intel's IOP33X (XScale) family of processors.
 442
 443 config ARCH_IXP4XX
 444         bool "IXP4xx-based"
 445         depends on MMU
 446         select ARCH_HAS_DMA_SET_COHERENT_MASK
 447         select ARCH_SUPPORTS_BIG_ENDIAN
 448         select CLKSRC_MMIO
 449         select CPU_XSCALE
 450         select DMABOUNCE if PCI
 451         select GENERIC_CLOCKEVENTS
 452         select GPIOLIB
 453         select MIGHT_HAVE_PCI
 454         select NEED_MACH_IO_H
 455         select USB_EHCI_BIG_ENDIAN_DESC
 456         select USB_EHCI_BIG_ENDIAN_MMIO
 457         help
 458           Support for Intel's IXP4XX (XScale) family of processors.
 459
 460 config ARCH_DOVE
 461         bool "Marvell Dove"
 462         select CPU_PJ4
 463         select GENERIC_CLOCKEVENTS
 464         select GPIOLIB
 465         select MIGHT_HAVE_PCI
 466         select MULTI_IRQ_HANDLER
 467         select MVEBU_MBUS
 468         select PINCTRL
 469         select PINCTRL_DOVE
 470         select PLAT_ORION_LEGACY
 471         select SPARSE_IRQ
 472         select PM_GENERIC_DOMAINS if PM
 473         help
 474           Support for the Marvell Dove SoC 88AP510
 475
 476 config ARCH_KS8695
 477         bool "Micrel/Kendin KS8695"
 478         select CLKSRC_MMIO
 479         select CPU_ARM922T
 480         select GENERIC_CLOCKEVENTS
 481         select GPIOLIB
 482         select NEED_MACH_MEMORY_H
 483         help
 484           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 485           System-on-Chip devices.
 486
 487 config ARCH_W90X900
 488         bool "Nuvoton W90X900 CPU"
 489         select CLKDEV_LOOKUP
 490         select CLKSRC_MMIO
 491         select CPU_ARM926T
 492         select GENERIC_CLOCKEVENTS
 493         select GPIOLIB
 494         help
 495           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 496           At present, the w90x900 has been renamed nuc900, regarding
 497           the ARM series product line, you can login the following
 498           link address to know more.
 499
 500           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 501                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 502
 503 config ARCH_LPC32XX
 504         bool "NXP LPC32XX"
 505         select ARM_AMBA
 506         select CLKDEV_LOOKUP
 507         select CLKSRC_LPC32XX
 508         select COMMON_CLK
 509         select CPU_ARM926T
 510         select GENERIC_CLOCKEVENTS
 511         select GPIOLIB
 512         select MULTI_IRQ_HANDLER
 513         select SPARSE_IRQ
 514         select USE_OF
 515         help
 516           Support for the NXP LPC32XX family of processors
 517
 518 config ARCH_PXA
 519         bool "PXA2xx/PXA3xx-based"
 520         depends on MMU
 521         select ARCH_MTD_XIP
 522         select ARM_CPU_SUSPEND if PM
 523         select AUTO_ZRELADDR
 524         select COMMON_CLK
 525         select CLKDEV_LOOKUP
 526         select CLKSRC_PXA
 527         select CLKSRC_MMIO
 528         select TIMER_OF
 529         select CPU_XSCALE if !CPU_XSC3
 530         select GENERIC_CLOCKEVENTS
 531         select GPIO_PXA
 532         select GPIOLIB
 533         select HAVE_IDE
 534         select IRQ_DOMAIN
 535         select MULTI_IRQ_HANDLER
 536         select PLAT_PXA
 537         select SPARSE_IRQ
 538         help
 539           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 540
 541 config ARCH_RPC
 542         bool "RiscPC"
 543         depends on MMU
 544         select ARCH_ACORN
 545         select ARCH_MAY_HAVE_PC_FDC
 546         select ARCH_SPARSEMEM_ENABLE
 547         select ARCH_USES_GETTIMEOFFSET
 548         select CPU_SA110
 549         select FIQ
 550         select HAVE_IDE
 551         select HAVE_PATA_PLATFORM
 552         select ISA_DMA_API
 553         select NEED_MACH_IO_H
 554         select NEED_MACH_MEMORY_H
 555         select NO_IOPORT_MAP
 556         help
 557           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 558           CD-ROM interface, serial and parallel port, and the floppy drive.
 559
 560 config ARCH_SA1100
 561         bool "SA1100-based"
 562         select ARCH_MTD_XIP
 563         select ARCH_SPARSEMEM_ENABLE
 564         select CLKDEV_LOOKUP
 565         select CLKSRC_MMIO
 566         select CLKSRC_PXA
 567         select TIMER_OF if OF
 568         select CPU_FREQ
 569         select CPU_SA1100
 570         select GENERIC_CLOCKEVENTS
 571         select GPIOLIB
 572         select HAVE_IDE
 573         select IRQ_DOMAIN
 574         select ISA
 575         select MULTI_IRQ_HANDLER
 576         select NEED_MACH_MEMORY_H
 577         select SPARSE_IRQ
 578         help
 579           Support for StrongARM 11x0 based boards.
 580
 581 config ARCH_S3C24XX
 582         bool "Samsung S3C24XX SoCs"
 583         select ATAGS
 584         select CLKDEV_LOOKUP
 585         select CLKSRC_SAMSUNG_PWM
 586         select GENERIC_CLOCKEVENTS
 587         select GPIO_SAMSUNG
 588         select GPIOLIB
 589         select HAVE_S3C2410_I2C if I2C
 590         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 591         select HAVE_S3C_RTC if RTC_CLASS
 592         select MULTI_IRQ_HANDLER
 593         select NEED_MACH_IO_H
 594         select SAMSUNG_ATAGS
 595         select USE_OF
 596         help
 597           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 598           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 599           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 600           Samsung SMDK2410 development board (and derivatives).
 601
 602 config ARCH_DAVINCI
 603         bool "TI DaVinci"
 604         select ARCH_HAS_HOLES_MEMORYMODEL
 605         select CLKDEV_LOOKUP
 606         select CPU_ARM926T
 607         select GENERIC_ALLOCATOR
 608         select GENERIC_CLOCKEVENTS
 609         select GENERIC_IRQ_CHIP
 610         select GPIOLIB
 611         select HAVE_IDE
 612         select USE_OF
 613         select ZONE_DMA
 614         help
 615           Support for TI's DaVinci platform.
 616
 617 config ARCH_OMAP1
 618         bool "TI OMAP1"
 619         depends on MMU
 620         select ARCH_HAS_HOLES_MEMORYMODEL
 621         select ARCH_OMAP
 622         select CLKDEV_LOOKUP
 623         select CLKSRC_MMIO
 624         select GENERIC_CLOCKEVENTS
 625         select GENERIC_IRQ_CHIP
 626         select GPIOLIB
 627         select HAVE_IDE
 628         select IRQ_DOMAIN
 629         select MULTI_IRQ_HANDLER
 630         select NEED_MACH_IO_H if PCCARD
 631         select NEED_MACH_MEMORY_H
 632         select SPARSE_IRQ
 633         help
 634           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 635
 636 endchoice
 637
 638 menu "Multiple platform selection"
 639         depends on ARCH_MULTIPLATFORM
 640
 641 comment "CPU Core family selection"
 642
 643 config ARCH_MULTI_V4
 644         bool "ARMv4 based platforms (FA526)"
 645         depends on !ARCH_MULTI_V6_V7
 646         select ARCH_MULTI_V4_V5
 647         select CPU_FA526
 648
 649 config ARCH_MULTI_V4T
 650         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 651         depends on !ARCH_MULTI_V6_V7
 652         select ARCH_MULTI_V4_V5
 653         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 654                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 655                 CPU_ARM925T || CPU_ARM940T)
 656
 657 config ARCH_MULTI_V5
 658         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 659         depends on !ARCH_MULTI_V6_V7
 660         select ARCH_MULTI_V4_V5
 661         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 662                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 663                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 664
 665 config ARCH_MULTI_V4_V5
 666         bool
 667
 668 config ARCH_MULTI_V6
 669         bool "ARMv6 based platforms (ARM11)"
 670         select ARCH_MULTI_V6_V7
 671         select CPU_V6K
 672
 673 config ARCH_MULTI_V7
 674         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 675         default y
 676         select ARCH_MULTI_V6_V7
 677         select CPU_V7
 678         select HAVE_SMP
 679
 680 config ARCH_MULTI_V6_V7
 681         bool
 682         select MIGHT_HAVE_CACHE_L2X0
 683
 684 config ARCH_MULTI_CPU_AUTO
 685         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 686         select ARCH_MULTI_V5
 687
 688 endmenu
 689
 690 config ARCH_VIRT
 691         bool "Dummy Virtual Machine"
 692         depends on ARCH_MULTI_V7
 693         select ARM_AMBA
 694         select ARM_GIC
 695         select ARM_GIC_V2M if PCI
 696         select ARM_GIC_V3
 697         select ARM_GIC_V3_ITS if PCI
 698         select ARM_PSCI
 699         select HAVE_ARM_ARCH_TIMER
 700
 701 #
 702 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 703 # Kconfigs may be included either alphabetically (according to the
 704 # plat- suffix) or along side the corresponding mach-* source.
 705 #
 706 source "arch/arm/mach-actions/Kconfig"
 707
 708 source "arch/arm/mach-alpine/Kconfig"
 709
 710 source "arch/arm/mach-artpec/Kconfig"
 711
 712 source "arch/arm/mach-asm9260/Kconfig"
 713
 714 source "arch/arm/mach-aspeed/Kconfig"
 715
 716 source "arch/arm/mach-at91/Kconfig"
 717
 718 source "arch/arm/mach-axxia/Kconfig"
 719
 720 source "arch/arm/mach-bcm/Kconfig"
 721
 722 source "arch/arm/mach-berlin/Kconfig"
 723
 724 source "arch/arm/mach-clps711x/Kconfig"
 725
 726 source "arch/arm/mach-cns3xxx/Kconfig"
 727
 728 source "arch/arm/mach-davinci/Kconfig"
 729
 730 source "arch/arm/mach-digicolor/Kconfig"
 731
 732 source "arch/arm/mach-dove/Kconfig"
 733
 734 source "arch/arm/mach-ep93xx/Kconfig"
 735
 736 source "arch/arm/mach-exynos/Kconfig"
 737 source "arch/arm/plat-samsung/Kconfig"
 738
 739 source "arch/arm/mach-footbridge/Kconfig"
 740
 741 source "arch/arm/mach-gemini/Kconfig"
 742
 743 source "arch/arm/mach-highbank/Kconfig"
 744
 745 source "arch/arm/mach-hisi/Kconfig"
 746
 747 source "arch/arm/mach-imx/Kconfig"
 748
 749 source "arch/arm/mach-integrator/Kconfig"
 750
 751 source "arch/arm/mach-iop13xx/Kconfig"
 752
 753 source "arch/arm/mach-iop32x/Kconfig"
 754
 755 source "arch/arm/mach-iop33x/Kconfig"
 756
 757 source "arch/arm/mach-ixp4xx/Kconfig"
 758
 759 source "arch/arm/mach-keystone/Kconfig"
 760
 761 source "arch/arm/mach-ks8695/Kconfig"
 762
 763 source "arch/arm/mach-mediatek/Kconfig"
 764
 765 source "arch/arm/mach-meson/Kconfig"
 766
 767 source "arch/arm/mach-mmp/Kconfig"
 768
 769 source "arch/arm/mach-moxart/Kconfig"
 770
 771 source "arch/arm/mach-mv78xx0/Kconfig"
 772
 773 source "arch/arm/mach-mvebu/Kconfig"
 774
 775 source "arch/arm/mach-mxs/Kconfig"
 776
 777 source "arch/arm/mach-netx/Kconfig"
 778
 779 source "arch/arm/mach-nomadik/Kconfig"
 780
 781 source "arch/arm/mach-npcm/Kconfig"
 782
 783 source "arch/arm/mach-nspire/Kconfig"
 784
 785 source "arch/arm/plat-omap/Kconfig"
 786
 787 source "arch/arm/mach-omap1/Kconfig"
 788
 789 source "arch/arm/mach-omap2/Kconfig"
 790
 791 source "arch/arm/mach-orion5x/Kconfig"
 792
 793 source "arch/arm/mach-oxnas/Kconfig"
 794
 795 source "arch/arm/mach-picoxcell/Kconfig"
 796
 797 source "arch/arm/mach-prima2/Kconfig"
 798
 799 source "arch/arm/mach-pxa/Kconfig"
 800 source "arch/arm/plat-pxa/Kconfig"
 801
 802 source "arch/arm/mach-qcom/Kconfig"
 803
 804 source "arch/arm/mach-realview/Kconfig"
 805
 806 source "arch/arm/mach-rockchip/Kconfig"
 807
 808 source "arch/arm/mach-s3c24xx/Kconfig"
 809
 810 source "arch/arm/mach-s3c64xx/Kconfig"
 811
 812 source "arch/arm/mach-s5pv210/Kconfig"
 813
 814 source "arch/arm/mach-sa1100/Kconfig"
 815
 816 source "arch/arm/mach-shmobile/Kconfig"
 817
 818 source "arch/arm/mach-socfpga/Kconfig"
 819
 820 source "arch/arm/mach-spear/Kconfig"
 821
 822 source "arch/arm/mach-sti/Kconfig"
 823
 824 source "arch/arm/mach-stm32/Kconfig"
 825
 826 source "arch/arm/mach-sunxi/Kconfig"
 827
 828 source "arch/arm/mach-tango/Kconfig"
 829
 830 source "arch/arm/mach-tegra/Kconfig"
 831
 832 source "arch/arm/mach-u300/Kconfig"
 833
 834 source "arch/arm/mach-uniphier/Kconfig"
 835
 836 source "arch/arm/mach-ux500/Kconfig"
 837
 838 source "arch/arm/mach-versatile/Kconfig"
 839
 840 source "arch/arm/mach-vexpress/Kconfig"
 841 source "arch/arm/plat-versatile/Kconfig"
 842
 843 source "arch/arm/mach-vt8500/Kconfig"
 844
 845 source "arch/arm/mach-w90x900/Kconfig"
 846
 847 source "arch/arm/mach-zx/Kconfig"
 848
 849 source "arch/arm/mach-zynq/Kconfig"
 850
 851 # ARMv7-M architecture
 852 config ARCH_EFM32
 853         bool "Energy Micro efm32"
 854         depends on ARM_SINGLE_ARMV7M
 855         select GPIOLIB
 856         help
 857           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 858           processors.
 859
 860 config ARCH_LPC18XX
 861         bool "NXP LPC18xx/LPC43xx"
 862         depends on ARM_SINGLE_ARMV7M
 863         select ARCH_HAS_RESET_CONTROLLER
 864         select ARM_AMBA
 865         select CLKSRC_LPC32XX
 866         select PINCTRL
 867         help
 868           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 869           high performance microcontrollers.
 870
 871 config ARCH_MPS2
 872         bool "ARM MPS2 platform"
 873         depends on ARM_SINGLE_ARMV7M
 874         select ARM_AMBA
 875         select CLKSRC_MPS2
 876         help
 877           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 878           with a range of available cores like Cortex-M3/M4/M7.
 879
 880           Please, note that depends which Application Note is used memory map
 881           for the platform may vary, so adjustment of RAM base might be needed.
 882
 883 # Definitions to make life easier
 884 config ARCH_ACORN
 885         bool
 886
 887 config PLAT_IOP
 888         bool
 889         select GENERIC_CLOCKEVENTS
 890
 891 config PLAT_ORION
 892         bool
 893         select CLKSRC_MMIO
 894         select COMMON_CLK
 895         select GENERIC_IRQ_CHIP
 896         select IRQ_DOMAIN
 897
 898 config PLAT_ORION_LEGACY
 899         bool
 900         select PLAT_ORION
 901
 902 config PLAT_PXA
 903         bool
 904
 905 config PLAT_VERSATILE
 906         bool
 907
 908 source "arch/arm/firmware/Kconfig"
 909
 910 source arch/arm/mm/Kconfig
 911
 912 config IWMMXT
 913         bool "Enable iWMMXt support"
 914         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 915         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 916         help
 917           Enable support for iWMMXt context switching at run time if
 918           running on a CPU that supports it.
 919
 920 config MULTI_IRQ_HANDLER
 921         bool
 922         help
 923           Allow each machine to specify it's own IRQ handler at run time.
 924
 925 if !MMU
 926 source "arch/arm/Kconfig-nommu"
 927 endif
 928
 929 config PJ4B_ERRATA_4742
 930         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 931         depends on CPU_PJ4B && MACH_ARMADA_370
 932         default y
 933         help
 934           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 935           Event (WFE) IDLE states, a specific timing sensitivity exists between
 936           the retiring WFI/WFE instructions and the newly issued subsequent
 937           instructions.  This sensitivity can result in a CPU hang scenario.
 938           Workaround:
 939           The software must insert either a Data Synchronization Barrier (DSB)
 940           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 941           instruction
 942
 943 config ARM_ERRATA_326103
 944         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 945         depends on CPU_V6
 946         help
 947           Executing a SWP instruction to read-only memory does not set bit 11
 948           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 949           treat the access as a read, preventing a COW from occurring and
 950           causing the faulting task to livelock.
 951
 952 config ARM_ERRATA_411920
 953         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 954         depends on CPU_V6 || CPU_V6K
 955         help
 956           Invalidation of the Instruction Cache operation can
 957           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 958           It does not affect the MPCore. This option enables the ARM Ltd.
 959           recommended workaround.
 960
 961 config ARM_ERRATA_430973
 962         bool "ARM errata: Stale prediction on replaced interworking branch"
 963         depends on CPU_V7
 964         help
 965           This option enables the workaround for the 430973 Cortex-A8
 966           r1p* erratum. If a code sequence containing an ARM/Thumb
 967           interworking branch is replaced with another code sequence at the
 968           same virtual address, whether due to self-modifying code or virtual
 969           to physical address re-mapping, Cortex-A8 does not recover from the
 970           stale interworking branch prediction. This results in Cortex-A8
 971           executing the new code sequence in the incorrect ARM or Thumb state.
 972           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 973           and also flushes the branch target cache at every context switch.
 974           Note that setting specific bits in the ACTLR register may not be
 975           available in non-secure mode.
 976
 977 config ARM_ERRATA_458693
 978         bool "ARM errata: Processor deadlock when a false hazard is created"
 979         depends on CPU_V7
 980         depends on !ARCH_MULTIPLATFORM
 981         help
 982           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 983           erratum. For very specific sequences of memory operations, it is
 984           possible for a hazard condition intended for a cache line to instead
 985           be incorrectly associated with a different cache line. This false
 986           hazard might then cause a processor deadlock. The workaround enables
 987           the L1 caching of the NEON accesses and disables the PLD instruction
 988           in the ACTLR register. Note that setting specific bits in the ACTLR
 989           register may not be available in non-secure mode.
 990
 991 config ARM_ERRATA_460075
 992         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 993         depends on CPU_V7
 994         depends on !ARCH_MULTIPLATFORM
 995         help
 996           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 997           erratum. Any asynchronous access to the L2 cache may encounter a
 998           situation in which recent store transactions to the L2 cache are lost
 999           and overwritten with stale memory contents from external memory. The
1000           workaround disables the write-allocate mode for the L2 cache via the
1001           ACTLR register. Note that setting specific bits in the ACTLR register
1002           may not be available in non-secure mode.
1003
1004 config ARM_ERRATA_742230
1005         bool "ARM errata: DMB operation may be faulty"
1006         depends on CPU_V7 && SMP
1007         depends on !ARCH_MULTIPLATFORM
1008         help
1009           This option enables the workaround for the 742230 Cortex-A9
1010           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1011           between two write operations may not ensure the correct visibility
1012           ordering of the two writes. This workaround sets a specific bit in
1013           the diagnostic register of the Cortex-A9 which causes the DMB
1014           instruction to behave as a DSB, ensuring the correct behaviour of
1015           the two writes.
1016
1017 config ARM_ERRATA_742231
1018         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1019         depends on CPU_V7 && SMP
1020         depends on !ARCH_MULTIPLATFORM
1021         help
1022           This option enables the workaround for the 742231 Cortex-A9
1023           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1024           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1025           accessing some data located in the same cache line, may get corrupted
1026           data due to bad handling of the address hazard when the line gets
1027           replaced from one of the CPUs at the same time as another CPU is
1028           accessing it. This workaround sets specific bits in the diagnostic
1029           register of the Cortex-A9 which reduces the linefill issuing
1030           capabilities of the processor.
1031
1032 config ARM_ERRATA_643719
1033         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1034         depends on CPU_V7 && SMP
1035         default y
1036         help
1037           This option enables the workaround for the 643719 Cortex-A9 (prior to
1038           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1039           register returns zero when it should return one. The workaround
1040           corrects this value, ensuring cache maintenance operations which use
1041           it behave as intended and avoiding data corruption.
1042
1043 config ARM_ERRATA_720789
1044         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1045         depends on CPU_V7
1046         help
1047           This option enables the workaround for the 720789 Cortex-A9 (prior to
1048           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1049           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1050           As a consequence of this erratum, some TLB entries which should be
1051           invalidated are not, resulting in an incoherency in the system page
1052           tables. The workaround changes the TLB flushing routines to invalidate
1053           entries regardless of the ASID.
1054
1055 config ARM_ERRATA_743622
1056         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1057         depends on CPU_V7
1058         depends on !ARCH_MULTIPLATFORM
1059         help
1060           This option enables the workaround for the 743622 Cortex-A9
1061           (r2p*) erratum. Under very rare conditions, a faulty
1062           optimisation in the Cortex-A9 Store Buffer may lead to data
1063           corruption. This workaround sets a specific bit in the diagnostic
1064           register of the Cortex-A9 which disables the Store Buffer
1065           optimisation, preventing the defect from occurring. This has no
1066           visible impact on the overall performance or power consumption of the
1067           processor.
1068
1069 config ARM_ERRATA_751472
1070         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1071         depends on CPU_V7
1072         depends on !ARCH_MULTIPLATFORM
1073         help
1074           This option enables the workaround for the 751472 Cortex-A9 (prior
1075           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1076           completion of a following broadcasted operation if the second
1077           operation is received by a CPU before the ICIALLUIS has completed,
1078           potentially leading to corrupted entries in the cache or TLB.
1079
1080 config ARM_ERRATA_754322
1081         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1082         depends on CPU_V7
1083         help
1084           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1085           r3p*) erratum. A speculative memory access may cause a page table walk
1086           which starts prior to an ASID switch but completes afterwards. This
1087           can populate the micro-TLB with a stale entry which may be hit with
1088           the new ASID. This workaround places two dsb instructions in the mm
1089           switching code so that no page table walks can cross the ASID switch.
1090
1091 config ARM_ERRATA_754327
1092         bool "ARM errata: no automatic Store Buffer drain"
1093         depends on CPU_V7 && SMP
1094         help
1095           This option enables the workaround for the 754327 Cortex-A9 (prior to
1096           r2p0) erratum. The Store Buffer does not have any automatic draining
1097           mechanism and therefore a livelock may occur if an external agent
1098           continuously polls a memory location waiting to observe an update.
1099           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1100           written polling loops from denying visibility of updates to memory.
1101
1102 config ARM_ERRATA_364296
1103         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1104         depends on CPU_V6
1105         help
1106           This options enables the workaround for the 364296 ARM1136
1107           r0p2 erratum (possible cache data corruption with
1108           hit-under-miss enabled). It sets the undocumented bit 31 in
1109           the auxiliary control register and the FI bit in the control
1110           register, thus disabling hit-under-miss without putting the
1111           processor into full low interrupt latency mode. ARM11MPCore
1112           is not affected.
1113
1114 config ARM_ERRATA_764369
1115         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1116         depends on CPU_V7 && SMP
1117         help
1118           This option enables the workaround for erratum 764369
1119           affecting Cortex-A9 MPCore with two or more processors (all
1120           current revisions). Under certain timing circumstances, a data
1121           cache line maintenance operation by MVA targeting an Inner
1122           Shareable memory region may fail to proceed up to either the
1123           Point of Coherency or to the Point of Unification of the
1124           system. This workaround adds a DSB instruction before the
1125           relevant cache maintenance functions and sets a specific bit
1126           in the diagnostic control register of the SCU.
1127
1128 config ARM_ERRATA_775420
1129        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1130        depends on CPU_V7
1131        help
1132          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1133          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1134          operation aborts with MMU exception, it might cause the processor
1135          to deadlock. This workaround puts DSB before executing ISB if
1136          an abort may occur on cache maintenance.
1137
1138 config ARM_ERRATA_798181
1139         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1140         depends on CPU_V7 && SMP
1141         help
1142           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1143           adequately shooting down all use of the old entries. This
1144           option enables the Linux kernel workaround for this erratum
1145           which sends an IPI to the CPUs that are running the same ASID
1146           as the one being invalidated.
1147
1148 config ARM_ERRATA_773022
1149         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1150         depends on CPU_V7
1151         help
1152           This option enables the workaround for the 773022 Cortex-A15
1153           (up to r0p4) erratum. In certain rare sequences of code, the
1154           loop buffer may deliver incorrect instructions. This
1155           workaround disables the loop buffer to avoid the erratum.
1156
1157 config ARM_ERRATA_818325_852422
1158         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1159         depends on CPU_V7
1160         help
1161           This option enables the workaround for:
1162           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1163             instruction might deadlock.  Fixed in r0p1.
1164           - Cortex-A12 852422: Execution of a sequence of instructions might
1165             lead to either a data corruption or a CPU deadlock.  Not fixed in
1166             any Cortex-A12 cores yet.
1167           This workaround for all both errata involves setting bit[12] of the
1168           Feature Register. This bit disables an optimisation applied to a
1169           sequence of 2 instructions that use opposing condition codes.
1170
1171 config ARM_ERRATA_821420
1172         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1173         depends on CPU_V7
1174         help
1175           This option enables the workaround for the 821420 Cortex-A12
1176           (all revs) erratum. In very rare timing conditions, a sequence
1177           of VMOV to Core registers instructions, for which the second
1178           one is in the shadow of a branch or abort, can lead to a
1179           deadlock when the VMOV instructions are issued out-of-order.
1180
1181 config ARM_ERRATA_825619
1182         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1183         depends on CPU_V7
1184         help
1185           This option enables the workaround for the 825619 Cortex-A12
1186           (all revs) erratum. Within rare timing constraints, executing a
1187           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1188           and Device/Strongly-Ordered loads and stores might cause deadlock
1189
1190 config ARM_ERRATA_852421
1191         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1192         depends on CPU_V7
1193         help
1194           This option enables the workaround for the 852421 Cortex-A17
1195           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1196           execution of a DMB ST instruction might fail to properly order
1197           stores from GroupA and stores from GroupB.
1198
1199 config ARM_ERRATA_852423
1200         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1201         depends on CPU_V7
1202         help
1203           This option enables the workaround for:
1204           - Cortex-A17 852423: Execution of a sequence of instructions might
1205             lead to either a data corruption or a CPU deadlock.  Not fixed in
1206             any Cortex-A17 cores yet.
1207           This is identical to Cortex-A12 erratum 852422.  It is a separate
1208           config option from the A12 erratum due to the way errata are checked
1209           for and handled.
1210
1211 endmenu
1212
1213 source "arch/arm/common/Kconfig"
1214
1215 menu "Bus support"
1216
1217 config ISA
1218         bool
1219         help
1220           Find out whether you have ISA slots on your motherboard.  ISA is the
1221           name of a bus system, i.e. the way the CPU talks to the other stuff
1222           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1223           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1224           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1225
1226 # Select ISA DMA controller support
1227 config ISA_DMA
1228         bool
1229         select ISA_DMA_API
1230
1231 # Select ISA DMA interface
1232 config ISA_DMA_API
1233         bool
1234
1235 config PCI
1236         bool "PCI support" if MIGHT_HAVE_PCI
1237         help
1238           Find out whether you have a PCI motherboard. PCI is the name of a
1239           bus system, i.e. the way the CPU talks to the other stuff inside
1240           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1241           VESA. If you have PCI, say Y, otherwise N.
1242
1243 config PCI_DOMAINS
1244         bool "Support for multiple PCI domains"
1245         depends on PCI
1246         help
1247           Enable PCI domains kernel management. Say Y if your machine
1248           has a PCI bus hierarchy that requires more than one PCI
1249           domain (aka segment) to be correctly managed. Say N otherwise.
1250
1251           If you don't know what to do here, say N.
1252
1253 config PCI_DOMAINS_GENERIC
1254         def_bool PCI_DOMAINS
1255
1256 config PCI_NANOENGINE
1257         bool "BSE nanoEngine PCI support"
1258         depends on SA1100_NANOENGINE
1259         help
1260           Enable PCI on the BSE nanoEngine board.
1261
1262 config PCI_SYSCALL
1263         def_bool PCI
1264
1265 config PCI_HOST_ITE8152
1266         bool
1267         depends on PCI && MACH_ARMCORE
1268         default y
1269         select DMABOUNCE
1270
1271 source "drivers/pci/Kconfig"
1272
1273 source "drivers/pcmcia/Kconfig"
1274
1275 endmenu
1276
1277 menu "Kernel Features"
1278
1279 config HAVE_SMP
1280         bool
1281         help
1282           This option should be selected by machines which have an SMP-
1283           capable CPU.
1284
1285           The only effect of this option is to make the SMP-related
1286           options available to the user for configuration.
1287
1288 config SMP
1289         bool "Symmetric Multi-Processing"
1290         depends on CPU_V6K || CPU_V7
1291         depends on GENERIC_CLOCKEVENTS
1292         depends on HAVE_SMP
1293         depends on MMU || ARM_MPU
1294         select IRQ_WORK
1295         help
1296           This enables support for systems with more than one CPU. If you have
1297           a system with only one CPU, say N. If you have a system with more
1298           than one CPU, say Y.
1299
1300           If you say N here, the kernel will run on uni- and multiprocessor
1301           machines, but will use only one CPU of a multiprocessor machine. If
1302           you say Y here, the kernel will run on many, but not all,
1303           uniprocessor machines. On a uniprocessor machine, the kernel
1304           will run faster if you say N here.
1305
1306           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1307           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1308           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1309
1310           If you don't know what to do here, say N.
1311
1312 config SMP_ON_UP
1313         bool "Allow booting SMP kernel on uniprocessor systems"
1314         depends on SMP && !XIP_KERNEL && MMU
1315         default y
1316         help
1317           SMP kernels contain instructions which fail on non-SMP processors.
1318           Enabling this option allows the kernel to modify itself to make
1319           these instructions safe.  Disabling it allows about 1K of space
1320           savings.
1321
1322           If you don't know what to do here, say Y.
1323
1324 config ARM_CPU_TOPOLOGY
1325         bool "Support cpu topology definition"
1326         depends on SMP && CPU_V7
1327         default y
1328         help
1329           Support ARM cpu topology definition. The MPIDR register defines
1330           affinity between processors which is then used to describe the cpu
1331           topology of an ARM System.
1332
1333 config SCHED_MC
1334         bool "Multi-core scheduler support"
1335         depends on ARM_CPU_TOPOLOGY
1336         help
1337           Multi-core scheduler support improves the CPU scheduler's decision
1338           making when dealing with multi-core CPU chips at a cost of slightly
1339           increased overhead in some places. If unsure say N here.
1340
1341 config SCHED_SMT
1342         bool "SMT scheduler support"
1343         depends on ARM_CPU_TOPOLOGY
1344         help
1345           Improves the CPU scheduler's decision making when dealing with
1346           MultiThreading at a cost of slightly increased overhead in some
1347           places. If unsure say N here.
1348
1349 config HAVE_ARM_SCU
1350         bool
1351         help
1352           This option enables support for the ARM system coherency unit
1353
1354 config HAVE_ARM_ARCH_TIMER
1355         bool "Architected timer support"
1356         depends on CPU_V7
1357         select ARM_ARCH_TIMER
1358         select GENERIC_CLOCKEVENTS
1359         help
1360           This option enables support for the ARM architected timer
1361
1362 config HAVE_ARM_TWD
1363         bool
1364         select TIMER_OF if OF
1365         help
1366           This options enables support for the ARM timer and watchdog unit
1367
1368 config MCPM
1369         bool "Multi-Cluster Power Management"
1370         depends on CPU_V7 && SMP
1371         help
1372           This option provides the common power management infrastructure
1373           for (multi-)cluster based systems, such as big.LITTLE based
1374           systems.
1375
1376 config MCPM_QUAD_CLUSTER
1377         bool
1378         depends on MCPM
1379         help
1380           To avoid wasting resources unnecessarily, MCPM only supports up
1381           to 2 clusters by default.
1382           Platforms with 3 or 4 clusters that use MCPM must select this
1383           option to allow the additional clusters to be managed.
1384
1385 config BIG_LITTLE
1386         bool "big.LITTLE support (Experimental)"
1387         depends on CPU_V7 && SMP
1388         select MCPM
1389         help
1390           This option enables support selections for the big.LITTLE
1391           system architecture.
1392
1393 config BL_SWITCHER
1394         bool "big.LITTLE switcher support"
1395         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1396         select CPU_PM
1397         help
1398           The big.LITTLE "switcher" provides the core functionality to
1399           transparently handle transition between a cluster of A15's
1400           and a cluster of A7's in a big.LITTLE system.
1401
1402 config BL_SWITCHER_DUMMY_IF
1403         tristate "Simple big.LITTLE switcher user interface"
1404         depends on BL_SWITCHER && DEBUG_KERNEL
1405         help
1406           This is a simple and dummy char dev interface to control
1407           the big.LITTLE switcher core code.  It is meant for
1408           debugging purposes only.
1409
1410 choice
1411         prompt "Memory split"
1412         depends on MMU
1413         default VMSPLIT_3G
1414         help
1415           Select the desired split between kernel and user memory.
1416
1417           If you are not absolutely sure what you are doing, leave this
1418           option alone!
1419
1420         config VMSPLIT_3G
1421                 bool "3G/1G user/kernel split"
1422         config VMSPLIT_3G_OPT
1423                 depends on !ARM_LPAE
1424                 bool "3G/1G user/kernel split (for full 1G low memory)"
1425         config VMSPLIT_2G
1426                 bool "2G/2G user/kernel split"
1427         config VMSPLIT_1G
1428                 bool "1G/3G user/kernel split"
1429 endchoice
1430
1431 config PAGE_OFFSET
1432         hex
1433         default PHYS_OFFSET if !MMU
1434         default 0x40000000 if VMSPLIT_1G
1435         default 0x80000000 if VMSPLIT_2G
1436         default 0xB0000000 if VMSPLIT_3G_OPT
1437         default 0xC0000000
1438
1439 config NR_CPUS
1440         int "Maximum number of CPUs (2-32)"
1441         range 2 32
1442         depends on SMP
1443         default "4"
1444
1445 config HOTPLUG_CPU
1446         bool "Support for hot-pluggable CPUs"
1447         depends on SMP
1448         help
1449           Say Y here to experiment with turning CPUs off and on.  CPUs
1450           can be controlled through /sys/devices/system/cpu.
1451
1452 config ARM_PSCI
1453         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1454         depends on HAVE_ARM_SMCCC
1455         select ARM_PSCI_FW
1456         help
1457           Say Y here if you want Linux to communicate with system firmware
1458           implementing the PSCI specification for CPU-centric power
1459           management operations described in ARM document number ARM DEN
1460           0022A ("Power State Coordination Interface System Software on
1461           ARM processors").
1462
1463 # The GPIO number here must be sorted by descending number. In case of
1464 # a multiplatform kernel, we just want the highest value required by the
1465 # selected platforms.
1466 config ARCH_NR_GPIO
1467         int
1468         default 2048 if ARCH_SOCFPGA
1469         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1470                 ARCH_ZYNQ
1471         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1472                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1473         default 416 if ARCH_SUNXI
1474         default 392 if ARCH_U8500
1475         default 352 if ARCH_VT8500
1476         default 288 if ARCH_ROCKCHIP
1477         default 264 if MACH_H4700
1478         default 0
1479         help
1480           Maximum number of GPIOs in the system.
1481
1482           If unsure, leave the default value.
1483
1484 source kernel/Kconfig.preempt
1485
1486 config HZ_FIXED
1487         int
1488         default 200 if ARCH_EBSA110
1489         default 128 if SOC_AT91RM9200
1490         default 0
1491
1492 choice
1493         depends on HZ_FIXED = 0
1494         prompt "Timer frequency"
1495
1496 config HZ_100
1497         bool "100 Hz"
1498
1499 config HZ_200
1500         bool "200 Hz"
1501
1502 config HZ_250
1503         bool "250 Hz"
1504
1505 config HZ_300
1506         bool "300 Hz"
1507
1508 config HZ_500
1509         bool "500 Hz"
1510
1511 config HZ_1000
1512         bool "1000 Hz"
1513
1514 endchoice
1515
1516 config HZ
1517         int
1518         default HZ_FIXED if HZ_FIXED != 0
1519         default 100 if HZ_100
1520         default 200 if HZ_200
1521         default 250 if HZ_250
1522         default 300 if HZ_300
1523         default 500 if HZ_500
1524         default 1000
1525
1526 config SCHED_HRTICK
1527         def_bool HIGH_RES_TIMERS
1528
1529 config THUMB2_KERNEL
1530         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1531         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1532         default y if CPU_THUMBONLY
1533         select ARM_UNWIND
1534         help
1535           By enabling this option, the kernel will be compiled in
1536           Thumb-2 mode.
1537
1538           If unsure, say N.
1539
1540 config THUMB2_AVOID_R_ARM_THM_JUMP11
1541         bool "Work around buggy Thumb-2 short branch relocations in gas"
1542         depends on THUMB2_KERNEL && MODULES
1543         default y
1544         help
1545           Various binutils versions can resolve Thumb-2 branches to
1546           locally-defined, preemptible global symbols as short-range "b.n"
1547           branch instructions.
1548
1549           This is a problem, because there's no guarantee the final
1550           destination of the symbol, or any candidate locations for a
1551           trampoline, are within range of the branch.  For this reason, the
1552           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1553           relocation in modules at all, and it makes little sense to add
1554           support.
1555
1556           The symptom is that the kernel fails with an "unsupported
1557           relocation" error when loading some modules.
1558
1559           Until fixed tools are available, passing
1560           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1561           code which hits this problem, at the cost of a bit of extra runtime
1562           stack usage in some cases.
1563
1564           The problem is described in more detail at:
1565               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1566
1567           Only Thumb-2 kernels are affected.
1568
1569           Unless you are sure your tools don't have this problem, say Y.
1570
1571 config ARM_PATCH_IDIV
1572         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1573         depends on CPU_32v7 && !XIP_KERNEL
1574         default y
1575         help
1576           The ARM compiler inserts calls to __aeabi_idiv() and
1577           __aeabi_uidiv() when it needs to perform division on signed
1578           and unsigned integers. Some v7 CPUs have support for the sdiv
1579           and udiv instructions that can be used to implement those
1580           functions.
1581
1582           Enabling this option allows the kernel to modify itself to
1583           replace the first two instructions of these library functions
1584           with the sdiv or udiv plus "bx lr" instructions when the CPU
1585           it is running on supports them. Typically this will be faster
1586           and less power intensive than running the original library
1587           code to do integer division.
1588
1589 config AEABI
1590         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1591         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1592         help
1593           This option allows for the kernel to be compiled using the latest
1594           ARM ABI (aka EABI).  This is only useful if you are using a user
1595           space environment that is also compiled with EABI.
1596
1597           Since there are major incompatibilities between the legacy ABI and
1598           EABI, especially with regard to structure member alignment, this
1599           option also changes the kernel syscall calling convention to
1600           disambiguate both ABIs and allow for backward compatibility support
1601           (selected with CONFIG_OABI_COMPAT).
1602
1603           To use this you need GCC version 4.0.0 or later.
1604
1605 config OABI_COMPAT
1606         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1607         depends on AEABI && !THUMB2_KERNEL
1608         help
1609           This option preserves the old syscall interface along with the
1610           new (ARM EABI) one. It also provides a compatibility layer to
1611           intercept syscalls that have structure arguments which layout
1612           in memory differs between the legacy ABI and the new ARM EABI
1613           (only for non "thumb" binaries). This option adds a tiny
1614           overhead to all syscalls and produces a slightly larger kernel.
1615
1616           The seccomp filter system will not be available when this is
1617           selected, since there is no way yet to sensibly distinguish
1618           between calling conventions during filtering.
1619
1620           If you know you'll be using only pure EABI user space then you
1621           can say N here. If this option is not selected and you attempt
1622           to execute a legacy ABI binary then the result will be
1623           UNPREDICTABLE (in fact it can be predicted that it won't work
1624           at all). If in doubt say N.
1625
1626 config ARCH_HAS_HOLES_MEMORYMODEL
1627         bool
1628
1629 config ARCH_SPARSEMEM_ENABLE
1630         bool
1631
1632 config ARCH_SPARSEMEM_DEFAULT
1633         def_bool ARCH_SPARSEMEM_ENABLE
1634
1635 config ARCH_SELECT_MEMORY_MODEL
1636         def_bool ARCH_SPARSEMEM_ENABLE
1637
1638 config HAVE_ARCH_PFN_VALID
1639         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1640
1641 config HAVE_GENERIC_GUP
1642         def_bool y
1643         depends on ARM_LPAE
1644
1645 config HIGHMEM
1646         bool "High Memory Support"
1647         depends on MMU
1648         help
1649           The address space of ARM processors is only 4 Gigabytes large
1650           and it has to accommodate user address space, kernel address
1651           space as well as some memory mapped IO. That means that, if you
1652           have a large amount of physical memory and/or IO, not all of the
1653           memory can be "permanently mapped" by the kernel. The physical
1654           memory that is not permanently mapped is called "high memory".
1655
1656           Depending on the selected kernel/user memory split, minimum
1657           vmalloc space and actual amount of RAM, you may not need this
1658           option which should result in a slightly faster kernel.
1659
1660           If unsure, say n.
1661
1662 config HIGHPTE
1663         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1664         depends on HIGHMEM
1665         default y
1666         help
1667           The VM uses one page of physical memory for each page table.
1668           For systems with a lot of processes, this can use a lot of
1669           precious low memory, eventually leading to low memory being
1670           consumed by page tables.  Setting this option will allow
1671           user-space 2nd level page tables to reside in high memory.
1672
1673 config CPU_SW_DOMAIN_PAN
1674         bool "Enable use of CPU domains to implement privileged no-access"
1675         depends on MMU && !ARM_LPAE
1676         default y
1677         help
1678           Increase kernel security by ensuring that normal kernel accesses
1679           are unable to access userspace addresses.  This can help prevent
1680           use-after-free bugs becoming an exploitable privilege escalation
1681           by ensuring that magic values (such as LIST_POISON) will always
1682           fault when dereferenced.
1683
1684           CPUs with low-vector mappings use a best-efforts implementation.
1685           Their lower 1MB needs to remain accessible for the vectors, but
1686           the remainder of userspace will become appropriately inaccessible.
1687
1688 config HW_PERF_EVENTS
1689         def_bool y
1690         depends on ARM_PMU
1691
1692 config SYS_SUPPORTS_HUGETLBFS
1693        def_bool y
1694        depends on ARM_LPAE
1695
1696 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1697        def_bool y
1698        depends on ARM_LPAE
1699
1700 config ARCH_WANT_GENERAL_HUGETLB
1701         def_bool y
1702
1703 config ARM_MODULE_PLTS
1704         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1705         depends on MODULES
1706         default y
1707         help
1708           Allocate PLTs when loading modules so that jumps and calls whose
1709           targets are too far away for their relative offsets to be encoded
1710           in the instructions themselves can be bounced via veneers in the
1711           module's PLT. This allows modules to be allocated in the generic
1712           vmalloc area after the dedicated module memory area has been
1713           exhausted. The modules will use slightly more memory, but after
1714           rounding up to page size, the actual memory footprint is usually
1715           the same.
1716
1717           Disabling this is usually safe for small single-platform
1718           configurations. If unsure, say y.
1719
1720 config FORCE_MAX_ZONEORDER
1721         int "Maximum zone order"
1722         default "12" if SOC_AM33XX
1723         default "9" if SA1111 || ARCH_EFM32
1724         default "11"
1725         help
1726           The kernel memory allocator divides physically contiguous memory
1727           blocks into "zones", where each zone is a power of two number of
1728           pages.  This option selects the largest power of two that the kernel
1729           keeps in the memory allocator.  If you need to allocate very large
1730           blocks of physically contiguous memory, then you may need to
1731           increase this value.
1732
1733           This config option is actually maximum order plus one. For example,
1734           a value of 11 means that the largest free memory block is 2^10 pages.
1735
1736 config ALIGNMENT_TRAP
1737         bool
1738         depends on CPU_CP15_MMU
1739         default y if !ARCH_EBSA110
1740         select HAVE_PROC_CPU if PROC_FS
1741         help
1742           ARM processors cannot fetch/store information which is not
1743           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1744           address divisible by 4. On 32-bit ARM processors, these non-aligned
1745           fetch/store instructions will be emulated in software if you say
1746           here, which has a severe performance impact. This is necessary for
1747           correct operation of some network protocols. With an IP-only
1748           configuration it is safe to say N, otherwise say Y.
1749
1750 config UACCESS_WITH_MEMCPY
1751         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1752         depends on MMU
1753         default y if CPU_FEROCEON
1754         help
1755           Implement faster copy_to_user and clear_user methods for CPU
1756           cores where a 8-word STM instruction give significantly higher
1757           memory write throughput than a sequence of individual 32bit stores.
1758
1759           A possible side effect is a slight increase in scheduling latency
1760           between threads sharing the same address space if they invoke
1761           such copy operations with large buffers.
1762
1763           However, if the CPU data cache is using a write-allocate mode,
1764           this option is unlikely to provide any performance gain.
1765
1766 config SECCOMP
1767         bool
1768         prompt "Enable seccomp to safely compute untrusted bytecode"
1769         ---help---
1770           This kernel feature is useful for number crunching applications
1771           that may need to compute untrusted bytecode during their
1772           execution. By using pipes or other transports made available to
1773           the process as file descriptors supporting the read/write
1774           syscalls, it's possible to isolate those applications in
1775           their own address space using seccomp. Once seccomp is
1776           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1777           and the task is only allowed to execute a few safe syscalls
1778           defined by each seccomp mode.
1779
1780 config PARAVIRT
1781         bool "Enable paravirtualization code"
1782         help
1783           This changes the kernel so it can modify itself when it is run
1784           under a hypervisor, potentially improving performance significantly
1785           over full virtualization.
1786
1787 config PARAVIRT_TIME_ACCOUNTING
1788         bool "Paravirtual steal time accounting"
1789         select PARAVIRT
1790         default n
1791         help
1792           Select this option to enable fine granularity task steal time
1793           accounting. Time spent executing other tasks in parallel with
1794           the current vCPU is discounted from the vCPU power. To account for
1795           that, there can be a small performance impact.
1796
1797           If in doubt, say N here.
1798
1799 config XEN_DOM0
1800         def_bool y
1801         depends on XEN
1802
1803 config XEN
1804         bool "Xen guest support on ARM"
1805         depends on ARM && AEABI && OF
1806         depends on CPU_V7 && !CPU_V6
1807         depends on !GENERIC_ATOMIC64
1808         depends on MMU
1809         select ARCH_DMA_ADDR_T_64BIT
1810         select ARM_PSCI
1811         select SWIOTLB
1812         select SWIOTLB_XEN
1813         select PARAVIRT
1814         help
1815           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1816
1817 endmenu
1818
1819 menu "Boot options"
1820
1821 config USE_OF
1822         bool "Flattened Device Tree support"
1823         select IRQ_DOMAIN
1824         select OF
1825         help
1826           Include support for flattened device tree machine descriptions.
1827
1828 config ATAGS
1829         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1830         default y
1831         help
1832           This is the traditional way of passing data to the kernel at boot
1833           time. If you are solely relying on the flattened device tree (or
1834           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1835           to remove ATAGS support from your kernel binary.  If unsure,
1836           leave this to y.
1837
1838 config DEPRECATED_PARAM_STRUCT
1839         bool "Provide old way to pass kernel parameters"
1840         depends on ATAGS
1841         help
1842           This was deprecated in 2001 and announced to live on for 5 years.
1843           Some old boot loaders still use this way.
1844
1845 # Compressed boot loader in ROM.  Yes, we really want to ask about
1846 # TEXT and BSS so we preserve their values in the config files.
1847 config ZBOOT_ROM_TEXT
1848         hex "Compressed ROM boot loader base address"
1849         default "0"
1850         help
1851           The physical address at which the ROM-able zImage is to be
1852           placed in the target.  Platforms which normally make use of
1853           ROM-able zImage formats normally set this to a suitable
1854           value in their defconfig file.
1855
1856           If ZBOOT_ROM is not enabled, this has no effect.
1857
1858 config ZBOOT_ROM_BSS
1859         hex "Compressed ROM boot loader BSS address"
1860         default "0"
1861         help
1862           The base address of an area of read/write memory in the target
1863           for the ROM-able zImage which must be available while the
1864           decompressor is running. It must be large enough to hold the
1865           entire decompressed kernel plus an additional 128 KiB.
1866           Platforms which normally make use of ROM-able zImage formats
1867           normally set this to a suitable value in their defconfig file.
1868
1869           If ZBOOT_ROM is not enabled, this has no effect.
1870
1871 config ZBOOT_ROM
1872         bool "Compressed boot loader in ROM/flash"
1873         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1874         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1875         help
1876           Say Y here if you intend to execute your compressed kernel image
1877           (zImage) directly from ROM or flash.  If unsure, say N.
1878
1879 config ARM_APPENDED_DTB
1880         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1881         depends on OF
1882         help
1883           With this option, the boot code will look for a device tree binary
1884           (DTB) appended to zImage
1885           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1886
1887           This is meant as a backward compatibility convenience for those
1888           systems with a bootloader that can't be upgraded to accommodate
1889           the documented boot protocol using a device tree.
1890
1891           Beware that there is very little in terms of protection against
1892           this option being confused by leftover garbage in memory that might
1893           look like a DTB header after a reboot if no actual DTB is appended
1894           to zImage.  Do not leave this option active in a production kernel
1895           if you don't intend to always append a DTB.  Proper passing of the
1896           location into r2 of a bootloader provided DTB is always preferable
1897           to this option.
1898
1899 config ARM_ATAG_DTB_COMPAT
1900         bool "Supplement the appended DTB with traditional ATAG information"
1901         depends on ARM_APPENDED_DTB
1902         help
1903           Some old bootloaders can't be updated to a DTB capable one, yet
1904           they provide ATAGs with memory configuration, the ramdisk address,
1905           the kernel cmdline string, etc.  Such information is dynamically
1906           provided by the bootloader and can't always be stored in a static
1907           DTB.  To allow a device tree enabled kernel to be used with such
1908           bootloaders, this option allows zImage to extract the information
1909           from the ATAG list and store it at run time into the appended DTB.
1910
1911 choice
1912         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1913         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1914
1915 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1916         bool "Use bootloader kernel arguments if available"
1917         help
1918           Uses the command-line options passed by the boot loader instead of
1919           the device tree bootargs property. If the boot loader doesn't provide
1920           any, the device tree bootargs property will be used.
1921
1922 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1923         bool "Extend with bootloader kernel arguments"
1924         help
1925           The command-line arguments provided by the boot loader will be
1926           appended to the the device tree bootargs property.
1927
1928 endchoice
1929
1930 config CMDLINE
1931         string "Default kernel command string"
1932         default ""
1933         help
1934           On some architectures (EBSA110 and CATS), there is currently no way
1935           for the boot loader to pass arguments to the kernel. For these
1936           architectures, you should supply some command-line options at build
1937           time by entering them here. As a minimum, you should specify the
1938           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1939
1940 choice
1941         prompt "Kernel command line type" if CMDLINE != ""
1942         default CMDLINE_FROM_BOOTLOADER
1943         depends on ATAGS
1944
1945 config CMDLINE_FROM_BOOTLOADER
1946         bool "Use bootloader kernel arguments if available"
1947         help
1948           Uses the command-line options passed by the boot loader. If
1949           the boot loader doesn't provide any, the default kernel command
1950           string provided in CMDLINE will be used.
1951
1952 config CMDLINE_EXTEND
1953         bool "Extend bootloader kernel arguments"
1954         help
1955           The command-line arguments provided by the boot loader will be
1956           appended to the default kernel command string.
1957
1958 config CMDLINE_FORCE
1959         bool "Always use the default kernel command string"
1960         help
1961           Always use the default kernel command string, even if the boot
1962           loader passes other arguments to the kernel.
1963           This is useful if you cannot or don't want to change the
1964           command-line options your boot loader passes to the kernel.
1965 endchoice
1966
1967 config XIP_KERNEL
1968         bool "Kernel Execute-In-Place from ROM"
1969         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1970         help
1971           Execute-In-Place allows the kernel to run from non-volatile storage
1972           directly addressable by the CPU, such as NOR flash. This saves RAM
1973           space since the text section of the kernel is not loaded from flash
1974           to RAM.  Read-write sections, such as the data section and stack,
1975           are still copied to RAM.  The XIP kernel is not compressed since
1976           it has to run directly from flash, so it will take more space to
1977           store it.  The flash address used to link the kernel object files,
1978           and for storing it, is configuration dependent. Therefore, if you
1979           say Y here, you must know the proper physical address where to
1980           store the kernel image depending on your own flash memory usage.
1981
1982           Also note that the make target becomes "make xipImage" rather than
1983           "make zImage" or "make Image".  The final kernel binary to put in
1984           ROM memory will be arch/arm/boot/xipImage.
1985
1986           If unsure, say N.
1987
1988 config XIP_PHYS_ADDR
1989         hex "XIP Kernel Physical Location"
1990         depends on XIP_KERNEL
1991         default "0x00080000"
1992         help
1993           This is the physical address in your flash memory the kernel will
1994           be linked for and stored to.  This address is dependent on your
1995           own flash usage.
1996
1997 config XIP_DEFLATED_DATA
1998         bool "Store kernel .data section compressed in ROM"
1999         depends on XIP_KERNEL
2000         select ZLIB_INFLATE
2001         help
2002           Before the kernel is actually executed, its .data section has to be
2003           copied to RAM from ROM. This option allows for storing that data
2004           in compressed form and decompressed to RAM rather than merely being
2005           copied, saving some precious ROM space. A possible drawback is a
2006           slightly longer boot delay.
2007
2008 config KEXEC
2009         bool "Kexec system call (EXPERIMENTAL)"
2010         depends on (!SMP || PM_SLEEP_SMP)
2011         depends on !CPU_V7M
2012         select KEXEC_CORE
2013         help
2014           kexec is a system call that implements the ability to shutdown your
2015           current kernel, and to start another kernel.  It is like a reboot
2016           but it is independent of the system firmware.   And like a reboot
2017           you can start any kernel with it, not just Linux.
2018
2019           It is an ongoing process to be certain the hardware in a machine
2020           is properly shutdown, so do not be surprised if this code does not
2021           initially work for you.
2022
2023 config ATAGS_PROC
2024         bool "Export atags in procfs"
2025         depends on ATAGS && KEXEC
2026         default y
2027         help
2028           Should the atags used to boot the kernel be exported in an "atags"
2029           file in procfs. Useful with kexec.
2030
2031 config CRASH_DUMP
2032         bool "Build kdump crash kernel (EXPERIMENTAL)"
2033         help
2034           Generate crash dump after being started by kexec. This should
2035           be normally only set in special crash dump kernels which are
2036           loaded in the main kernel with kexec-tools into a specially
2037           reserved region and then later executed after a crash by
2038           kdump/kexec. The crash dump kernel must be compiled to a
2039           memory address not used by the main kernel
2040
2041           For more details see Documentation/kdump/kdump.txt
2042
2043 config AUTO_ZRELADDR
2044         bool "Auto calculation of the decompressed kernel image address"
2045         help
2046           ZRELADDR is the physical address where the decompressed kernel
2047           image will be placed. If AUTO_ZRELADDR is selected, the address
2048           will be determined at run-time by masking the current IP with
2049           0xf8000000. This assumes the zImage being placed in the first 128MB
2050           from start of memory.
2051
2052 config EFI_STUB
2053         bool
2054
2055 config EFI
2056         bool "UEFI runtime support"
2057         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2058         select UCS2_STRING
2059         select EFI_PARAMS_FROM_FDT
2060         select EFI_STUB
2061         select EFI_ARMSTUB
2062         select EFI_RUNTIME_WRAPPERS
2063         ---help---
2064           This option provides support for runtime services provided
2065           by UEFI firmware (such as non-volatile variables, realtime
2066           clock, and platform reset). A UEFI stub is also provided to
2067           allow the kernel to be booted as an EFI application. This
2068           is only useful for kernels that may run on systems that have
2069           UEFI firmware.
2070
2071 config DMI
2072         bool "Enable support for SMBIOS (DMI) tables"
2073         depends on EFI
2074         default y
2075         help
2076           This enables SMBIOS/DMI feature for systems.
2077
2078           This option is only useful on systems that have UEFI firmware.
2079           However, even with this option, the resultant kernel should
2080           continue to boot on existing non-UEFI platforms.
2081
2082           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2083           i.e., the the practice of identifying the platform via DMI to
2084           decide whether certain workarounds for buggy hardware and/or
2085           firmware need to be enabled. This would require the DMI subsystem
2086           to be enabled much earlier than we do on ARM, which is non-trivial.
2087
2088 endmenu
2089
2090 menu "CPU Power Management"
2091
2092 source "drivers/cpufreq/Kconfig"
2093
2094 source "drivers/cpuidle/Kconfig"
2095
2096 endmenu
2097
2098 menu "Floating point emulation"
2099
2100 comment "At least one emulation must be selected"
2101
2102 config FPE_NWFPE
2103         bool "NWFPE math emulation"
2104         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2105         ---help---
2106           Say Y to include the NWFPE floating point emulator in the kernel.
2107           This is necessary to run most binaries. Linux does not currently
2108           support floating point hardware so you need to say Y here even if
2109           your machine has an FPA or floating point co-processor podule.
2110
2111           You may say N here if you are going to load the Acorn FPEmulator
2112           early in the bootup.
2113
2114 config FPE_NWFPE_XP
2115         bool "Support extended precision"
2116         depends on FPE_NWFPE
2117         help
2118           Say Y to include 80-bit support in the kernel floating-point
2119           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2120           Note that gcc does not generate 80-bit operations by default,
2121           so in most cases this option only enlarges the size of the
2122           floating point emulator without any good reason.
2123
2124           You almost surely want to say N here.
2125
2126 config FPE_FASTFPE
2127         bool "FastFPE math emulation (EXPERIMENTAL)"
2128         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2129         ---help---
2130           Say Y here to include the FAST floating point emulator in the kernel.
2131           This is an experimental much faster emulator which now also has full
2132           precision for the mantissa.  It does not support any exceptions.
2133           It is very simple, and approximately 3-6 times faster than NWFPE.
2134
2135           It should be sufficient for most programs.  It may be not suitable
2136           for scientific calculations, but you have to check this for yourself.
2137           If you do not feel you need a faster FP emulation you should better
2138           choose NWFPE.
2139
2140 config VFP
2141         bool "VFP-format floating point maths"
2142         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2143         help
2144           Say Y to include VFP support code in the kernel. This is needed
2145           if your hardware includes a VFP unit.
2146
2147           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2148           release notes and additional status information.
2149
2150           Say N if your target does not have VFP hardware.
2151
2152 config VFPv3
2153         bool
2154         depends on VFP
2155         default y if CPU_V7
2156
2157 config NEON
2158         bool "Advanced SIMD (NEON) Extension support"
2159         depends on VFPv3 && CPU_V7
2160         help
2161           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2162           Extension.
2163
2164 config KERNEL_MODE_NEON
2165         bool "Support for NEON in kernel mode"
2166         depends on NEON && AEABI
2167         help
2168           Say Y to include support for NEON in kernel mode.
2169
2170 endmenu
2171
2172 menu "Power management options"
2173
2174 source "kernel/power/Kconfig"
2175
2176 config ARCH_SUSPEND_POSSIBLE
2177         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2178                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2179         def_bool y
2180
2181 config ARM_CPU_SUSPEND
2182         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2183         depends on ARCH_SUSPEND_POSSIBLE
2184
2185 config ARCH_HIBERNATION_POSSIBLE
2186         bool
2187         depends on MMU
2188         default y if ARCH_SUSPEND_POSSIBLE
2189
2190 endmenu
2191
2192 source "drivers/firmware/Kconfig"
2193
2194 if CRYPTO
2195 source "arch/arm/crypto/Kconfig"
2196 endif
2197
2198 source "arch/arm/kvm/Kconfig"