[media] coda: store IRAM size in struct coda_devtype
[linux-2.6-block.git] / drivers / staging / media / solo6x10 / solo6x10-disp.c
CommitLineData
faa4fd2a 1/*
dcae5dac
HV
2 * Copyright (C) 2010-2013 Bluecherry, LLC <http://www.bluecherrydvr.com>
3 *
4 * Original author:
5 * Ben Collins <bcollins@ubuntu.com>
6 *
7 * Additional work by:
8 * John Brooks <john.brooks@bluecherry.net>
faa4fd2a
BC
9 *
10 * This program is free software; you can redistribute it and/or modify
11 * it under the terms of the GNU General Public License as published by
12 * the Free Software Foundation; either version 2 of the License, or
13 * (at your option) any later version.
14 *
15 * This program is distributed in the hope that it will be useful,
16 * but WITHOUT ANY WARRANTY; without even the implied warranty of
17 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
18 * GNU General Public License for more details.
faa4fd2a
BC
19 */
20
21#include <linux/kernel.h>
22#include <linux/module.h>
23#include <linux/videodev2.h>
24#include <media/v4l2-ioctl.h>
dcae5dac 25
ae69b22c 26#include "solo6x10.h"
faa4fd2a
BC
27
28#define SOLO_VCLK_DELAY 3
29#define SOLO_PROGRESSIVE_VSIZE 1024
30
31#define SOLO_MOT_THRESH_W 64
32#define SOLO_MOT_THRESH_H 64
33#define SOLO_MOT_THRESH_SIZE 8192
34#define SOLO_MOT_THRESH_REAL (SOLO_MOT_THRESH_W * SOLO_MOT_THRESH_H)
dcae5dac
HV
35#define SOLO_MOT_FLAG_SIZE 1024
36#define SOLO_MOT_FLAG_AREA (SOLO_MOT_FLAG_SIZE * 16)
faa4fd2a 37
decebabf 38static void solo_vin_config(struct solo_dev *solo_dev)
faa4fd2a
BC
39{
40 solo_dev->vin_hstart = 8;
41 solo_dev->vin_vstart = 2;
42
43 solo_reg_write(solo_dev, SOLO_SYS_VCLK,
44 SOLO_VCLK_SELECT(2) |
45 SOLO_VCLK_VIN1415_DELAY(SOLO_VCLK_DELAY) |
46 SOLO_VCLK_VIN1213_DELAY(SOLO_VCLK_DELAY) |
47 SOLO_VCLK_VIN1011_DELAY(SOLO_VCLK_DELAY) |
48 SOLO_VCLK_VIN0809_DELAY(SOLO_VCLK_DELAY) |
49 SOLO_VCLK_VIN0607_DELAY(SOLO_VCLK_DELAY) |
50 SOLO_VCLK_VIN0405_DELAY(SOLO_VCLK_DELAY) |
51 SOLO_VCLK_VIN0203_DELAY(SOLO_VCLK_DELAY) |
52 SOLO_VCLK_VIN0001_DELAY(SOLO_VCLK_DELAY));
53
54 solo_reg_write(solo_dev, SOLO_VI_ACT_I_P,
55 SOLO_VI_H_START(solo_dev->vin_hstart) |
56 SOLO_VI_V_START(solo_dev->vin_vstart) |
57 SOLO_VI_V_STOP(solo_dev->vin_vstart +
58 solo_dev->video_vsize));
59
60 solo_reg_write(solo_dev, SOLO_VI_ACT_I_S,
61 SOLO_VI_H_START(solo_dev->vout_hstart) |
62 SOLO_VI_V_START(solo_dev->vout_vstart) |
63 SOLO_VI_V_STOP(solo_dev->vout_vstart +
64 solo_dev->video_vsize));
65
66 solo_reg_write(solo_dev, SOLO_VI_ACT_P,
67 SOLO_VI_H_START(0) |
68 SOLO_VI_V_START(1) |
69 SOLO_VI_V_STOP(SOLO_PROGRESSIVE_VSIZE));
70
71 solo_reg_write(solo_dev, SOLO_VI_CH_FORMAT,
72 SOLO_VI_FD_SEL_MASK(0) | SOLO_VI_PROG_MASK(0));
73
dcae5dac
HV
74 /* On 6110, initialize mozaic darkness stength */
75 if (solo_dev->type == SOLO_DEV_6010)
76 solo_reg_write(solo_dev, SOLO_VI_FMT_CFG, 0);
77 else
78 solo_reg_write(solo_dev, SOLO_VI_FMT_CFG, 16 << 22);
79
faa4fd2a
BC
80 solo_reg_write(solo_dev, SOLO_VI_PAGE_SW, 2);
81
82 if (solo_dev->video_type == SOLO_VO_FMT_TYPE_NTSC) {
83 solo_reg_write(solo_dev, SOLO_VI_PB_CONFIG,
84 SOLO_VI_PB_USER_MODE);
85 solo_reg_write(solo_dev, SOLO_VI_PB_RANGE_HV,
86 SOLO_VI_PB_HSIZE(858) | SOLO_VI_PB_VSIZE(246));
87 solo_reg_write(solo_dev, SOLO_VI_PB_ACT_V,
88 SOLO_VI_PB_VSTART(4) |
89 SOLO_VI_PB_VSTOP(4 + 240));
90 } else {
91 solo_reg_write(solo_dev, SOLO_VI_PB_CONFIG,
92 SOLO_VI_PB_USER_MODE | SOLO_VI_PB_PAL);
93 solo_reg_write(solo_dev, SOLO_VI_PB_RANGE_HV,
94 SOLO_VI_PB_HSIZE(864) | SOLO_VI_PB_VSIZE(294));
95 solo_reg_write(solo_dev, SOLO_VI_PB_ACT_V,
96 SOLO_VI_PB_VSTART(4) |
97 SOLO_VI_PB_VSTOP(4 + 288));
98 }
99 solo_reg_write(solo_dev, SOLO_VI_PB_ACT_H, SOLO_VI_PB_HSTART(16) |
100 SOLO_VI_PB_HSTOP(16 + 720));
101}
102
dcae5dac
HV
103static void solo_vout_config_cursor(struct solo_dev *dev)
104{
105 int i;
106
107 /* Load (blank) cursor bitmap mask (2bpp) */
108 for (i = 0; i < 20; i++)
109 solo_reg_write(dev, SOLO_VO_CURSOR_MASK(i), 0);
110
111 solo_reg_write(dev, SOLO_VO_CURSOR_POS, 0);
112
113 solo_reg_write(dev, SOLO_VO_CURSOR_CLR,
114 (0x80 << 24) | (0x80 << 16) | (0x10 << 8) | 0x80);
115 solo_reg_write(dev, SOLO_VO_CURSOR_CLR2, (0xe0 << 8) | 0x80);
116}
117
118static void solo_vout_config(struct solo_dev *solo_dev)
faa4fd2a
BC
119{
120 solo_dev->vout_hstart = 6;
121 solo_dev->vout_vstart = 8;
122
faa4fd2a
BC
123 solo_reg_write(solo_dev, SOLO_VO_FMT_ENC,
124 solo_dev->video_type |
125 SOLO_VO_USER_COLOR_SET_NAV |
dcae5dac 126 SOLO_VO_USER_COLOR_SET_NAH |
faa4fd2a
BC
127 SOLO_VO_NA_COLOR_Y(0) |
128 SOLO_VO_NA_COLOR_CB(0) |
129 SOLO_VO_NA_COLOR_CR(0));
130
131 solo_reg_write(solo_dev, SOLO_VO_ACT_H,
132 SOLO_VO_H_START(solo_dev->vout_hstart) |
133 SOLO_VO_H_STOP(solo_dev->vout_hstart +
134 solo_dev->video_hsize));
135
136 solo_reg_write(solo_dev, SOLO_VO_ACT_V,
137 SOLO_VO_V_START(solo_dev->vout_vstart) |
138 SOLO_VO_V_STOP(solo_dev->vout_vstart +
139 solo_dev->video_vsize));
140
141 solo_reg_write(solo_dev, SOLO_VO_RANGE_HV,
142 SOLO_VO_H_LEN(solo_dev->video_hsize) |
143 SOLO_VO_V_LEN(solo_dev->video_vsize));
144
dcae5dac
HV
145 /* Border & background colors */
146 solo_reg_write(solo_dev, SOLO_VO_BORDER_LINE_COLOR,
147 (0xa0 << 24) | (0x88 << 16) | (0xa0 << 8) | 0x88);
148 solo_reg_write(solo_dev, SOLO_VO_BORDER_FILL_COLOR,
149 (0x10 << 24) | (0x8f << 16) | (0x10 << 8) | 0x8f);
150 solo_reg_write(solo_dev, SOLO_VO_BKG_COLOR,
151 (16 << 24) | (128 << 16) | (16 << 8) | 128);
152
153 solo_reg_write(solo_dev, SOLO_VO_DISP_ERASE, SOLO_VO_DISP_ERASE_ON);
154
155 solo_reg_write(solo_dev, SOLO_VI_WIN_SW, 0);
156
157 solo_reg_write(solo_dev, SOLO_VO_ZOOM_CTRL, 0);
158 solo_reg_write(solo_dev, SOLO_VO_FREEZE_CTRL, 0);
faa4fd2a
BC
159
160 solo_reg_write(solo_dev, SOLO_VO_DISP_CTRL, SOLO_VO_DISP_ON |
161 SOLO_VO_DISP_ERASE_COUNT(8) |
43d1136d 162 SOLO_VO_DISP_BASE(SOLO_DISP_EXT_ADDR));
faa4fd2a 163
faa4fd2a 164
dcae5dac 165 solo_vout_config_cursor(solo_dev);
faa4fd2a 166
dcae5dac
HV
167 /* Enable channels we support */
168 solo_reg_write(solo_dev, SOLO_VI_CH_ENA,
169 (1 << solo_dev->nr_chans) - 1);
faa4fd2a
BC
170}
171
decebabf 172static int solo_dma_vin_region(struct solo_dev *solo_dev, u32 off,
faa4fd2a
BC
173 u16 val, int reg_size)
174{
45182746
KH
175 u16 *buf;
176 const int n = 64, size = n * sizeof(*buf);
177 int i, ret = 0;
faa4fd2a 178
45182746
KH
179 buf = kmalloc(size, GFP_KERNEL);
180 if (!buf)
181 return -ENOMEM;
182
183 for (i = 0; i < n; i++)
22564285 184 buf[i] = cpu_to_le16(val);
faa4fd2a 185
45182746
KH
186 for (i = 0; i < reg_size; i += size) {
187 ret = solo_p2m_dma(solo_dev, 1, buf,
188 SOLO_MOTION_EXT_ADDR(solo_dev) + off + i,
189 size, 0, 0);
190
191 if (ret)
192 break;
193 }
faa4fd2a 194
45182746 195 kfree(buf);
faa4fd2a
BC
196 return ret;
197}
198
dcae5dac 199int solo_set_motion_threshold(struct solo_dev *solo_dev, u8 ch, u16 val)
faa4fd2a
BC
200{
201 if (ch > solo_dev->nr_chans)
dcae5dac 202 return -EINVAL;
faa4fd2a 203
dcae5dac
HV
204 return solo_dma_vin_region(solo_dev, SOLO_MOT_FLAG_AREA +
205 (ch * SOLO_MOT_THRESH_SIZE * 2),
206 val, SOLO_MOT_THRESH_SIZE);
207}
208
f5df0b7f 209int solo_set_motion_block(struct solo_dev *solo_dev, u8 ch,
4063a3c7 210 const u16 *thresholds)
dcae5dac 211{
761f9aa2 212 const unsigned size = sizeof(u16) * 64;
f5df0b7f 213 u32 off = SOLO_MOT_FLAG_AREA + ch * SOLO_MOT_THRESH_SIZE * 2;
761f9aa2 214 u16 *buf;
f5df0b7f
HV
215 int x, y;
216 int ret = 0;
dcae5dac 217
761f9aa2 218 buf = kzalloc(size, GFP_KERNEL);
f5df0b7f
HV
219 for (y = 0; y < SOLO_MOTION_SZ; y++) {
220 for (x = 0; x < SOLO_MOTION_SZ; x++)
4063a3c7 221 buf[x] = cpu_to_le16(thresholds[y * SOLO_MOTION_SZ + x]);
f5df0b7f 222 ret |= solo_p2m_dma(solo_dev, 1, buf,
761f9aa2
HV
223 SOLO_MOTION_EXT_ADDR(solo_dev) + off + y * size,
224 size, 0, 0);
f5df0b7f 225 }
761f9aa2 226 kfree(buf);
f5df0b7f 227 return ret;
faa4fd2a
BC
228}
229
230/* First 8k is motion flag (512 bytes * 16). Following that is an 8k+8k
231 * threshold and working table for each channel. Atleast that's what the
dcae5dac 232 * spec says. However, this code (taken from rdk) has some mystery 8k
faa4fd2a 233 * block right after the flag area, before the first thresh table. */
decebabf 234static void solo_motion_config(struct solo_dev *solo_dev)
faa4fd2a
BC
235{
236 int i;
237
238 for (i = 0; i < solo_dev->nr_chans; i++) {
239 /* Clear motion flag area */
240 solo_dma_vin_region(solo_dev, i * SOLO_MOT_FLAG_SIZE, 0x0000,
241 SOLO_MOT_FLAG_SIZE);
242
243 /* Clear working cache table */
244 solo_dma_vin_region(solo_dev, SOLO_MOT_FLAG_AREA +
dcae5dac
HV
245 (i * SOLO_MOT_THRESH_SIZE * 2) +
246 SOLO_MOT_THRESH_SIZE, 0x0000,
247 SOLO_MOT_THRESH_SIZE);
faa4fd2a
BC
248
249 /* Set default threshold table */
250 solo_set_motion_threshold(solo_dev, i, SOLO_DEF_MOT_THRESH);
251 }
252
253 /* Default motion settings */
f62de9be 254 solo_reg_write(solo_dev, SOLO_VI_MOT_ADR, SOLO_VI_MOTION_EN(0) |
faa4fd2a
BC
255 (SOLO_MOTION_EXT_ADDR(solo_dev) >> 16));
256 solo_reg_write(solo_dev, SOLO_VI_MOT_CTRL,
257 SOLO_VI_MOTION_FRAME_COUNT(3) |
258 SOLO_VI_MOTION_SAMPLE_LENGTH(solo_dev->video_hsize / 16)
dcae5dac
HV
259 /* | SOLO_VI_MOTION_INTR_START_STOP */
260 | SOLO_VI_MOTION_SAMPLE_COUNT(10));
faa4fd2a
BC
261
262 solo_reg_write(solo_dev, SOLO_VI_MOTION_BORDER, 0);
263 solo_reg_write(solo_dev, SOLO_VI_MOTION_BAR, 0);
264}
265
decebabf 266int solo_disp_init(struct solo_dev *solo_dev)
faa4fd2a
BC
267{
268 int i;
269
270 solo_dev->video_hsize = 704;
4c211ed7 271 if (solo_dev->video_type == SOLO_VO_FMT_TYPE_NTSC) {
faa4fd2a
BC
272 solo_dev->video_vsize = 240;
273 solo_dev->fps = 30;
274 } else {
faa4fd2a
BC
275 solo_dev->video_vsize = 288;
276 solo_dev->fps = 25;
277 }
278
279 solo_vin_config(solo_dev);
280 solo_motion_config(solo_dev);
dcae5dac 281 solo_vout_config(solo_dev);
faa4fd2a
BC
282
283 for (i = 0; i < solo_dev->nr_chans; i++)
284 solo_reg_write(solo_dev, SOLO_VI_WIN_ON(i), 1);
285
286 return 0;
287}
288
decebabf 289void solo_disp_exit(struct solo_dev *solo_dev)
faa4fd2a
BC
290{
291 int i;
292
faa4fd2a
BC
293 solo_reg_write(solo_dev, SOLO_VO_DISP_CTRL, 0);
294 solo_reg_write(solo_dev, SOLO_VO_ZOOM_CTRL, 0);
295 solo_reg_write(solo_dev, SOLO_VO_FREEZE_CTRL, 0);
296
297 for (i = 0; i < solo_dev->nr_chans; i++) {
298 solo_reg_write(solo_dev, SOLO_VI_WIN_CTRL0(i), 0);
299 solo_reg_write(solo_dev, SOLO_VI_WIN_CTRL1(i), 0);
300 solo_reg_write(solo_dev, SOLO_VI_WIN_ON(i), 0);
301 }
302
303 /* Set default border */
304 for (i = 0; i < 5; i++)
305 solo_reg_write(solo_dev, SOLO_VO_BORDER_X(i), 0);
306
307 for (i = 0; i < 5; i++)
308 solo_reg_write(solo_dev, SOLO_VO_BORDER_Y(i), 0);
309
310 solo_reg_write(solo_dev, SOLO_VO_BORDER_LINE_MASK, 0);
311 solo_reg_write(solo_dev, SOLO_VO_BORDER_FILL_MASK, 0);
312
313 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_CTRL(0), 0);
314 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_START(0), 0);
315 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_STOP(0), 0);
afabbe6d 316
faa4fd2a
BC
317 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_CTRL(1), 0);
318 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_START(1), 0);
319 solo_reg_write(solo_dev, SOLO_VO_RECTANGLE_STOP(1), 0);
320}