projects / linux-2.6-block.git / blame
| Commit | Line | Data |
|---|---|---|
| e0f74ed4 ZW |
1 | // SPDX-License-Identifier: MIT |
| 2 | /* | |
| 3 | * Copyright © 2020 Intel Corporation | |
| 4 | */ | |
| 5 | ||
| b43edc50 | 6 | #include "display/intel_audio_regs.h" |
| a9b4c16d | 7 | #include "display/intel_backlight_regs.h" |
| acc855d3 | 8 | #include "display/intel_display_types.h" |
| 1e1d2e18 | 9 | #include "display/intel_dmc_regs.h" |
| 89e790ec | 10 | #include "display/intel_dp_aux_regs.h" |
| 99417adb | 11 | #include "display/intel_dpio_phy.h" |
| 04500bfd | 12 | #include "display/intel_fdi_regs.h" |
| 16bede13 | 13 | #include "display/intel_lvds_regs.h" |
| 7f6947fd | 14 | #include "display/intel_psr_regs.h" |
| 689e61a4 | 15 | #include "display/skl_watermark_regs.h" |
| e0f74ed4 ZW |
16 | #include "display/vlv_dsi_pll_regs.h" |
| 17 | #include "gt/intel_gt_regs.h" | |
| 18 | #include "gvt/gvt.h" | |
| b43edc50 | 19 | |
| e0f74ed4 ZW |
20 | #include "i915_drv.h" |
| 21 | #include "i915_pvinfo.h" | |
| 22 | #include "i915_reg.h" | |
| 23 | #include "intel_gvt.h" | |
| 24 | #include "intel_mchbar_regs.h" | |
| 25 | ||
| 26 | #define MMIO_F(reg, s) do { \ | |
| 27 | int ret; \ | |
| 28 | ret = iter->handle_mmio_cb(iter, i915_mmio_reg_offset(reg), s); \ | |
| 29 | if (ret) \ | |
| 30 | return ret; \ | |
| 31 | } while (0) | |
| 32 | ||
| 33 | #define MMIO_D(reg) MMIO_F(reg, 4) | |
| 34 | ||
| 35 | #define MMIO_RING_F(prefix, s) do { \ | |
| 36 | MMIO_F(prefix(RENDER_RING_BASE), s); \ | |
| 37 | MMIO_F(prefix(BLT_RING_BASE), s); \ | |
| 38 | MMIO_F(prefix(GEN6_BSD_RING_BASE), s); \ | |
| 39 | MMIO_F(prefix(VEBOX_RING_BASE), s); \ | |
| 40 | if (HAS_ENGINE(to_gt(iter->i915), VCS1)) \ | |
| 41 | MMIO_F(prefix(GEN8_BSD2_RING_BASE), s); \ | |
| 42 | } while (0) | |
| 43 | ||
| 44 | #define MMIO_RING_D(prefix) \ | |
| 45 | MMIO_RING_F(prefix, 4) | |
| 46 | ||
| 47 | static int iterate_generic_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 48 | { | |
| 49 | struct drm_i915_private *dev_priv = iter->i915; | |
| 50 | ||
| 51 | MMIO_RING_D(RING_IMR); | |
| 52 | MMIO_D(SDEIMR); | |
| 53 | MMIO_D(SDEIER); | |
| 54 | MMIO_D(SDEIIR); | |
| 55 | MMIO_D(SDEISR); | |
| 56 | MMIO_RING_D(RING_HWSTAM); | |
| 57 | MMIO_D(BSD_HWS_PGA_GEN7); | |
| 58 | MMIO_D(BLT_HWS_PGA_GEN7); | |
| 59 | MMIO_D(VEBOX_HWS_PGA_GEN7); | |
| 60 | ||
| 61 | #define RING_REG(base) _MMIO((base) + 0x28) | |
| 62 | MMIO_RING_D(RING_REG); | |
| 63 | #undef RING_REG | |
| 64 | ||
| 65 | #define RING_REG(base) _MMIO((base) + 0x134) | |
| 66 | MMIO_RING_D(RING_REG); | |
| 67 | #undef RING_REG | |
| 68 | ||
| 69 | #define RING_REG(base) _MMIO((base) + 0x6c) | |
| 70 | MMIO_RING_D(RING_REG); | |
| 71 | #undef RING_REG | |
| 72 | MMIO_D(_MMIO(0x2148)); | |
| 73 | MMIO_D(CCID(RENDER_RING_BASE)); | |
| 74 | MMIO_D(_MMIO(0x12198)); | |
| 75 | MMIO_D(GEN7_CXT_SIZE); | |
| 76 | MMIO_RING_D(RING_TAIL); | |
| 77 | MMIO_RING_D(RING_HEAD); | |
| 78 | MMIO_RING_D(RING_CTL); | |
| 79 | MMIO_RING_D(RING_ACTHD); | |
| 80 | MMIO_RING_D(RING_START); | |
| 81 | ||
| 82 | /* RING MODE */ | |
| 83 | #define RING_REG(base) _MMIO((base) + 0x29c) | |
| 84 | MMIO_RING_D(RING_REG); | |
| 85 | #undef RING_REG | |
| 86 | ||
| 87 | MMIO_RING_D(RING_MI_MODE); | |
| 88 | MMIO_RING_D(RING_INSTPM); | |
| 89 | MMIO_RING_D(RING_TIMESTAMP); | |
| 90 | MMIO_RING_D(RING_TIMESTAMP_UDW); | |
| 91 | MMIO_D(GEN7_GT_MODE); | |
| 92 | MMIO_D(CACHE_MODE_0_GEN7); | |
| 93 | MMIO_D(CACHE_MODE_1); | |
| 94 | MMIO_D(CACHE_MODE_0); | |
| 95 | MMIO_D(_MMIO(0x2124)); | |
| 96 | MMIO_D(_MMIO(0x20dc)); | |
| 97 | MMIO_D(_3D_CHICKEN3); | |
| 98 | MMIO_D(_MMIO(0x2088)); | |
| 99 | MMIO_D(FF_SLICE_CS_CHICKEN2); | |
| 100 | MMIO_D(_MMIO(0x2470)); | |
| 101 | MMIO_D(GAM_ECOCHK); | |
| 102 | MMIO_D(GEN7_COMMON_SLICE_CHICKEN1); | |
| 103 | MMIO_D(COMMON_SLICE_CHICKEN2); | |
| 104 | MMIO_D(_MMIO(0x9030)); | |
| 105 | MMIO_D(_MMIO(0x20a0)); | |
| 106 | MMIO_D(_MMIO(0x2420)); | |
| 107 | MMIO_D(_MMIO(0x2430)); | |
| 108 | MMIO_D(_MMIO(0x2434)); | |
| 109 | MMIO_D(_MMIO(0x2438)); | |
| 110 | MMIO_D(_MMIO(0x243c)); | |
| 111 | MMIO_D(_MMIO(0x7018)); | |
| dfa13f1b | 112 | MMIO_D(HSW_HALF_SLICE_CHICKEN3); |
| e0f74ed4 ZW |
113 | MMIO_D(GEN7_HALF_SLICE_CHICKEN1); |
| 114 | /* display */ | |
| 115 | MMIO_F(_MMIO(0x60220), 0x20); | |
| 116 | MMIO_D(_MMIO(0x602a0)); | |
| 117 | MMIO_D(_MMIO(0x65050)); | |
| 118 | MMIO_D(_MMIO(0x650b4)); | |
| 119 | MMIO_D(_MMIO(0xc4040)); | |
| 120 | MMIO_D(DERRMR); | |
| 121 | MMIO_D(PIPEDSL(PIPE_A)); | |
| 122 | MMIO_D(PIPEDSL(PIPE_B)); | |
| 123 | MMIO_D(PIPEDSL(PIPE_C)); | |
| 124 | MMIO_D(PIPEDSL(_PIPE_EDP)); | |
| 3eb08ea5 VS |
125 | MMIO_D(TRANSCONF(TRANSCODER_A)); |
| 126 | MMIO_D(TRANSCONF(TRANSCODER_B)); | |
| 127 | MMIO_D(TRANSCONF(TRANSCODER_C)); | |
| 128 | MMIO_D(TRANSCONF(TRANSCODER_EDP)); | |
| e0f74ed4 ZW |
129 | MMIO_D(PIPESTAT(PIPE_A)); |
| 130 | MMIO_D(PIPESTAT(PIPE_B)); | |
| 131 | MMIO_D(PIPESTAT(PIPE_C)); | |
| 132 | MMIO_D(PIPESTAT(_PIPE_EDP)); | |
| 133 | MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_A)); | |
| 134 | MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_B)); | |
| 135 | MMIO_D(PIPE_FLIPCOUNT_G4X(PIPE_C)); | |
| 136 | MMIO_D(PIPE_FLIPCOUNT_G4X(_PIPE_EDP)); | |
| 137 | MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_A)); | |
| 138 | MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_B)); | |
| 139 | MMIO_D(PIPE_FRMCOUNT_G4X(PIPE_C)); | |
| 140 | MMIO_D(PIPE_FRMCOUNT_G4X(_PIPE_EDP)); | |
| 141 | MMIO_D(CURCNTR(PIPE_A)); | |
| 142 | MMIO_D(CURCNTR(PIPE_B)); | |
| 143 | MMIO_D(CURCNTR(PIPE_C)); | |
| 144 | MMIO_D(CURPOS(PIPE_A)); | |
| 145 | MMIO_D(CURPOS(PIPE_B)); | |
| 146 | MMIO_D(CURPOS(PIPE_C)); | |
| 147 | MMIO_D(CURBASE(PIPE_A)); | |
| 148 | MMIO_D(CURBASE(PIPE_B)); | |
| 149 | MMIO_D(CURBASE(PIPE_C)); | |
| 150 | MMIO_D(CUR_FBC_CTL(PIPE_A)); | |
| 151 | MMIO_D(CUR_FBC_CTL(PIPE_B)); | |
| 152 | MMIO_D(CUR_FBC_CTL(PIPE_C)); | |
| 153 | MMIO_D(_MMIO(0x700ac)); | |
| 154 | MMIO_D(_MMIO(0x710ac)); | |
| 155 | MMIO_D(_MMIO(0x720ac)); | |
| 156 | MMIO_D(_MMIO(0x70090)); | |
| 157 | MMIO_D(_MMIO(0x70094)); | |
| 158 | MMIO_D(_MMIO(0x70098)); | |
| 159 | MMIO_D(_MMIO(0x7009c)); | |
| 160 | MMIO_D(DSPCNTR(PIPE_A)); | |
| 161 | MMIO_D(DSPADDR(PIPE_A)); | |
| 162 | MMIO_D(DSPSTRIDE(PIPE_A)); | |
| 163 | MMIO_D(DSPPOS(PIPE_A)); | |
| 164 | MMIO_D(DSPSIZE(PIPE_A)); | |
| 165 | MMIO_D(DSPSURF(PIPE_A)); | |
| 166 | MMIO_D(DSPOFFSET(PIPE_A)); | |
| 167 | MMIO_D(DSPSURFLIVE(PIPE_A)); | |
| 168 | MMIO_D(REG_50080(PIPE_A, PLANE_PRIMARY)); | |
| 169 | MMIO_D(DSPCNTR(PIPE_B)); | |
| 170 | MMIO_D(DSPADDR(PIPE_B)); | |
| 171 | MMIO_D(DSPSTRIDE(PIPE_B)); | |
| 172 | MMIO_D(DSPPOS(PIPE_B)); | |
| 173 | MMIO_D(DSPSIZE(PIPE_B)); | |
| 174 | MMIO_D(DSPSURF(PIPE_B)); | |
| 175 | MMIO_D(DSPOFFSET(PIPE_B)); | |
| 176 | MMIO_D(DSPSURFLIVE(PIPE_B)); | |
| 177 | MMIO_D(REG_50080(PIPE_B, PLANE_PRIMARY)); | |
| 178 | MMIO_D(DSPCNTR(PIPE_C)); | |
| 179 | MMIO_D(DSPADDR(PIPE_C)); | |
| 180 | MMIO_D(DSPSTRIDE(PIPE_C)); | |
| 181 | MMIO_D(DSPPOS(PIPE_C)); | |
| 182 | MMIO_D(DSPSIZE(PIPE_C)); | |
| 183 | MMIO_D(DSPSURF(PIPE_C)); | |
| 184 | MMIO_D(DSPOFFSET(PIPE_C)); | |
| 185 | MMIO_D(DSPSURFLIVE(PIPE_C)); | |
| 186 | MMIO_D(REG_50080(PIPE_C, PLANE_PRIMARY)); | |
| 187 | MMIO_D(SPRCTL(PIPE_A)); | |
| 188 | MMIO_D(SPRLINOFF(PIPE_A)); | |
| 189 | MMIO_D(SPRSTRIDE(PIPE_A)); | |
| 190 | MMIO_D(SPRPOS(PIPE_A)); | |
| 191 | MMIO_D(SPRSIZE(PIPE_A)); | |
| 192 | MMIO_D(SPRKEYVAL(PIPE_A)); | |
| 193 | MMIO_D(SPRKEYMSK(PIPE_A)); | |
| 194 | MMIO_D(SPRSURF(PIPE_A)); | |
| 195 | MMIO_D(SPRKEYMAX(PIPE_A)); | |
| 196 | MMIO_D(SPROFFSET(PIPE_A)); | |
| 197 | MMIO_D(SPRSCALE(PIPE_A)); | |
| 198 | MMIO_D(SPRSURFLIVE(PIPE_A)); | |
| 199 | MMIO_D(REG_50080(PIPE_A, PLANE_SPRITE0)); | |
| 200 | MMIO_D(SPRCTL(PIPE_B)); | |
| 201 | MMIO_D(SPRLINOFF(PIPE_B)); | |
| 202 | MMIO_D(SPRSTRIDE(PIPE_B)); | |
| 203 | MMIO_D(SPRPOS(PIPE_B)); | |
| 204 | MMIO_D(SPRSIZE(PIPE_B)); | |
| 205 | MMIO_D(SPRKEYVAL(PIPE_B)); | |
| 206 | MMIO_D(SPRKEYMSK(PIPE_B)); | |
| 207 | MMIO_D(SPRSURF(PIPE_B)); | |
| 208 | MMIO_D(SPRKEYMAX(PIPE_B)); | |
| 209 | MMIO_D(SPROFFSET(PIPE_B)); | |
| 210 | MMIO_D(SPRSCALE(PIPE_B)); | |
| 211 | MMIO_D(SPRSURFLIVE(PIPE_B)); | |
| 212 | MMIO_D(REG_50080(PIPE_B, PLANE_SPRITE0)); | |
| 213 | MMIO_D(SPRCTL(PIPE_C)); | |
| 214 | MMIO_D(SPRLINOFF(PIPE_C)); | |
| 215 | MMIO_D(SPRSTRIDE(PIPE_C)); | |
| 216 | MMIO_D(SPRPOS(PIPE_C)); | |
| 217 | MMIO_D(SPRSIZE(PIPE_C)); | |
| 218 | MMIO_D(SPRKEYVAL(PIPE_C)); | |
| 219 | MMIO_D(SPRKEYMSK(PIPE_C)); | |
| 220 | MMIO_D(SPRSURF(PIPE_C)); | |
| 221 | MMIO_D(SPRKEYMAX(PIPE_C)); | |
| 222 | MMIO_D(SPROFFSET(PIPE_C)); | |
| 223 | MMIO_D(SPRSCALE(PIPE_C)); | |
| 224 | MMIO_D(SPRSURFLIVE(PIPE_C)); | |
| 225 | MMIO_D(REG_50080(PIPE_C, PLANE_SPRITE0)); | |
| 5ac421a9 VS |
226 | MMIO_D(TRANS_HTOTAL(TRANSCODER_A)); |
| 227 | MMIO_D(TRANS_HBLANK(TRANSCODER_A)); | |
| 228 | MMIO_D(TRANS_HSYNC(TRANSCODER_A)); | |
| 229 | MMIO_D(TRANS_VTOTAL(TRANSCODER_A)); | |
| 230 | MMIO_D(TRANS_VBLANK(TRANSCODER_A)); | |
| 231 | MMIO_D(TRANS_VSYNC(TRANSCODER_A)); | |
| e0f74ed4 | 232 | MMIO_D(BCLRPAT(TRANSCODER_A)); |
| 5ac421a9 | 233 | MMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_A)); |
| e0f74ed4 | 234 | MMIO_D(PIPESRC(TRANSCODER_A)); |
| 5ac421a9 VS |
235 | MMIO_D(TRANS_HTOTAL(TRANSCODER_B)); |
| 236 | MMIO_D(TRANS_HBLANK(TRANSCODER_B)); | |
| 237 | MMIO_D(TRANS_HSYNC(TRANSCODER_B)); | |
| 238 | MMIO_D(TRANS_VTOTAL(TRANSCODER_B)); | |
| 239 | MMIO_D(TRANS_VBLANK(TRANSCODER_B)); | |
| 240 | MMIO_D(TRANS_VSYNC(TRANSCODER_B)); | |
| e0f74ed4 | 241 | MMIO_D(BCLRPAT(TRANSCODER_B)); |
| 5ac421a9 | 242 | MMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_B)); |
| e0f74ed4 | 243 | MMIO_D(PIPESRC(TRANSCODER_B)); |
| 5ac421a9 VS |
244 | MMIO_D(TRANS_HTOTAL(TRANSCODER_C)); |
| 245 | MMIO_D(TRANS_HBLANK(TRANSCODER_C)); | |
| 246 | MMIO_D(TRANS_HSYNC(TRANSCODER_C)); | |
| 247 | MMIO_D(TRANS_VTOTAL(TRANSCODER_C)); | |
| 248 | MMIO_D(TRANS_VBLANK(TRANSCODER_C)); | |
| 249 | MMIO_D(TRANS_VSYNC(TRANSCODER_C)); | |
| e0f74ed4 | 250 | MMIO_D(BCLRPAT(TRANSCODER_C)); |
| 5ac421a9 | 251 | MMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_C)); |
| e0f74ed4 | 252 | MMIO_D(PIPESRC(TRANSCODER_C)); |
| 5ac421a9 VS |
253 | MMIO_D(TRANS_HTOTAL(TRANSCODER_EDP)); |
| 254 | MMIO_D(TRANS_HBLANK(TRANSCODER_EDP)); | |
| 255 | MMIO_D(TRANS_HSYNC(TRANSCODER_EDP)); | |
| 256 | MMIO_D(TRANS_VTOTAL(TRANSCODER_EDP)); | |
| 257 | MMIO_D(TRANS_VBLANK(TRANSCODER_EDP)); | |
| 258 | MMIO_D(TRANS_VSYNC(TRANSCODER_EDP)); | |
| e0f74ed4 | 259 | MMIO_D(BCLRPAT(TRANSCODER_EDP)); |
| 5ac421a9 | 260 | MMIO_D(TRANS_VSYNCSHIFT(TRANSCODER_EDP)); |
| e0f74ed4 ZW |
261 | MMIO_D(PIPE_DATA_M1(TRANSCODER_A)); |
| 262 | MMIO_D(PIPE_DATA_N1(TRANSCODER_A)); | |
| 263 | MMIO_D(PIPE_DATA_M2(TRANSCODER_A)); | |
| 264 | MMIO_D(PIPE_DATA_N2(TRANSCODER_A)); | |
| 265 | MMIO_D(PIPE_LINK_M1(TRANSCODER_A)); | |
| 266 | MMIO_D(PIPE_LINK_N1(TRANSCODER_A)); | |
| 267 | MMIO_D(PIPE_LINK_M2(TRANSCODER_A)); | |
| 268 | MMIO_D(PIPE_LINK_N2(TRANSCODER_A)); | |
| 269 | MMIO_D(PIPE_DATA_M1(TRANSCODER_B)); | |
| 270 | MMIO_D(PIPE_DATA_N1(TRANSCODER_B)); | |
| 271 | MMIO_D(PIPE_DATA_M2(TRANSCODER_B)); | |
| 272 | MMIO_D(PIPE_DATA_N2(TRANSCODER_B)); | |
| 273 | MMIO_D(PIPE_LINK_M1(TRANSCODER_B)); | |
| 274 | MMIO_D(PIPE_LINK_N1(TRANSCODER_B)); | |
| 275 | MMIO_D(PIPE_LINK_M2(TRANSCODER_B)); | |
| 276 | MMIO_D(PIPE_LINK_N2(TRANSCODER_B)); | |
| 277 | MMIO_D(PIPE_DATA_M1(TRANSCODER_C)); | |
| 278 | MMIO_D(PIPE_DATA_N1(TRANSCODER_C)); | |
| 279 | MMIO_D(PIPE_DATA_M2(TRANSCODER_C)); | |
| 280 | MMIO_D(PIPE_DATA_N2(TRANSCODER_C)); | |
| 281 | MMIO_D(PIPE_LINK_M1(TRANSCODER_C)); | |
| 282 | MMIO_D(PIPE_LINK_N1(TRANSCODER_C)); | |
| 283 | MMIO_D(PIPE_LINK_M2(TRANSCODER_C)); | |
| 284 | MMIO_D(PIPE_LINK_N2(TRANSCODER_C)); | |
| 285 | MMIO_D(PIPE_DATA_M1(TRANSCODER_EDP)); | |
| 286 | MMIO_D(PIPE_DATA_N1(TRANSCODER_EDP)); | |
| 287 | MMIO_D(PIPE_DATA_M2(TRANSCODER_EDP)); | |
| 288 | MMIO_D(PIPE_DATA_N2(TRANSCODER_EDP)); | |
| 289 | MMIO_D(PIPE_LINK_M1(TRANSCODER_EDP)); | |
| 290 | MMIO_D(PIPE_LINK_N1(TRANSCODER_EDP)); | |
| 291 | MMIO_D(PIPE_LINK_M2(TRANSCODER_EDP)); | |
| 292 | MMIO_D(PIPE_LINK_N2(TRANSCODER_EDP)); | |
| 293 | MMIO_D(PF_CTL(PIPE_A)); | |
| 294 | MMIO_D(PF_WIN_SZ(PIPE_A)); | |
| 295 | MMIO_D(PF_WIN_POS(PIPE_A)); | |
| 296 | MMIO_D(PF_VSCALE(PIPE_A)); | |
| 297 | MMIO_D(PF_HSCALE(PIPE_A)); | |
| 298 | MMIO_D(PF_CTL(PIPE_B)); | |
| 299 | MMIO_D(PF_WIN_SZ(PIPE_B)); | |
| 300 | MMIO_D(PF_WIN_POS(PIPE_B)); | |
| 301 | MMIO_D(PF_VSCALE(PIPE_B)); | |
| 302 | MMIO_D(PF_HSCALE(PIPE_B)); | |
| 303 | MMIO_D(PF_CTL(PIPE_C)); | |
| 304 | MMIO_D(PF_WIN_SZ(PIPE_C)); | |
| 305 | MMIO_D(PF_WIN_POS(PIPE_C)); | |
| 306 | MMIO_D(PF_VSCALE(PIPE_C)); | |
| 307 | MMIO_D(PF_HSCALE(PIPE_C)); | |
| 308 | MMIO_D(WM0_PIPE_ILK(PIPE_A)); | |
| 309 | MMIO_D(WM0_PIPE_ILK(PIPE_B)); | |
| 310 | MMIO_D(WM0_PIPE_ILK(PIPE_C)); | |
| 311 | MMIO_D(WM1_LP_ILK); | |
| 312 | MMIO_D(WM2_LP_ILK); | |
| 313 | MMIO_D(WM3_LP_ILK); | |
| 314 | MMIO_D(WM1S_LP_ILK); | |
| 315 | MMIO_D(WM2S_LP_IVB); | |
| 316 | MMIO_D(WM3S_LP_IVB); | |
| 317 | MMIO_D(BLC_PWM_CPU_CTL2); | |
| 318 | MMIO_D(BLC_PWM_CPU_CTL); | |
| 319 | MMIO_D(BLC_PWM_PCH_CTL1); | |
| 320 | MMIO_D(BLC_PWM_PCH_CTL2); | |
| 321 | MMIO_D(_MMIO(0x48268)); | |
| 322 | MMIO_F(PCH_GMBUS0, 4 * 4); | |
| 323 | MMIO_F(PCH_GPIO_BASE, 6 * 4); | |
| 324 | MMIO_F(_MMIO(0xe4f00), 0x28); | |
| 325 | MMIO_D(_MMIO(_PCH_TRANSACONF)); | |
| 326 | MMIO_D(_MMIO(_PCH_TRANSBCONF)); | |
| 327 | MMIO_D(FDI_RX_IIR(PIPE_A)); | |
| 328 | MMIO_D(FDI_RX_IIR(PIPE_B)); | |
| 329 | MMIO_D(FDI_RX_IIR(PIPE_C)); | |
| 330 | MMIO_D(FDI_RX_IMR(PIPE_A)); | |
| 331 | MMIO_D(FDI_RX_IMR(PIPE_B)); | |
| 332 | MMIO_D(FDI_RX_IMR(PIPE_C)); | |
| 333 | MMIO_D(FDI_RX_CTL(PIPE_A)); | |
| 334 | MMIO_D(FDI_RX_CTL(PIPE_B)); | |
| 335 | MMIO_D(FDI_RX_CTL(PIPE_C)); | |
| 336 | MMIO_D(_MMIO(_PCH_TRANS_HTOTAL_A)); | |
| 337 | MMIO_D(_MMIO(_PCH_TRANS_HBLANK_A)); | |
| 338 | MMIO_D(_MMIO(_PCH_TRANS_HSYNC_A)); | |
| 339 | MMIO_D(_MMIO(_PCH_TRANS_VTOTAL_A)); | |
| 340 | MMIO_D(_MMIO(_PCH_TRANS_VBLANK_A)); | |
| 341 | MMIO_D(_MMIO(_PCH_TRANS_VSYNC_A)); | |
| 342 | MMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_A)); | |
| 343 | MMIO_D(_MMIO(_PCH_TRANS_HTOTAL_B)); | |
| 344 | MMIO_D(_MMIO(_PCH_TRANS_HBLANK_B)); | |
| 345 | MMIO_D(_MMIO(_PCH_TRANS_HSYNC_B)); | |
| 346 | MMIO_D(_MMIO(_PCH_TRANS_VTOTAL_B)); | |
| 347 | MMIO_D(_MMIO(_PCH_TRANS_VBLANK_B)); | |
| 348 | MMIO_D(_MMIO(_PCH_TRANS_VSYNC_B)); | |
| 349 | MMIO_D(_MMIO(_PCH_TRANS_VSYNCSHIFT_B)); | |
| 350 | MMIO_D(_MMIO(_PCH_TRANSA_DATA_M1)); | |
| 351 | MMIO_D(_MMIO(_PCH_TRANSA_DATA_N1)); | |
| 352 | MMIO_D(_MMIO(_PCH_TRANSA_DATA_M2)); | |
| 353 | MMIO_D(_MMIO(_PCH_TRANSA_DATA_N2)); | |
| 354 | MMIO_D(_MMIO(_PCH_TRANSA_LINK_M1)); | |
| 355 | MMIO_D(_MMIO(_PCH_TRANSA_LINK_N1)); | |
| 356 | MMIO_D(_MMIO(_PCH_TRANSA_LINK_M2)); | |
| 357 | MMIO_D(_MMIO(_PCH_TRANSA_LINK_N2)); | |
| 358 | MMIO_D(TRANS_DP_CTL(PIPE_A)); | |
| 359 | MMIO_D(TRANS_DP_CTL(PIPE_B)); | |
| 360 | MMIO_D(TRANS_DP_CTL(PIPE_C)); | |
| 361 | MMIO_D(TVIDEO_DIP_CTL(PIPE_A)); | |
| 362 | MMIO_D(TVIDEO_DIP_DATA(PIPE_A)); | |
| 363 | MMIO_D(TVIDEO_DIP_GCP(PIPE_A)); | |
| 364 | MMIO_D(TVIDEO_DIP_CTL(PIPE_B)); | |
| 365 | MMIO_D(TVIDEO_DIP_DATA(PIPE_B)); | |
| 366 | MMIO_D(TVIDEO_DIP_GCP(PIPE_B)); | |
| 367 | MMIO_D(TVIDEO_DIP_CTL(PIPE_C)); | |
| 368 | MMIO_D(TVIDEO_DIP_DATA(PIPE_C)); | |
| 369 | MMIO_D(TVIDEO_DIP_GCP(PIPE_C)); | |
| 370 | MMIO_D(_MMIO(_FDI_RXA_MISC)); | |
| 371 | MMIO_D(_MMIO(_FDI_RXB_MISC)); | |
| 372 | MMIO_D(_MMIO(_FDI_RXA_TUSIZE1)); | |
| 373 | MMIO_D(_MMIO(_FDI_RXA_TUSIZE2)); | |
| 374 | MMIO_D(_MMIO(_FDI_RXB_TUSIZE1)); | |
| 375 | MMIO_D(_MMIO(_FDI_RXB_TUSIZE2)); | |
| 376 | MMIO_D(PCH_PP_CONTROL); | |
| 377 | MMIO_D(PCH_PP_DIVISOR); | |
| 378 | MMIO_D(PCH_PP_STATUS); | |
| 379 | MMIO_D(PCH_LVDS); | |
| 380 | MMIO_D(_MMIO(_PCH_DPLL_A)); | |
| 381 | MMIO_D(_MMIO(_PCH_DPLL_B)); | |
| 382 | MMIO_D(_MMIO(_PCH_FPA0)); | |
| 383 | MMIO_D(_MMIO(_PCH_FPA1)); | |
| 384 | MMIO_D(_MMIO(_PCH_FPB0)); | |
| 385 | MMIO_D(_MMIO(_PCH_FPB1)); | |
| 386 | MMIO_D(PCH_DREF_CONTROL); | |
| 387 | MMIO_D(PCH_RAWCLK_FREQ); | |
| 388 | MMIO_D(PCH_DPLL_SEL); | |
| 389 | MMIO_D(_MMIO(0x61208)); | |
| 390 | MMIO_D(_MMIO(0x6120c)); | |
| 391 | MMIO_D(PCH_PP_ON_DELAYS); | |
| 392 | MMIO_D(PCH_PP_OFF_DELAYS); | |
| 393 | MMIO_D(_MMIO(0xe651c)); | |
| 394 | MMIO_D(_MMIO(0xe661c)); | |
| 395 | MMIO_D(_MMIO(0xe671c)); | |
| 396 | MMIO_D(_MMIO(0xe681c)); | |
| 397 | MMIO_D(_MMIO(0xe6c04)); | |
| 398 | MMIO_D(_MMIO(0xe6e1c)); | |
| 399 | MMIO_D(PCH_PORT_HOTPLUG); | |
| 400 | MMIO_D(LCPLL_CTL); | |
| 401 | MMIO_D(FUSE_STRAP); | |
| 402 | MMIO_D(DIGITAL_PORT_HOTPLUG_CNTRL); | |
| 403 | MMIO_D(DISP_ARB_CTL); | |
| 404 | MMIO_D(DISP_ARB_CTL2); | |
| 405 | MMIO_D(ILK_DISPLAY_CHICKEN1); | |
| 406 | MMIO_D(ILK_DISPLAY_CHICKEN2); | |
| 407 | MMIO_D(ILK_DSPCLK_GATE_D); | |
| 408 | MMIO_D(SOUTH_CHICKEN1); | |
| 409 | MMIO_D(SOUTH_CHICKEN2); | |
| 410 | MMIO_D(_MMIO(_TRANSA_CHICKEN1)); | |
| 411 | MMIO_D(_MMIO(_TRANSB_CHICKEN1)); | |
| 412 | MMIO_D(SOUTH_DSPCLK_GATE_D); | |
| 413 | MMIO_D(_MMIO(_TRANSA_CHICKEN2)); | |
| 414 | MMIO_D(_MMIO(_TRANSB_CHICKEN2)); | |
| 415 | MMIO_D(ILK_DPFC_CB_BASE(INTEL_FBC_A)); | |
| 416 | MMIO_D(ILK_DPFC_CONTROL(INTEL_FBC_A)); | |
| 417 | MMIO_D(ILK_DPFC_RECOMP_CTL(INTEL_FBC_A)); | |
| 418 | MMIO_D(ILK_DPFC_STATUS(INTEL_FBC_A)); | |
| 419 | MMIO_D(ILK_DPFC_FENCE_YOFF(INTEL_FBC_A)); | |
| 420 | MMIO_D(ILK_DPFC_CHICKEN(INTEL_FBC_A)); | |
| 421 | MMIO_D(ILK_FBC_RT_BASE); | |
| 422 | MMIO_D(IPS_CTL); | |
| 423 | MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_A)); | |
| 424 | MMIO_D(PIPE_CSC_COEFF_BY(PIPE_A)); | |
| 425 | MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_A)); | |
| 426 | MMIO_D(PIPE_CSC_COEFF_BU(PIPE_A)); | |
| 427 | MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_A)); | |
| 428 | MMIO_D(PIPE_CSC_COEFF_BV(PIPE_A)); | |
| 429 | MMIO_D(PIPE_CSC_MODE(PIPE_A)); | |
| 430 | MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_A)); | |
| 431 | MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_A)); | |
| 432 | MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_A)); | |
| 433 | MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_A)); | |
| 434 | MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_A)); | |
| 435 | MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_A)); | |
| 436 | MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_B)); | |
| 437 | MMIO_D(PIPE_CSC_COEFF_BY(PIPE_B)); | |
| 438 | MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_B)); | |
| 439 | MMIO_D(PIPE_CSC_COEFF_BU(PIPE_B)); | |
| 440 | MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_B)); | |
| 441 | MMIO_D(PIPE_CSC_COEFF_BV(PIPE_B)); | |
| 442 | MMIO_D(PIPE_CSC_MODE(PIPE_B)); | |
| 443 | MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_B)); | |
| 444 | MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_B)); | |
| 445 | MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_B)); | |
| 446 | MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_B)); | |
| 447 | MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_B)); | |
| 448 | MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_B)); | |
| 449 | MMIO_D(PIPE_CSC_COEFF_RY_GY(PIPE_C)); | |
| 450 | MMIO_D(PIPE_CSC_COEFF_BY(PIPE_C)); | |
| 451 | MMIO_D(PIPE_CSC_COEFF_RU_GU(PIPE_C)); | |
| 452 | MMIO_D(PIPE_CSC_COEFF_BU(PIPE_C)); | |
| 453 | MMIO_D(PIPE_CSC_COEFF_RV_GV(PIPE_C)); | |
| 454 | MMIO_D(PIPE_CSC_COEFF_BV(PIPE_C)); | |
| 455 | MMIO_D(PIPE_CSC_MODE(PIPE_C)); | |
| 456 | MMIO_D(PIPE_CSC_PREOFF_HI(PIPE_C)); | |
| 457 | MMIO_D(PIPE_CSC_PREOFF_ME(PIPE_C)); | |
| 458 | MMIO_D(PIPE_CSC_PREOFF_LO(PIPE_C)); | |
| 459 | MMIO_D(PIPE_CSC_POSTOFF_HI(PIPE_C)); | |
| 460 | MMIO_D(PIPE_CSC_POSTOFF_ME(PIPE_C)); | |
| 461 | MMIO_D(PIPE_CSC_POSTOFF_LO(PIPE_C)); | |
| 462 | MMIO_D(PREC_PAL_INDEX(PIPE_A)); | |
| 463 | MMIO_D(PREC_PAL_DATA(PIPE_A)); | |
| 464 | MMIO_F(PREC_PAL_GC_MAX(PIPE_A, 0), 4 * 3); | |
| 465 | MMIO_D(PREC_PAL_INDEX(PIPE_B)); | |
| 466 | MMIO_D(PREC_PAL_DATA(PIPE_B)); | |
| 467 | MMIO_F(PREC_PAL_GC_MAX(PIPE_B, 0), 4 * 3); | |
| 468 | MMIO_D(PREC_PAL_INDEX(PIPE_C)); | |
| 469 | MMIO_D(PREC_PAL_DATA(PIPE_C)); | |
| 470 | MMIO_F(PREC_PAL_GC_MAX(PIPE_C, 0), 4 * 3); | |
| 471 | MMIO_D(_MMIO(0x60110)); | |
| 472 | MMIO_D(_MMIO(0x61110)); | |
| 473 | MMIO_F(_MMIO(0x70400), 0x40); | |
| 474 | MMIO_F(_MMIO(0x71400), 0x40); | |
| 475 | MMIO_F(_MMIO(0x72400), 0x40); | |
| 476 | MMIO_D(WM_LINETIME(PIPE_A)); | |
| 477 | MMIO_D(WM_LINETIME(PIPE_B)); | |
| 478 | MMIO_D(WM_LINETIME(PIPE_C)); | |
| 479 | MMIO_D(SPLL_CTL); | |
| 480 | MMIO_D(_MMIO(_WRPLL_CTL1)); | |
| 481 | MMIO_D(_MMIO(_WRPLL_CTL2)); | |
| 482 | MMIO_D(PORT_CLK_SEL(PORT_A)); | |
| 483 | MMIO_D(PORT_CLK_SEL(PORT_B)); | |
| 484 | MMIO_D(PORT_CLK_SEL(PORT_C)); | |
| 485 | MMIO_D(PORT_CLK_SEL(PORT_D)); | |
| 486 | MMIO_D(PORT_CLK_SEL(PORT_E)); | |
| 487 | MMIO_D(TRANS_CLK_SEL(TRANSCODER_A)); | |
| 488 | MMIO_D(TRANS_CLK_SEL(TRANSCODER_B)); | |
| 489 | MMIO_D(TRANS_CLK_SEL(TRANSCODER_C)); | |
| 490 | MMIO_D(HSW_NDE_RSTWRN_OPT); | |
| 491 | MMIO_D(_MMIO(0x46508)); | |
| 492 | MMIO_D(_MMIO(0x49080)); | |
| 493 | MMIO_D(_MMIO(0x49180)); | |
| 494 | MMIO_D(_MMIO(0x49280)); | |
| 495 | MMIO_F(_MMIO(0x49090), 0x14); | |
| 496 | MMIO_F(_MMIO(0x49190), 0x14); | |
| 497 | MMIO_F(_MMIO(0x49290), 0x14); | |
| 498 | MMIO_D(GAMMA_MODE(PIPE_A)); | |
| 499 | MMIO_D(GAMMA_MODE(PIPE_B)); | |
| 500 | MMIO_D(GAMMA_MODE(PIPE_C)); | |
| 5ac421a9 VS |
501 | MMIO_D(TRANS_MULT(TRANSCODER_A)); |
| 502 | MMIO_D(TRANS_MULT(TRANSCODER_B)); | |
| 503 | MMIO_D(TRANS_MULT(TRANSCODER_C)); | |
| e0f74ed4 ZW |
504 | MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_A)); |
| 505 | MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_B)); | |
| 506 | MMIO_D(HSW_TVIDEO_DIP_CTL(TRANSCODER_C)); | |
| 507 | MMIO_D(SFUSE_STRAP); | |
| 508 | MMIO_D(SBI_ADDR); | |
| 509 | MMIO_D(SBI_DATA); | |
| 510 | MMIO_D(SBI_CTL_STAT); | |
| 511 | MMIO_D(PIXCLK_GATE); | |
| 512 | MMIO_F(_MMIO(_DPA_AUX_CH_CTL), 6 * 4); | |
| 513 | MMIO_D(DDI_BUF_CTL(PORT_A)); | |
| 514 | MMIO_D(DDI_BUF_CTL(PORT_B)); | |
| 515 | MMIO_D(DDI_BUF_CTL(PORT_C)); | |
| 516 | MMIO_D(DDI_BUF_CTL(PORT_D)); | |
| 517 | MMIO_D(DDI_BUF_CTL(PORT_E)); | |
| 518 | MMIO_D(DP_TP_CTL(PORT_A)); | |
| 519 | MMIO_D(DP_TP_CTL(PORT_B)); | |
| 520 | MMIO_D(DP_TP_CTL(PORT_C)); | |
| 521 | MMIO_D(DP_TP_CTL(PORT_D)); | |
| 522 | MMIO_D(DP_TP_CTL(PORT_E)); | |
| 523 | MMIO_D(DP_TP_STATUS(PORT_A)); | |
| 524 | MMIO_D(DP_TP_STATUS(PORT_B)); | |
| 525 | MMIO_D(DP_TP_STATUS(PORT_C)); | |
| 526 | MMIO_D(DP_TP_STATUS(PORT_D)); | |
| 527 | MMIO_D(DP_TP_STATUS(PORT_E)); | |
| 528 | MMIO_F(_MMIO(_DDI_BUF_TRANS_A), 0x50); | |
| 529 | MMIO_F(_MMIO(0x64e60), 0x50); | |
| 530 | MMIO_F(_MMIO(0x64eC0), 0x50); | |
| 531 | MMIO_F(_MMIO(0x64f20), 0x50); | |
| 532 | MMIO_F(_MMIO(0x64f80), 0x50); | |
| 533 | MMIO_D(HSW_AUD_CFG(PIPE_A)); | |
| 534 | MMIO_D(HSW_AUD_PIN_ELD_CP_VLD); | |
| 535 | MMIO_D(HSW_AUD_MISC_CTRL(PIPE_A)); | |
| 536 | MMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_A)); | |
| 537 | MMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_B)); | |
| 538 | MMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_C)); | |
| 539 | MMIO_D(_MMIO(_TRANS_DDI_FUNC_CTL_EDP)); | |
| 540 | MMIO_D(_MMIO(_TRANSA_MSA_MISC)); | |
| 541 | MMIO_D(_MMIO(_TRANSB_MSA_MISC)); | |
| 542 | MMIO_D(_MMIO(_TRANSC_MSA_MISC)); | |
| 543 | MMIO_D(_MMIO(_TRANS_EDP_MSA_MISC)); | |
| 544 | MMIO_D(FORCEWAKE); | |
| 545 | MMIO_D(FORCEWAKE_ACK); | |
| 546 | MMIO_D(GEN6_GT_CORE_STATUS); | |
| 547 | MMIO_D(GEN6_GT_THREAD_STATUS_REG); | |
| 548 | MMIO_D(GTFIFODBG); | |
| 549 | MMIO_D(GTFIFOCTL); | |
| 550 | MMIO_D(ECOBUS); | |
| 551 | MMIO_D(GEN6_RC_CONTROL); | |
| 552 | MMIO_D(GEN6_RC_STATE); | |
| 553 | MMIO_D(GEN6_RPNSWREQ); | |
| 554 | MMIO_D(GEN6_RC_VIDEO_FREQ); | |
| 555 | MMIO_D(GEN6_RP_DOWN_TIMEOUT); | |
| 556 | MMIO_D(GEN6_RP_INTERRUPT_LIMITS); | |
| 557 | MMIO_D(GEN6_RPSTAT1); | |
| 558 | MMIO_D(GEN6_RP_CONTROL); | |
| 559 | MMIO_D(GEN6_RP_UP_THRESHOLD); | |
| 560 | MMIO_D(GEN6_RP_DOWN_THRESHOLD); | |
| 561 | MMIO_D(GEN6_RP_CUR_UP_EI); | |
| 562 | MMIO_D(GEN6_RP_CUR_UP); | |
| 563 | MMIO_D(GEN6_RP_PREV_UP); | |
| 564 | MMIO_D(GEN6_RP_CUR_DOWN_EI); | |
| 565 | MMIO_D(GEN6_RP_CUR_DOWN); | |
| 566 | MMIO_D(GEN6_RP_PREV_DOWN); | |
| 567 | MMIO_D(GEN6_RP_UP_EI); | |
| 568 | MMIO_D(GEN6_RP_DOWN_EI); | |
| 569 | MMIO_D(GEN6_RP_IDLE_HYSTERSIS); | |
| 570 | MMIO_D(GEN6_RC1_WAKE_RATE_LIMIT); | |
| 571 | MMIO_D(GEN6_RC6_WAKE_RATE_LIMIT); | |
| 572 | MMIO_D(GEN6_RC6pp_WAKE_RATE_LIMIT); | |
| 573 | MMIO_D(GEN6_RC_EVALUATION_INTERVAL); | |
| 574 | MMIO_D(GEN6_RC_IDLE_HYSTERSIS); | |
| 575 | MMIO_D(GEN6_RC_SLEEP); | |
| 576 | MMIO_D(GEN6_RC1e_THRESHOLD); | |
| 577 | MMIO_D(GEN6_RC6_THRESHOLD); | |
| 578 | MMIO_D(GEN6_RC6p_THRESHOLD); | |
| 579 | MMIO_D(GEN6_RC6pp_THRESHOLD); | |
| 580 | MMIO_D(GEN6_PMINTRMSK); | |
| 581 | ||
| 582 | MMIO_D(RSTDBYCTL); | |
| 583 | MMIO_D(GEN6_GDRST); | |
| 584 | MMIO_F(FENCE_REG_GEN6_LO(0), 0x80); | |
| 585 | MMIO_D(CPU_VGACNTRL); | |
| 586 | MMIO_D(TILECTL); | |
| 587 | MMIO_D(GEN6_UCGCTL1); | |
| 588 | MMIO_D(GEN6_UCGCTL2); | |
| 589 | MMIO_F(_MMIO(0x4f000), 0x90); | |
| 590 | MMIO_D(GEN6_PCODE_DATA); | |
| 591 | MMIO_D(_MMIO(0x13812c)); | |
| 592 | MMIO_D(GEN7_ERR_INT); | |
| 593 | MMIO_D(HSW_EDRAM_CAP); | |
| 594 | MMIO_D(HSW_IDICR); | |
| 595 | MMIO_D(GFX_FLSH_CNTL_GEN6); | |
| 596 | MMIO_D(_MMIO(0x3c)); | |
| 597 | MMIO_D(_MMIO(0x860)); | |
| 598 | MMIO_D(ECOSKPD(RENDER_RING_BASE)); | |
| 599 | MMIO_D(_MMIO(0x121d0)); | |
| 600 | MMIO_D(ECOSKPD(BLT_RING_BASE)); | |
| 601 | MMIO_D(_MMIO(0x41d0)); | |
| 602 | MMIO_D(GAC_ECO_BITS); | |
| 603 | MMIO_D(_MMIO(0x6200)); | |
| 604 | MMIO_D(_MMIO(0x6204)); | |
| 605 | MMIO_D(_MMIO(0x6208)); | |
| 606 | MMIO_D(_MMIO(0x7118)); | |
| 607 | MMIO_D(_MMIO(0x7180)); | |
| 608 | MMIO_D(_MMIO(0x7408)); | |
| 609 | MMIO_D(_MMIO(0x7c00)); | |
| 610 | MMIO_D(GEN6_MBCTL); | |
| 611 | MMIO_D(_MMIO(0x911c)); | |
| 612 | MMIO_D(_MMIO(0x9120)); | |
| 613 | MMIO_D(GEN7_UCGCTL4); | |
| 614 | MMIO_D(GAB_CTL); | |
| 615 | MMIO_D(_MMIO(0x48800)); | |
| 616 | MMIO_D(_MMIO(0xce044)); | |
| 617 | MMIO_D(_MMIO(0xe6500)); | |
| 618 | MMIO_D(_MMIO(0xe6504)); | |
| 619 | MMIO_D(_MMIO(0xe6600)); | |
| 620 | MMIO_D(_MMIO(0xe6604)); | |
| 621 | MMIO_D(_MMIO(0xe6700)); | |
| 622 | MMIO_D(_MMIO(0xe6704)); | |
| 623 | MMIO_D(_MMIO(0xe6800)); | |
| 624 | MMIO_D(_MMIO(0xe6804)); | |
| 625 | MMIO_D(PCH_GMBUS4); | |
| 626 | MMIO_D(PCH_GMBUS5); | |
| 627 | MMIO_D(_MMIO(0x902c)); | |
| 628 | MMIO_D(_MMIO(0xec008)); | |
| 629 | MMIO_D(_MMIO(0xec00c)); | |
| 630 | MMIO_D(_MMIO(0xec008 + 0x18)); | |
| 631 | MMIO_D(_MMIO(0xec00c + 0x18)); | |
| 632 | MMIO_D(_MMIO(0xec008 + 0x18 * 2)); | |
| 633 | MMIO_D(_MMIO(0xec00c + 0x18 * 2)); | |
| 634 | MMIO_D(_MMIO(0xec008 + 0x18 * 3)); | |
| 635 | MMIO_D(_MMIO(0xec00c + 0x18 * 3)); | |
| 636 | MMIO_D(_MMIO(0xec408)); | |
| 637 | MMIO_D(_MMIO(0xec40c)); | |
| 638 | MMIO_D(_MMIO(0xec408 + 0x18)); | |
| 639 | MMIO_D(_MMIO(0xec40c + 0x18)); | |
| 640 | MMIO_D(_MMIO(0xec408 + 0x18 * 2)); | |
| 641 | MMIO_D(_MMIO(0xec40c + 0x18 * 2)); | |
| 642 | MMIO_D(_MMIO(0xec408 + 0x18 * 3)); | |
| 643 | MMIO_D(_MMIO(0xec40c + 0x18 * 3)); | |
| 644 | MMIO_D(_MMIO(0xfc810)); | |
| 645 | MMIO_D(_MMIO(0xfc81c)); | |
| 646 | MMIO_D(_MMIO(0xfc828)); | |
| 647 | MMIO_D(_MMIO(0xfc834)); | |
| 648 | MMIO_D(_MMIO(0xfcc00)); | |
| 649 | MMIO_D(_MMIO(0xfcc0c)); | |
| 650 | MMIO_D(_MMIO(0xfcc18)); | |
| 651 | MMIO_D(_MMIO(0xfcc24)); | |
| 652 | MMIO_D(_MMIO(0xfd000)); | |
| 653 | MMIO_D(_MMIO(0xfd00c)); | |
| 654 | MMIO_D(_MMIO(0xfd018)); | |
| 655 | MMIO_D(_MMIO(0xfd024)); | |
| 656 | MMIO_D(_MMIO(0xfd034)); | |
| 657 | MMIO_D(FPGA_DBG); | |
| 658 | MMIO_D(_MMIO(0x2054)); | |
| 659 | MMIO_D(_MMIO(0x12054)); | |
| 660 | MMIO_D(_MMIO(0x22054)); | |
| 661 | MMIO_D(_MMIO(0x1a054)); | |
| 662 | MMIO_D(_MMIO(0x44070)); | |
| 663 | MMIO_D(_MMIO(0x2178)); | |
| 664 | MMIO_D(_MMIO(0x217c)); | |
| 665 | MMIO_D(_MMIO(0x12178)); | |
| 666 | MMIO_D(_MMIO(0x1217c)); | |
| 667 | MMIO_F(_MMIO(0x5200), 32); | |
| 668 | MMIO_F(_MMIO(0x5240), 32); | |
| 669 | MMIO_F(_MMIO(0x5280), 16); | |
| 670 | MMIO_D(BCS_SWCTRL); | |
| 671 | MMIO_F(HS_INVOCATION_COUNT, 8); | |
| 672 | MMIO_F(DS_INVOCATION_COUNT, 8); | |
| 673 | MMIO_F(IA_VERTICES_COUNT, 8); | |
| 674 | MMIO_F(IA_PRIMITIVES_COUNT, 8); | |
| 675 | MMIO_F(VS_INVOCATION_COUNT, 8); | |
| 676 | MMIO_F(GS_INVOCATION_COUNT, 8); | |
| 677 | MMIO_F(GS_PRIMITIVES_COUNT, 8); | |
| 678 | MMIO_F(CL_INVOCATION_COUNT, 8); | |
| 679 | MMIO_F(CL_PRIMITIVES_COUNT, 8); | |
| 680 | MMIO_F(PS_INVOCATION_COUNT, 8); | |
| 681 | MMIO_F(PS_DEPTH_COUNT, 8); | |
| 682 | MMIO_D(ARB_MODE); | |
| 683 | MMIO_RING_D(RING_BBADDR); | |
| 684 | MMIO_D(_MMIO(0x2220)); | |
| 685 | MMIO_D(_MMIO(0x12220)); | |
| 686 | MMIO_D(_MMIO(0x22220)); | |
| 687 | MMIO_RING_D(RING_SYNC_1); | |
| 688 | MMIO_RING_D(RING_SYNC_0); | |
| 689 | MMIO_D(GUC_STATUS); | |
| 690 | ||
| 691 | MMIO_F(_MMIO(MCHBAR_MIRROR_BASE_SNB), 0x40000); | |
| 692 | MMIO_F(_MMIO(VGT_PVINFO_PAGE), VGT_PVINFO_SIZE); | |
| 693 | MMIO_F(LGC_PALETTE(PIPE_A, 0), 1024); | |
| 694 | MMIO_F(LGC_PALETTE(PIPE_B, 0), 1024); | |
| 695 | MMIO_F(LGC_PALETTE(PIPE_C, 0), 1024); | |
| 696 | ||
| 697 | return 0; | |
| 698 | } | |
| 699 | ||
| 700 | static int iterate_bdw_only_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 701 | { | |
| 702 | MMIO_D(HSW_PWR_WELL_CTL1); | |
| 703 | MMIO_D(HSW_PWR_WELL_CTL2); | |
| 704 | MMIO_D(HSW_PWR_WELL_CTL3); | |
| 705 | MMIO_D(HSW_PWR_WELL_CTL4); | |
| 706 | MMIO_D(HSW_PWR_WELL_CTL5); | |
| 707 | MMIO_D(HSW_PWR_WELL_CTL6); | |
| 708 | ||
| 709 | MMIO_D(WM_MISC); | |
| 710 | MMIO_D(_MMIO(_SRD_CTL_EDP)); | |
| 711 | ||
| 712 | MMIO_D(_MMIO(0xb1f0)); | |
| 713 | MMIO_D(_MMIO(0xb1c0)); | |
| 714 | MMIO_D(_MMIO(0xb100)); | |
| 715 | MMIO_D(_MMIO(0xb10c)); | |
| 716 | MMIO_D(_MMIO(0xb110)); | |
| 717 | MMIO_D(_MMIO(0x83a4)); | |
| 718 | MMIO_D(_MMIO(0x8430)); | |
| 719 | MMIO_D(_MMIO(0x2248)); | |
| 720 | MMIO_D(FORCEWAKE_ACK_HSW); | |
| 721 | ||
| 722 | return 0; | |
| 723 | } | |
| 724 | ||
| 725 | static int iterate_bdw_plus_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 726 | { | |
| 727 | struct drm_i915_private *dev_priv = iter->i915; | |
| 728 | ||
| 729 | MMIO_D(GEN8_GT_IMR(0)); | |
| 730 | MMIO_D(GEN8_GT_IER(0)); | |
| 731 | MMIO_D(GEN8_GT_IIR(0)); | |
| 732 | MMIO_D(GEN8_GT_ISR(0)); | |
| 733 | MMIO_D(GEN8_GT_IMR(1)); | |
| 734 | MMIO_D(GEN8_GT_IER(1)); | |
| 735 | MMIO_D(GEN8_GT_IIR(1)); | |
| 736 | MMIO_D(GEN8_GT_ISR(1)); | |
| 737 | MMIO_D(GEN8_GT_IMR(2)); | |
| 738 | MMIO_D(GEN8_GT_IER(2)); | |
| 739 | MMIO_D(GEN8_GT_IIR(2)); | |
| 740 | MMIO_D(GEN8_GT_ISR(2)); | |
| 741 | MMIO_D(GEN8_GT_IMR(3)); | |
| 742 | MMIO_D(GEN8_GT_IER(3)); | |
| 743 | MMIO_D(GEN8_GT_IIR(3)); | |
| 744 | MMIO_D(GEN8_GT_ISR(3)); | |
| 745 | MMIO_D(GEN8_DE_PIPE_IMR(PIPE_A)); | |
| 746 | MMIO_D(GEN8_DE_PIPE_IER(PIPE_A)); | |
| 747 | MMIO_D(GEN8_DE_PIPE_IIR(PIPE_A)); | |
| 748 | MMIO_D(GEN8_DE_PIPE_ISR(PIPE_A)); | |
| 749 | MMIO_D(GEN8_DE_PIPE_IMR(PIPE_B)); | |
| 750 | MMIO_D(GEN8_DE_PIPE_IER(PIPE_B)); | |
| 751 | MMIO_D(GEN8_DE_PIPE_IIR(PIPE_B)); | |
| 752 | MMIO_D(GEN8_DE_PIPE_ISR(PIPE_B)); | |
| 753 | MMIO_D(GEN8_DE_PIPE_IMR(PIPE_C)); | |
| 754 | MMIO_D(GEN8_DE_PIPE_IER(PIPE_C)); | |
| 755 | MMIO_D(GEN8_DE_PIPE_IIR(PIPE_C)); | |
| 756 | MMIO_D(GEN8_DE_PIPE_ISR(PIPE_C)); | |
| 757 | MMIO_D(GEN8_DE_PORT_IMR); | |
| 758 | MMIO_D(GEN8_DE_PORT_IER); | |
| 759 | MMIO_D(GEN8_DE_PORT_IIR); | |
| 760 | MMIO_D(GEN8_DE_PORT_ISR); | |
| 761 | MMIO_D(GEN8_DE_MISC_IMR); | |
| 762 | MMIO_D(GEN8_DE_MISC_IER); | |
| 763 | MMIO_D(GEN8_DE_MISC_IIR); | |
| 764 | MMIO_D(GEN8_DE_MISC_ISR); | |
| 765 | MMIO_D(GEN8_PCU_IMR); | |
| 766 | MMIO_D(GEN8_PCU_IER); | |
| 767 | MMIO_D(GEN8_PCU_IIR); | |
| 768 | MMIO_D(GEN8_PCU_ISR); | |
| 769 | MMIO_D(GEN8_MASTER_IRQ); | |
| 770 | MMIO_RING_D(RING_ACTHD_UDW); | |
| 771 | ||
| 772 | #define RING_REG(base) _MMIO((base) + 0xd0) | |
| 773 | MMIO_RING_D(RING_REG); | |
| 774 | #undef RING_REG | |
| 775 | ||
| 776 | #define RING_REG(base) _MMIO((base) + 0x230) | |
| 777 | MMIO_RING_D(RING_REG); | |
| 778 | #undef RING_REG | |
| 779 | ||
| 780 | #define RING_REG(base) _MMIO((base) + 0x234) | |
| 781 | MMIO_RING_F(RING_REG, 8); | |
| 782 | #undef RING_REG | |
| 783 | ||
| 784 | #define RING_REG(base) _MMIO((base) + 0x244) | |
| 785 | MMIO_RING_D(RING_REG); | |
| 786 | #undef RING_REG | |
| 787 | ||
| 788 | #define RING_REG(base) _MMIO((base) + 0x370) | |
| 789 | MMIO_RING_F(RING_REG, 48); | |
| 790 | #undef RING_REG | |
| 791 | ||
| 792 | #define RING_REG(base) _MMIO((base) + 0x3a0) | |
| 793 | MMIO_RING_D(RING_REG); | |
| 794 | #undef RING_REG | |
| 795 | ||
| c640f6c5 VS |
796 | MMIO_D(PIPE_MISC(PIPE_A)); |
| 797 | MMIO_D(PIPE_MISC(PIPE_B)); | |
| 798 | MMIO_D(PIPE_MISC(PIPE_C)); | |
| e0f74ed4 ZW |
799 | MMIO_D(_MMIO(0x1c1d0)); |
| 800 | MMIO_D(GEN6_MBCUNIT_SNPCR); | |
| 801 | MMIO_D(GEN7_MISCCPCTL); | |
| 802 | MMIO_D(_MMIO(0x1c054)); | |
| 803 | MMIO_D(GEN6_PCODE_MAILBOX); | |
| 804 | if (!IS_BROXTON(dev_priv)) | |
| 805 | MMIO_D(GEN8_PRIVATE_PAT_LO); | |
| 806 | MMIO_D(GEN8_PRIVATE_PAT_HI); | |
| 807 | MMIO_D(GAMTARBMODE); | |
| 808 | ||
| 809 | #define RING_REG(base) _MMIO((base) + 0x270) | |
| 810 | MMIO_RING_F(RING_REG, 32); | |
| 811 | #undef RING_REG | |
| 812 | ||
| 813 | MMIO_RING_D(RING_HWS_PGA); | |
| 814 | MMIO_D(HDC_CHICKEN0); | |
| 815 | MMIO_D(CHICKEN_PIPESL_1(PIPE_A)); | |
| 816 | MMIO_D(CHICKEN_PIPESL_1(PIPE_B)); | |
| 817 | MMIO_D(CHICKEN_PIPESL_1(PIPE_C)); | |
| 818 | MMIO_D(_MMIO(0x6671c)); | |
| 819 | MMIO_D(_MMIO(0x66c00)); | |
| 820 | MMIO_D(_MMIO(0x66c04)); | |
| 821 | MMIO_D(HSW_GTT_CACHE_EN); | |
| 822 | MMIO_D(GEN8_EU_DISABLE0); | |
| 823 | MMIO_D(GEN8_EU_DISABLE1); | |
| 824 | MMIO_D(GEN8_EU_DISABLE2); | |
| 825 | MMIO_D(_MMIO(0xfdc)); | |
| 826 | MMIO_D(GEN8_ROW_CHICKEN); | |
| 827 | MMIO_D(GEN7_ROW_CHICKEN2); | |
| 828 | MMIO_D(GEN8_UCGCTL6); | |
| 829 | MMIO_D(GEN8_L3SQCREG4); | |
| 830 | MMIO_D(GEN9_SCRATCH_LNCF1); | |
| 831 | MMIO_F(_MMIO(0x24d0), 48); | |
| 832 | MMIO_D(_MMIO(0x44484)); | |
| 833 | MMIO_D(_MMIO(0x4448c)); | |
| 834 | MMIO_D(GEN8_L3_LRA_1_GPGPU); | |
| 835 | MMIO_D(_MMIO(0x110000)); | |
| 836 | MMIO_D(_MMIO(0x48400)); | |
| 837 | MMIO_D(_MMIO(0x6e570)); | |
| 838 | MMIO_D(_MMIO(0x65f10)); | |
| 839 | MMIO_D(_MMIO(0xe194)); | |
| 840 | MMIO_D(_MMIO(0xe188)); | |
| 841 | MMIO_D(HALF_SLICE_CHICKEN2); | |
| 842 | MMIO_D(_MMIO(0x2580)); | |
| 843 | MMIO_D(_MMIO(0xe220)); | |
| 844 | MMIO_D(_MMIO(0xe230)); | |
| 845 | MMIO_D(_MMIO(0xe240)); | |
| 846 | MMIO_D(_MMIO(0xe260)); | |
| 847 | MMIO_D(_MMIO(0xe270)); | |
| 848 | MMIO_D(_MMIO(0xe280)); | |
| 849 | MMIO_D(_MMIO(0xe2a0)); | |
| 850 | MMIO_D(_MMIO(0xe2b0)); | |
| 851 | MMIO_D(_MMIO(0xe2c0)); | |
| 852 | MMIO_D(_MMIO(0x21f0)); | |
| 853 | MMIO_D(GEN8_GAMW_ECO_DEV_RW_IA); | |
| 854 | MMIO_D(_MMIO(0x215c)); | |
| 855 | MMIO_F(_MMIO(0x2290), 8); | |
| 856 | MMIO_D(_MMIO(0x2b00)); | |
| 857 | MMIO_D(_MMIO(0x2360)); | |
| 858 | MMIO_D(_MMIO(0x1c17c)); | |
| 859 | MMIO_D(_MMIO(0x1c178)); | |
| 860 | MMIO_D(_MMIO(0x4260)); | |
| 861 | MMIO_D(_MMIO(0x4264)); | |
| 862 | MMIO_D(_MMIO(0x4268)); | |
| 863 | MMIO_D(_MMIO(0x426c)); | |
| 864 | MMIO_D(_MMIO(0x4270)); | |
| 865 | MMIO_D(_MMIO(0x4094)); | |
| 866 | MMIO_D(_MMIO(0x22178)); | |
| 867 | MMIO_D(_MMIO(0x1a178)); | |
| 868 | MMIO_D(_MMIO(0x1a17c)); | |
| 869 | MMIO_D(_MMIO(0x2217c)); | |
| 870 | MMIO_D(EDP_PSR_IMR); | |
| 871 | MMIO_D(EDP_PSR_IIR); | |
| 872 | MMIO_D(_MMIO(0xe4cc)); | |
| 873 | MMIO_D(GEN7_SC_INSTDONE); | |
| 874 | ||
| 875 | return 0; | |
| 876 | } | |
| 877 | ||
| 878 | static int iterate_pre_skl_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 879 | { | |
| 880 | MMIO_D(FORCEWAKE_MT); | |
| 881 | ||
| 882 | MMIO_D(PCH_ADPA); | |
| 883 | MMIO_F(_MMIO(_PCH_DPB_AUX_CH_CTL), 6 * 4); | |
| 884 | MMIO_F(_MMIO(_PCH_DPC_AUX_CH_CTL), 6 * 4); | |
| 885 | MMIO_F(_MMIO(_PCH_DPD_AUX_CH_CTL), 6 * 4); | |
| 886 | ||
| 887 | MMIO_F(_MMIO(0x70440), 0xc); | |
| 888 | MMIO_F(_MMIO(0x71440), 0xc); | |
| 889 | MMIO_F(_MMIO(0x72440), 0xc); | |
| 890 | MMIO_F(_MMIO(0x7044c), 0xc); | |
| 891 | MMIO_F(_MMIO(0x7144c), 0xc); | |
| 892 | MMIO_F(_MMIO(0x7244c), 0xc); | |
| 893 | ||
| 894 | return 0; | |
| 895 | } | |
| 896 | ||
| 897 | static int iterate_skl_plus_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 898 | { | |
| 899 | struct drm_i915_private *dev_priv = iter->i915; | |
| 900 | ||
| 901 | MMIO_D(FORCEWAKE_RENDER_GEN9); | |
| 902 | MMIO_D(FORCEWAKE_ACK_RENDER_GEN9); | |
| 903 | MMIO_D(FORCEWAKE_GT_GEN9); | |
| 904 | MMIO_D(FORCEWAKE_ACK_GT_GEN9); | |
| 905 | MMIO_D(FORCEWAKE_MEDIA_GEN9); | |
| 906 | MMIO_D(FORCEWAKE_ACK_MEDIA_GEN9); | |
| 907 | MMIO_F(DP_AUX_CH_CTL(AUX_CH_B), 6 * 4); | |
| 908 | MMIO_F(DP_AUX_CH_CTL(AUX_CH_C), 6 * 4); | |
| 909 | MMIO_F(DP_AUX_CH_CTL(AUX_CH_D), 6 * 4); | |
| 910 | MMIO_D(HSW_PWR_WELL_CTL1); | |
| 911 | MMIO_D(HSW_PWR_WELL_CTL2); | |
| 912 | MMIO_D(DBUF_CTL_S(0)); | |
| 913 | MMIO_D(GEN9_PG_ENABLE); | |
| 914 | MMIO_D(GEN9_MEDIA_PG_IDLE_HYSTERESIS); | |
| 915 | MMIO_D(GEN9_RENDER_PG_IDLE_HYSTERESIS); | |
| 916 | MMIO_D(GEN9_GAMT_ECO_REG_RW_IA); | |
| 917 | MMIO_D(MMCD_MISC_CTRL); | |
| 918 | MMIO_D(CHICKEN_PAR1_1); | |
| 919 | MMIO_D(DC_STATE_EN); | |
| 920 | MMIO_D(DC_STATE_DEBUG); | |
| 921 | MMIO_D(CDCLK_CTL); | |
| 922 | MMIO_D(LCPLL1_CTL); | |
| 923 | MMIO_D(LCPLL2_CTL); | |
| 924 | MMIO_D(_MMIO(_DPLL1_CFGCR1)); | |
| 925 | MMIO_D(_MMIO(_DPLL2_CFGCR1)); | |
| 926 | MMIO_D(_MMIO(_DPLL3_CFGCR1)); | |
| 927 | MMIO_D(_MMIO(_DPLL1_CFGCR2)); | |
| 928 | MMIO_D(_MMIO(_DPLL2_CFGCR2)); | |
| 929 | MMIO_D(_MMIO(_DPLL3_CFGCR2)); | |
| 930 | MMIO_D(DPLL_CTRL1); | |
| 931 | MMIO_D(DPLL_CTRL2); | |
| 932 | MMIO_D(DPLL_STATUS); | |
| 933 | MMIO_D(SKL_PS_WIN_POS(PIPE_A, 0)); | |
| 934 | MMIO_D(SKL_PS_WIN_POS(PIPE_A, 1)); | |
| 935 | MMIO_D(SKL_PS_WIN_POS(PIPE_B, 0)); | |
| 936 | MMIO_D(SKL_PS_WIN_POS(PIPE_B, 1)); | |
| 937 | MMIO_D(SKL_PS_WIN_POS(PIPE_C, 0)); | |
| 938 | MMIO_D(SKL_PS_WIN_POS(PIPE_C, 1)); | |
| 939 | MMIO_D(SKL_PS_WIN_SZ(PIPE_A, 0)); | |
| 940 | MMIO_D(SKL_PS_WIN_SZ(PIPE_A, 1)); | |
| 941 | MMIO_D(SKL_PS_WIN_SZ(PIPE_B, 0)); | |
| 942 | MMIO_D(SKL_PS_WIN_SZ(PIPE_B, 1)); | |
| 943 | MMIO_D(SKL_PS_WIN_SZ(PIPE_C, 0)); | |
| 944 | MMIO_D(SKL_PS_WIN_SZ(PIPE_C, 1)); | |
| 945 | MMIO_D(SKL_PS_CTRL(PIPE_A, 0)); | |
| 946 | MMIO_D(SKL_PS_CTRL(PIPE_A, 1)); | |
| 947 | MMIO_D(SKL_PS_CTRL(PIPE_B, 0)); | |
| 948 | MMIO_D(SKL_PS_CTRL(PIPE_B, 1)); | |
| 949 | MMIO_D(SKL_PS_CTRL(PIPE_C, 0)); | |
| 950 | MMIO_D(SKL_PS_CTRL(PIPE_C, 1)); | |
| 951 | MMIO_D(PLANE_BUF_CFG(PIPE_A, 0)); | |
| 952 | MMIO_D(PLANE_BUF_CFG(PIPE_A, 1)); | |
| 953 | MMIO_D(PLANE_BUF_CFG(PIPE_A, 2)); | |
| 954 | MMIO_D(PLANE_BUF_CFG(PIPE_A, 3)); | |
| 955 | MMIO_D(PLANE_BUF_CFG(PIPE_B, 0)); | |
| 956 | MMIO_D(PLANE_BUF_CFG(PIPE_B, 1)); | |
| 957 | MMIO_D(PLANE_BUF_CFG(PIPE_B, 2)); | |
| 958 | MMIO_D(PLANE_BUF_CFG(PIPE_B, 3)); | |
| 959 | MMIO_D(PLANE_BUF_CFG(PIPE_C, 0)); | |
| 960 | MMIO_D(PLANE_BUF_CFG(PIPE_C, 1)); | |
| 961 | MMIO_D(PLANE_BUF_CFG(PIPE_C, 2)); | |
| 962 | MMIO_D(PLANE_BUF_CFG(PIPE_C, 3)); | |
| 963 | MMIO_D(CUR_BUF_CFG(PIPE_A)); | |
| 964 | MMIO_D(CUR_BUF_CFG(PIPE_B)); | |
| 965 | MMIO_D(CUR_BUF_CFG(PIPE_C)); | |
| 966 | MMIO_F(PLANE_WM(PIPE_A, 0, 0), 4 * 8); | |
| 967 | MMIO_F(PLANE_WM(PIPE_A, 1, 0), 4 * 8); | |
| 968 | MMIO_F(PLANE_WM(PIPE_A, 2, 0), 4 * 8); | |
| 969 | MMIO_F(PLANE_WM(PIPE_B, 0, 0), 4 * 8); | |
| 970 | MMIO_F(PLANE_WM(PIPE_B, 1, 0), 4 * 8); | |
| 971 | MMIO_F(PLANE_WM(PIPE_B, 2, 0), 4 * 8); | |
| 972 | MMIO_F(PLANE_WM(PIPE_C, 0, 0), 4 * 8); | |
| 973 | MMIO_F(PLANE_WM(PIPE_C, 1, 0), 4 * 8); | |
| 974 | MMIO_F(PLANE_WM(PIPE_C, 2, 0), 4 * 8); | |
| 975 | MMIO_F(CUR_WM(PIPE_A, 0), 4 * 8); | |
| 976 | MMIO_F(CUR_WM(PIPE_B, 0), 4 * 8); | |
| 977 | MMIO_F(CUR_WM(PIPE_C, 0), 4 * 8); | |
| 978 | MMIO_D(PLANE_WM_TRANS(PIPE_A, 0)); | |
| 979 | MMIO_D(PLANE_WM_TRANS(PIPE_A, 1)); | |
| 980 | MMIO_D(PLANE_WM_TRANS(PIPE_A, 2)); | |
| 981 | MMIO_D(PLANE_WM_TRANS(PIPE_B, 0)); | |
| 982 | MMIO_D(PLANE_WM_TRANS(PIPE_B, 1)); | |
| 983 | MMIO_D(PLANE_WM_TRANS(PIPE_B, 2)); | |
| 984 | MMIO_D(PLANE_WM_TRANS(PIPE_C, 0)); | |
| 985 | MMIO_D(PLANE_WM_TRANS(PIPE_C, 1)); | |
| 986 | MMIO_D(PLANE_WM_TRANS(PIPE_C, 2)); | |
| 987 | MMIO_D(CUR_WM_TRANS(PIPE_A)); | |
| 988 | MMIO_D(CUR_WM_TRANS(PIPE_B)); | |
| 989 | MMIO_D(CUR_WM_TRANS(PIPE_C)); | |
| 990 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 0)); | |
| 991 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 1)); | |
| 992 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 2)); | |
| 993 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_A, 3)); | |
| 994 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 0)); | |
| 995 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 1)); | |
| 996 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 2)); | |
| 997 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_B, 3)); | |
| 998 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 0)); | |
| 999 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 1)); | |
| 1000 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 2)); | |
| 1001 | MMIO_D(PLANE_NV12_BUF_CFG(PIPE_C, 3)); | |
| 1002 | MMIO_D(_MMIO(_REG_701C0(PIPE_A, 1))); | |
| 1003 | MMIO_D(_MMIO(_REG_701C0(PIPE_A, 2))); | |
| 1004 | MMIO_D(_MMIO(_REG_701C0(PIPE_A, 3))); | |
| 1005 | MMIO_D(_MMIO(_REG_701C0(PIPE_A, 4))); | |
| 1006 | MMIO_D(_MMIO(_REG_701C0(PIPE_B, 1))); | |
| 1007 | MMIO_D(_MMIO(_REG_701C0(PIPE_B, 2))); | |
| 1008 | MMIO_D(_MMIO(_REG_701C0(PIPE_B, 3))); | |
| 1009 | MMIO_D(_MMIO(_REG_701C0(PIPE_B, 4))); | |
| 1010 | MMIO_D(_MMIO(_REG_701C0(PIPE_C, 1))); | |
| 1011 | MMIO_D(_MMIO(_REG_701C0(PIPE_C, 2))); | |
| 1012 | MMIO_D(_MMIO(_REG_701C0(PIPE_C, 3))); | |
| 1013 | MMIO_D(_MMIO(_REG_701C0(PIPE_C, 4))); | |
| 1014 | MMIO_D(_MMIO(_REG_701C4(PIPE_A, 1))); | |
| 1015 | MMIO_D(_MMIO(_REG_701C4(PIPE_A, 2))); | |
| 1016 | MMIO_D(_MMIO(_REG_701C4(PIPE_A, 3))); | |
| 1017 | MMIO_D(_MMIO(_REG_701C4(PIPE_A, 4))); | |
| 1018 | MMIO_D(_MMIO(_REG_701C4(PIPE_B, 1))); | |
| 1019 | MMIO_D(_MMIO(_REG_701C4(PIPE_B, 2))); | |
| 1020 | MMIO_D(_MMIO(_REG_701C4(PIPE_B, 3))); | |
| 1021 | MMIO_D(_MMIO(_REG_701C4(PIPE_B, 4))); | |
| 1022 | MMIO_D(_MMIO(_REG_701C4(PIPE_C, 1))); | |
| 1023 | MMIO_D(_MMIO(_REG_701C4(PIPE_C, 2))); | |
| 1024 | MMIO_D(_MMIO(_REG_701C4(PIPE_C, 3))); | |
| 1025 | MMIO_D(_MMIO(_REG_701C4(PIPE_C, 4))); | |
| 1026 | MMIO_D(_MMIO(_PLANE_CTL_3_A)); | |
| 1027 | MMIO_D(_MMIO(_PLANE_CTL_3_B)); | |
| 1028 | MMIO_D(_MMIO(0x72380)); | |
| 1029 | MMIO_D(_MMIO(0x7239c)); | |
| 1030 | MMIO_D(_MMIO(_PLANE_SURF_3_A)); | |
| 1031 | MMIO_D(_MMIO(_PLANE_SURF_3_B)); | |
| 1032 | MMIO_D(DMC_SSP_BASE); | |
| 1033 | MMIO_D(DMC_HTP_SKL); | |
| 1034 | MMIO_D(DMC_LAST_WRITE); | |
| 1035 | MMIO_D(BDW_SCRATCH1); | |
| 1036 | MMIO_D(SKL_DFSM); | |
| 1037 | MMIO_D(DISPIO_CR_TX_BMU_CR0); | |
| 1038 | MMIO_F(GEN9_GFX_MOCS(0), 0x7f8); | |
| 1039 | MMIO_F(GEN7_L3CNTLREG2, 0x80); | |
| 1040 | MMIO_D(RPM_CONFIG0); | |
| 1041 | MMIO_D(_MMIO(0xd08)); | |
| 1042 | MMIO_D(RC6_LOCATION); | |
| 1043 | MMIO_D(GEN7_FF_SLICE_CS_CHICKEN1); | |
| 1044 | MMIO_D(GEN9_CS_DEBUG_MODE1); | |
| 1045 | /* TRTT */ | |
| 1046 | MMIO_D(TRVATTL3PTRDW(0)); | |
| 1047 | MMIO_D(TRVATTL3PTRDW(1)); | |
| 1048 | MMIO_D(TRVATTL3PTRDW(2)); | |
| 1049 | MMIO_D(TRVATTL3PTRDW(3)); | |
| 1050 | MMIO_D(TRVADR); | |
| 1051 | MMIO_D(TRTTE); | |
| 1052 | MMIO_D(_MMIO(0x4dfc)); | |
| 1053 | MMIO_D(_MMIO(0x46430)); | |
| 1054 | MMIO_D(_MMIO(0x46520)); | |
| 1055 | MMIO_D(_MMIO(0xc403c)); | |
| 1056 | MMIO_D(GEN8_GARBCNTL); | |
| 1057 | MMIO_D(DMA_CTRL); | |
| 1058 | MMIO_D(_MMIO(0x65900)); | |
| 1059 | MMIO_D(GEN6_STOLEN_RESERVED); | |
| 1060 | MMIO_D(_MMIO(0x4068)); | |
| 1061 | MMIO_D(_MMIO(0x67054)); | |
| 1062 | MMIO_D(_MMIO(0x6e560)); | |
| 1063 | MMIO_D(_MMIO(0x6e554)); | |
| 1064 | MMIO_D(_MMIO(0x2b20)); | |
| 1065 | MMIO_D(_MMIO(0x65f00)); | |
| 1066 | MMIO_D(_MMIO(0x65f08)); | |
| 1067 | MMIO_D(_MMIO(0x320f0)); | |
| 1068 | MMIO_D(_MMIO(0x70034)); | |
| 1069 | MMIO_D(_MMIO(0x71034)); | |
| 1070 | MMIO_D(_MMIO(0x72034)); | |
| 1071 | MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_A))); | |
| 1072 | MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_B))); | |
| 1073 | MMIO_D(_MMIO(_PLANE_KEYVAL_1(PIPE_C))); | |
| 1074 | MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_A))); | |
| 1075 | MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_B))); | |
| 1076 | MMIO_D(_MMIO(_PLANE_KEYMAX_1(PIPE_C))); | |
| 1077 | MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_A))); | |
| 1078 | MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_B))); | |
| 1079 | MMIO_D(_MMIO(_PLANE_KEYMSK_1(PIPE_C))); | |
| 1080 | MMIO_D(_MMIO(0x44500)); | |
| 1081 | #define CSFE_CHICKEN1_REG(base) _MMIO((base) + 0xD4) | |
| 1082 | MMIO_RING_D(CSFE_CHICKEN1_REG); | |
| 1083 | #undef CSFE_CHICKEN1_REG | |
| 1084 | MMIO_D(GEN8_HDC_CHICKEN1); | |
| 1085 | MMIO_D(GEN9_WM_CHICKEN3); | |
| 1086 | ||
| b75ef35b AW |
1087 | if (IS_KABYLAKE(dev_priv) || |
| 1088 | IS_COFFEELAKE(dev_priv) || IS_COMETLAKE(dev_priv)) | |
| e0f74ed4 ZW |
1089 | MMIO_D(GAMT_CHKN_BIT_REG); |
| 1090 | if (!IS_BROXTON(dev_priv)) | |
| 1091 | MMIO_D(GEN9_CTX_PREEMPT_REG); | |
| 1092 | MMIO_F(_MMIO(DMC_MMIO_START_RANGE), 0x3000); | |
| 1093 | return 0; | |
| 1094 | } | |
| 1095 | ||
| 1096 | static int iterate_bxt_mmio(struct intel_gvt_mmio_table_iter *iter) | |
| 1097 | { | |
| 1098 | struct drm_i915_private *dev_priv = iter->i915; | |
| 1099 | ||
| 1100 | MMIO_F(_MMIO(0x80000), 0x3000); | |
| 1101 | MMIO_D(GEN7_SAMPLER_INSTDONE); | |
| 1102 | MMIO_D(GEN7_ROW_INSTDONE); | |
| 1103 | MMIO_D(GEN8_FAULT_TLB_DATA0); | |
| 1104 | MMIO_D(GEN8_FAULT_TLB_DATA1); | |
| 1105 | MMIO_D(ERROR_GEN6); | |
| 1106 | MMIO_D(DONE_REG); | |
| 1107 | MMIO_D(EIR); | |
| 1108 | MMIO_D(PGTBL_ER); | |
| 1109 | MMIO_D(_MMIO(0x4194)); | |
| 1110 | MMIO_D(_MMIO(0x4294)); | |
| 1111 | MMIO_D(_MMIO(0x4494)); | |
| 1112 | MMIO_RING_D(RING_PSMI_CTL); | |
| 1113 | MMIO_RING_D(RING_DMA_FADD); | |
| 1114 | MMIO_RING_D(RING_DMA_FADD_UDW); | |
| 1115 | MMIO_RING_D(RING_IPEHR); | |
| 1116 | MMIO_RING_D(RING_INSTPS); | |
| 1117 | MMIO_RING_D(RING_BBADDR_UDW); | |
| 1118 | MMIO_RING_D(RING_BBSTATE); | |
| 1119 | MMIO_RING_D(RING_IPEIR); | |
| 1120 | MMIO_F(SOFT_SCRATCH(0), 16 * 4); | |
| 1121 | MMIO_D(BXT_P_CR_GT_DISP_PWRON); | |
| 1122 | MMIO_D(BXT_RP_STATE_CAP); | |
| 1123 | MMIO_D(BXT_PHY_CTL_FAMILY(DPIO_PHY0)); | |
| 1124 | MMIO_D(BXT_PHY_CTL_FAMILY(DPIO_PHY1)); | |
| 1125 | MMIO_D(BXT_PHY_CTL(PORT_A)); | |
| 1126 | MMIO_D(BXT_PHY_CTL(PORT_B)); | |
| 1127 | MMIO_D(BXT_PHY_CTL(PORT_C)); | |
| 1128 | MMIO_D(BXT_PORT_PLL_ENABLE(PORT_A)); | |
| 1129 | MMIO_D(BXT_PORT_PLL_ENABLE(PORT_B)); | |
| 1130 | MMIO_D(BXT_PORT_PLL_ENABLE(PORT_C)); | |
| 1131 | MMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY0)); | |
| 1132 | MMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY0)); | |
| 1133 | MMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY0)); | |
| 1134 | MMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY0)); | |
| 1135 | MMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY0)); | |
| 1136 | MMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY0)); | |
| 1137 | MMIO_D(BXT_PORT_REF_DW3(DPIO_PHY0)); | |
| 1138 | MMIO_D(BXT_PORT_REF_DW6(DPIO_PHY0)); | |
| 1139 | MMIO_D(BXT_PORT_REF_DW8(DPIO_PHY0)); | |
| 1140 | MMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY1)); | |
| 1141 | MMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY1)); | |
| 1142 | MMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY1)); | |
| 1143 | MMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY1)); | |
| 1144 | MMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY1)); | |
| 1145 | MMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY1)); | |
| 1146 | MMIO_D(BXT_PORT_REF_DW3(DPIO_PHY1)); | |
| 1147 | MMIO_D(BXT_PORT_REF_DW6(DPIO_PHY1)); | |
| 1148 | MMIO_D(BXT_PORT_REF_DW8(DPIO_PHY1)); | |
| 1149 | MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH0)); | |
| 1150 | MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH0)); | |
| 1151 | MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH0)); | |
| 1152 | MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH0)); | |
| 1153 | MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH0)); | |
| 1154 | MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH0)); | |
| 1155 | MMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH0)); | |
| 1156 | MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH0)); | |
| 1157 | MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH0)); | |
| 1158 | MMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH0)); | |
| 1159 | MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH0)); | |
| 1160 | MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH0)); | |
| 1161 | MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH0)); | |
| 1162 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 0)); | |
| 1163 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 1)); | |
| 1164 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 2)); | |
| 1165 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 3)); | |
| 1166 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 0)); | |
| 1167 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 1)); | |
| 1168 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 2)); | |
| 1169 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 3)); | |
| 1170 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 6)); | |
| 1171 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 8)); | |
| 1172 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 9)); | |
| 1173 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 10)); | |
| 1174 | MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH1)); | |
| 1175 | MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH1)); | |
| 1176 | MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH1)); | |
| 1177 | MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH1)); | |
| 1178 | MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH1)); | |
| 1179 | MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH1)); | |
| 1180 | MMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH1)); | |
| 1181 | MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH1)); | |
| 1182 | MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH1)); | |
| 1183 | MMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH1)); | |
| 1184 | MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH1)); | |
| 1185 | MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH1)); | |
| 1186 | MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH1)); | |
| 1187 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 0)); | |
| 1188 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 1)); | |
| 1189 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 2)); | |
| 1190 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 3)); | |
| 1191 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 0)); | |
| 1192 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 1)); | |
| 1193 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 2)); | |
| 1194 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 3)); | |
| 1195 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 6)); | |
| 1196 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 8)); | |
| 1197 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 9)); | |
| 1198 | MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 10)); | |
| 1199 | MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY1, DPIO_CH0)); | |
| 1200 | MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY1, DPIO_CH0)); | |
| 1201 | MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY1, DPIO_CH0)); | |
| 1202 | MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY1, DPIO_CH0)); | |
| 1203 | MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY1, DPIO_CH0)); | |
| 1204 | MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY1, DPIO_CH0)); | |
| 1205 | MMIO_D(BXT_PORT_PCS_DW12_GRP(DPIO_PHY1, DPIO_CH0)); | |
| 1206 | MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY1, DPIO_CH0)); | |
| 1207 | MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY1, DPIO_CH0)); | |
| 1208 | MMIO_D(BXT_PORT_TX_DW3_LN0(DPIO_PHY1, DPIO_CH0)); | |
| 1209 | MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY1, DPIO_CH0)); | |
| 1210 | MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY1, DPIO_CH0)); | |
| 1211 | MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY1, DPIO_CH0)); | |
| 1212 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 0)); | |
| 1213 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 1)); | |
| 1214 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 2)); | |
| 1215 | MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY1, DPIO_CH0, 3)); | |
| 1216 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 0)); | |
| 1217 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 1)); | |
| 1218 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 2)); | |
| 1219 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 3)); | |
| 1220 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 6)); | |
| 1221 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 8)); | |
| 1222 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 9)); | |
| 1223 | MMIO_D(BXT_PORT_PLL(DPIO_PHY1, DPIO_CH0, 10)); | |
| 1224 | MMIO_D(BXT_DE_PLL_CTL); | |
| 1225 | MMIO_D(BXT_DE_PLL_ENABLE); | |
| 1226 | MMIO_D(BXT_DSI_PLL_CTL); | |
| 1227 | MMIO_D(BXT_DSI_PLL_ENABLE); | |
| 1228 | MMIO_D(GEN9_CLKGATE_DIS_0); | |
| 1229 | MMIO_D(GEN9_CLKGATE_DIS_4); | |
| 1230 | MMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_A)); | |
| 1231 | MMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_B)); | |
| 1232 | MMIO_D(HSW_TVIDEO_DIP_GCP(TRANSCODER_C)); | |
| 1233 | MMIO_D(RC6_CTX_BASE); | |
| 1234 | MMIO_D(GEN8_PUSHBUS_CONTROL); | |
| 1235 | MMIO_D(GEN8_PUSHBUS_ENABLE); | |
| 1236 | MMIO_D(GEN8_PUSHBUS_SHIFT); | |
| 1237 | MMIO_D(GEN6_GFXPAUSE); | |
| 1238 | MMIO_D(GEN8_L3SQCREG1); | |
| 1239 | MMIO_D(GEN8_L3CNTLREG); | |
| 1240 | MMIO_D(_MMIO(0x20D8)); | |
| 1241 | MMIO_F(GEN8_RING_CS_GPR(RENDER_RING_BASE, 0), 0x40); | |
| 1242 | MMIO_F(GEN8_RING_CS_GPR(GEN6_BSD_RING_BASE, 0), 0x40); | |
| 1243 | MMIO_F(GEN8_RING_CS_GPR(BLT_RING_BASE, 0), 0x40); | |
| 1244 | MMIO_F(GEN8_RING_CS_GPR(VEBOX_RING_BASE, 0), 0x40); | |
| 1245 | MMIO_D(GEN9_CTX_PREEMPT_REG); | |
| 1246 | MMIO_D(GEN8_PRIVATE_PAT_LO); | |
| 1247 | ||
| 1248 | return 0; | |
| 1249 | } | |
| 1250 | ||
| 1251 | /** | |
| 1252 | * intel_gvt_iterate_mmio_table - Iterate the GVT MMIO table | |
| 1253 | * @iter: the interator | |
| 1254 | * | |
| 1255 | * This function is called for iterating the GVT MMIO table when i915 is | |
| 1256 | * taking the snapshot of the HW and GVT is building MMIO tracking table. | |
| 1257 | */ | |
| 1258 | int intel_gvt_iterate_mmio_table(struct intel_gvt_mmio_table_iter *iter) | |
| 1259 | { | |
| 1260 | struct drm_i915_private *i915 = iter->i915; | |
| 1261 | int ret; | |
| 1262 | ||
| 1263 | ret = iterate_generic_mmio(iter); | |
| 1264 | if (ret) | |
| 1265 | goto err; | |
| 1266 | ||
| 1267 | if (IS_BROADWELL(i915)) { | |
| 1268 | ret = iterate_bdw_only_mmio(iter); | |
| 1269 | if (ret) | |
| 1270 | goto err; | |
| 1271 | ret = iterate_bdw_plus_mmio(iter); | |
| 1272 | if (ret) | |
| 1273 | goto err; | |
| 1274 | ret = iterate_pre_skl_mmio(iter); | |
| 1275 | if (ret) | |
| 1276 | goto err; | |
| 1277 | } else if (IS_SKYLAKE(i915) || | |
| 1278 | IS_KABYLAKE(i915) || | |
| 1279 | IS_COFFEELAKE(i915) || | |
| 1280 | IS_COMETLAKE(i915)) { | |
| 1281 | ret = iterate_bdw_plus_mmio(iter); | |
| 1282 | if (ret) | |
| 1283 | goto err; | |
| 1284 | ret = iterate_skl_plus_mmio(iter); | |
| 1285 | if (ret) | |
| 1286 | goto err; | |
| 1287 | } else if (IS_BROXTON(i915)) { | |
| 1288 | ret = iterate_bdw_plus_mmio(iter); | |
| 1289 | if (ret) | |
| 1290 | goto err; | |
| 1291 | ret = iterate_skl_plus_mmio(iter); | |
| 1292 | if (ret) | |
| 1293 | goto err; | |
| 1294 | ret = iterate_bxt_mmio(iter); | |
| 1295 | if (ret) | |
| 1296 | goto err; | |
| 1297 | } | |
| 1298 | ||
| 1299 | return 0; | |
| 1300 | err: | |
| 1301 | return ret; | |
| 1302 | } | |
| 8b750bf7 | 1303 | EXPORT_SYMBOL_NS_GPL(intel_gvt_iterate_mmio_table, I915_GVT); |