Merge branch 'for-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/jikos/trivial
authorLinus Torvalds <torvalds@linux-foundation.org>
Sat, 13 Mar 2010 00:04:50 +0000 (16:04 -0800)
committerLinus Torvalds <torvalds@linux-foundation.org>
Sat, 13 Mar 2010 00:04:50 +0000 (16:04 -0800)
* 'for-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/jikos/trivial: (56 commits)
  doc: fix typo in comment explaining rb_tree usage
  Remove fs/ntfs/ChangeLog
  doc: fix console doc typo
  doc: cpuset: Update the cpuset flag file
  Fix of spelling in arch/sparc/kernel/leon_kernel.c no longer needed
  Remove drivers/parport/ChangeLog
  Remove drivers/char/ChangeLog
  doc: typo - Table 1-2 should refer to "status", not "statm"
  tree-wide: fix typos "ass?o[sc]iac?te" -> "associate" in comments
  No need to patch AMD-provided drivers/gpu/drm/radeon/atombios.h
  devres/irq: Fix devm_irq_match comment
  Remove reference to kthread_create_on_cpu
  tree-wide: Assorted spelling fixes
  tree-wide: fix 'lenght' typo in comments and code
  drm/kms: fix spelling in error message
  doc: capitalization and other minor fixes in pnp doc
  devres: typo fix s/dev/devm/
  Remove redundant trailing semicolons from macros
  fix typo "definetly" -> "definitely" in comment
  tree-wide: s/widht/width/g typo in comments
  ...

Fix trivial conflict in Documentation/laptops/00-INDEX

1  2 
Documentation/laptops/00-INDEX
arch/arm/plat-samsung/include/plat/gpio-cfg-helpers.h
arch/arm/plat-samsung/include/plat/nand.h
arch/arm/plat-samsung/include/plat/regs-usb-hsotg-phy.h
drivers/mmc/host/mxcmmc.c
drivers/serial/samsung.c
fs/buffer.c
fs/ext4/super.c
include/linux/sched.h
kernel/params.c
mm/slub.c

index f1fc13d05f3e0f8b828738b2124574232a4cd0ee,df4fb52d45948dc3dac83524615940a4fc886a68..fa688538e757e9e1f17f8a3f0374764821e94653
@@@ -2,8 -2,10 +2,12 @@@
        - This file
  acer-wmi.txt
        - information on the Acer Laptop WMI Extras driver.
+ asus-laptop.txt
+       - information on the Asus Laptop Extras driver.
+ disk-shock-protection.txt
+       - information on hard disk shock protection.
 +dslm.c
 +      - Simple Disk Sleep Monitor program
  laptop-mode.txt
        - how to conserve battery power using laptop-mode.
  sony-laptop.txt
index 652e2bbdaa2037f90fceeb44802a68b1c7b6540f,0000000000000000000000000000000000000000..dda19da037ad4142d4744f1d30bca7749b8534fb
mode 100644,000000..100644
--- /dev/null
@@@ -1,176 -1,0 +1,176 @@@
-  * registers instead of one, we do not have a seperate set of functions for
 +/* linux/arch/arm/plat-s3c/include/plat/gpio-cfg-helper.h
 + *
 + * Copyright 2008 Openmoko, Inc.
 + * Copyright 2008 Simtec Electronics
 + *    http://armlinux.simtec.co.uk/
 + *    Ben Dooks <ben@simtec.co.uk>
 + *
 + * S3C Platform - GPIO pin configuration helper definitions
 + *
 + * This program is free software; you can redistribute it and/or modify
 + * it under the terms of the GNU General Public License version 2 as
 + * published by the Free Software Foundation.
 +*/
 +
 +/* This is meant for core cpu support, machine or other driver files
 + * should not be including this header.
 + */
 +
 +#ifndef __PLAT_GPIO_CFG_HELPERS_H
 +#define __PLAT_GPIO_CFG_HELPERS_H __FILE__
 +
 +/* As a note, all gpio configuration functions are entered exclusively, either
 + * with the relevant lock held or the system prevented from doing anything else
 + * by disabling interrupts.
 +*/
 +
 +static inline int s3c_gpio_do_setcfg(struct s3c_gpio_chip *chip,
 +                                   unsigned int off, unsigned int config)
 +{
 +      return (chip->config->set_config)(chip, off, config);
 +}
 +
 +static inline int s3c_gpio_do_setpull(struct s3c_gpio_chip *chip,
 +                                    unsigned int off, s3c_gpio_pull_t pull)
 +{
 +      return (chip->config->set_pull)(chip, off, pull);
 +}
 +
 +/**
 + * s3c_gpio_setcfg_s3c24xx - S3C24XX style GPIO configuration.
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @cfg: The configuration value to set.
 + *
 + * This helper deal with the GPIO cases where the control register
 + * has two bits of configuration per gpio, which have the following
 + * functions:
 + *    00 = input
 + *    01 = output
 + *    1x = special function
 +*/
 +extern int s3c_gpio_setcfg_s3c24xx(struct s3c_gpio_chip *chip,
 +                                 unsigned int off, unsigned int cfg);
 +
 +/**
 + * s3c_gpio_setcfg_s3c24xx_a - S3C24XX style GPIO configuration (Bank A)
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @cfg: The configuration value to set.
 + *
 + * This helper deal with the GPIO cases where the control register
 + * has one bit of configuration for the gpio, where setting the bit
 + * means the pin is in special function mode and unset means output.
 +*/
 +extern int s3c_gpio_setcfg_s3c24xx_a(struct s3c_gpio_chip *chip,
 +                                   unsigned int off, unsigned int cfg);
 +
 +/**
 + * s3c_gpio_setcfg_s3c64xx_4bit - S3C64XX 4bit single register GPIO config.
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @cfg: The configuration value to set.
 + *
 + * This helper deal with the GPIO cases where the control register has 4 bits
 + * of control per GPIO, generally in the form of:
 + *    0000 = Input
 + *    0001 = Output
 + *    others = Special functions (dependant on bank)
 + *
 + * Note, since the code to deal with the case where there are two control
++ * registers instead of one, we do not have a separate set of functions for
 + * each case.
 +*/
 +extern int s3c_gpio_setcfg_s3c64xx_4bit(struct s3c_gpio_chip *chip,
 +                                      unsigned int off, unsigned int cfg);
 +
 +
 +/* Pull-{up,down} resistor controls.
 + *
 + * S3C2410,S3C2440,S3C24A0 = Pull-UP,
 + * S3C2412,S3C2413 = Pull-Down
 + * S3C6400,S3C6410 = Pull-Both [None,Down,Up,Undef]
 + * S3C2443 = Pull-Both [not same as S3C6400]
 + */
 +
 +/**
 + * s3c_gpio_setpull_1up() - Pull configuration for choice of up or none.
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @param: pull: The pull mode being requested.
 + *
 + * This is a helper function for the case where we have GPIOs with one
 + * bit configuring the presence of a pull-up resistor.
 + */
 +extern int s3c_gpio_setpull_1up(struct s3c_gpio_chip *chip,
 +                              unsigned int off, s3c_gpio_pull_t pull);
 +
 +/**
 + * s3c_gpio_setpull_1down() - Pull configuration for choice of down or none
 + * @chip: The gpio chip that is being configured
 + * @off: The offset for the GPIO being configured
 + * @param: pull: The pull mode being requested
 + *
 + * This is a helper function for the case where we have GPIOs with one
 + * bit configuring the presence of a pull-down resistor.
 + */
 +extern int s3c_gpio_setpull_1down(struct s3c_gpio_chip *chip,
 +                                unsigned int off, s3c_gpio_pull_t pull);
 +
 +/**
 + * s3c_gpio_setpull_upown() - Pull configuration for choice of up, down or none
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @param: pull: The pull mode being requested.
 + *
 + * This is a helper function for the case where we have GPIOs with two
 + * bits configuring the presence of a pull resistor, in the following
 + * order:
 + *    00 = No pull resistor connected
 + *    01 = Pull-up resistor connected
 + *    10 = Pull-down resistor connected
 + */
 +extern int s3c_gpio_setpull_updown(struct s3c_gpio_chip *chip,
 +                                 unsigned int off, s3c_gpio_pull_t pull);
 +
 +
 +/**
 + * s3c_gpio_getpull_updown() - Get configuration for choice of up, down or none
 + * @chip: The gpio chip that the GPIO pin belongs to
 + * @off: The offset to the pin to get the configuration of.
 + *
 + * This helper function reads the state of the pull-{up,down} resistor for the
 + * given GPIO in the same case as s3c_gpio_setpull_upown.
 +*/
 +extern s3c_gpio_pull_t s3c_gpio_getpull_updown(struct s3c_gpio_chip *chip,
 +                                             unsigned int off);
 +
 +/**
 + * s3c_gpio_setpull_s3c2443() - Pull configuration for s3c2443.
 + * @chip: The gpio chip that is being configured.
 + * @off: The offset for the GPIO being configured.
 + * @param: pull: The pull mode being requested.
 + *
 + * This is a helper function for the case where we have GPIOs with two
 + * bits configuring the presence of a pull resistor, in the following
 + * order:
 + *    00 = Pull-up resistor connected
 + *    10 = Pull-down resistor connected
 + *    x1 = No pull up resistor
 + */
 +extern int s3c_gpio_setpull_s3c2443(struct s3c_gpio_chip *chip,
 +                                  unsigned int off, s3c_gpio_pull_t pull);
 +
 +/**
 + * s3c_gpio_getpull_s3c2443() - Get configuration for s3c2443 pull resistors
 + * @chip: The gpio chip that the GPIO pin belongs to.
 + * @off: The offset to the pin to get the configuration of.
 + *
 + * This helper function reads the state of the pull-{up,down} resistor for the
 + * given GPIO in the same case as s3c_gpio_setpull_upown.
 +*/
 +extern s3c_gpio_pull_t s3c_gpio_getpull_s3c24xx(struct s3c_gpio_chip *chip,
 +                                              unsigned int off);
 +
 +#endif /* __PLAT_GPIO_CFG_HELPERS_H */
 +
index 226147b7e0261ee3d17434ce3fa452461c837e50,0000000000000000000000000000000000000000..b64115fa93a4dcff04adc74e24c8573388ac2db3
mode 100644,000000..100644
--- /dev/null
@@@ -1,67 -1,0 +1,67 @@@
-  * S3C2410 - NAND device controller platfrom_device info
 +/* arch/arm/mach-s3c2410/include/mach/nand.h
 + *
 + * Copyright (c) 2004 Simtec Electronics
 + *    Ben Dooks <ben@simtec.co.uk>
 + *
++ * S3C2410 - NAND device controller platform_device info
 + *
 + * This program is free software; you can redistribute it and/or modify
 + * it under the terms of the GNU General Public License version 2 as
 + * published by the Free Software Foundation.
 +*/
 +
 +/**
 + * struct s3c2410_nand_set - define a set of one or more nand chips
 + * @disable_ecc:      Entirely disable ECC - Dangerous
 + * @flash_bbt:                Openmoko u-boot can create a Bad Block Table
 + *                    Setting this flag will allow the kernel to
 + *                    look for it at boot time and also skip the NAND
 + *                    scan.
 + * @options:          Default value to set into 'struct nand_chip' options.
 + * @nr_chips:         Number of chips in this set
 + * @nr_partitions:    Number of partitions pointed to by @partitions
 + * @name:             Name of set (optional)
 + * @nr_map:           Map for low-layer logical to physical chip numbers (option)
 + * @partitions:               The mtd partition list
 + *
 + * define a set of one or more nand chips registered with an unique mtd. Also
 + * allows to pass flag to the underlying NAND layer. 'disable_ecc' will trigger
 + * a warning at boot time.
 + */
 +struct s3c2410_nand_set {
 +      unsigned int            disable_ecc:1;
 +      unsigned int            flash_bbt:1;
 +
 +      unsigned int            options;
 +      int                     nr_chips;
 +      int                     nr_partitions;
 +      char                    *name;
 +      int                     *nr_map;
 +      struct mtd_partition    *partitions;
 +      struct nand_ecclayout   *ecc_layout;
 +};
 +
 +struct s3c2410_platform_nand {
 +      /* timing information for controller, all times in nanoseconds */
 +
 +      int     tacls;  /* time for active CLE/ALE to nWE/nOE */
 +      int     twrph0; /* active time for nWE/nOE */
 +      int     twrph1; /* time for release CLE/ALE from nWE/nOE inactive */
 +
 +      unsigned int    ignore_unset_ecc:1;
 +
 +      int                     nr_sets;
 +      struct s3c2410_nand_set *sets;
 +
 +      void                    (*select_chip)(struct s3c2410_nand_set *,
 +                                             int chip);
 +};
 +
 +/**
 + * s3c_nand_set_platdata() - register NAND platform data.
 + * @nand: The NAND platform data to register with s3c_device_nand.
 + *
 + * This function copies the given NAND platform data, @nand and registers
 + * it with the s3c_device_nand. This allows @nand to be __initdata.
 +*/
 +extern void s3c_nand_set_platdata(struct s3c2410_platform_nand *nand);
index 36a85f5000c8e5f609324aef718c88f41e5e7d83,0000000000000000000000000000000000000000..a111ad871833dae9e586fdb6705b9341ad644a35
mode 100644,000000..100644
--- /dev/null
@@@ -1,50 -1,0 +1,50 @@@
- /* Note, this is a seperate header file as some of the clock framework
 +/* arch/arm/plat-s3c/include/plat/regs-usb-hsotg-phy.h
 + *
 + * Copyright 2008 Openmoko, Inc.
 + * Copyright 2008 Simtec Electronics
 + *      http://armlinux.simtec.co.uk/
 + *      Ben Dooks <ben@simtec.co.uk>
 + *
 + * S3C - USB2.0 Highspeed/OtG device PHY registers
 + *
 + * This program is free software; you can redistribute it and/or modify
 + * it under the terms of the GNU General Public License version 2 as
 + * published by the Free Software Foundation.
 +*/
 +
++/* Note, this is a separate header file as some of the clock framework
 + * needs to touch this if the clk_48m is used as the USB OHCI or other
 + * peripheral source.
 +*/
 +
 +#ifndef __PLAT_S3C64XX_REGS_USB_HSOTG_PHY_H
 +#define __PLAT_S3C64XX_REGS_USB_HSOTG_PHY_H __FILE__
 +
 +/* S3C64XX_PA_USB_HSPHY */
 +
 +#define S3C_HSOTG_PHYREG(x)   ((x) + S3C_VA_USB_HSPHY)
 +
 +#define S3C_PHYPWR                            S3C_HSOTG_PHYREG(0x00)
 +#define SRC_PHYPWR_OTG_DISABLE                        (1 << 4)
 +#define SRC_PHYPWR_ANALOG_POWERDOWN           (1 << 3)
 +#define SRC_PHYPWR_FORCE_SUSPEND              (1 << 1)
 +
 +#define S3C_PHYCLK                            S3C_HSOTG_PHYREG(0x04)
 +#define S3C_PHYCLK_MODE_USB11                 (1 << 6)
 +#define S3C_PHYCLK_EXT_OSC                    (1 << 5)
 +#define S3C_PHYCLK_CLK_FORCE                  (1 << 4)
 +#define S3C_PHYCLK_ID_PULL                    (1 << 2)
 +#define S3C_PHYCLK_CLKSEL_MASK                        (0x3 << 0)
 +#define S3C_PHYCLK_CLKSEL_SHIFT                       (0)
 +#define S3C_PHYCLK_CLKSEL_48M                 (0x0 << 0)
 +#define S3C_PHYCLK_CLKSEL_12M                 (0x2 << 0)
 +#define S3C_PHYCLK_CLKSEL_24M                 (0x3 << 0)
 +
 +#define S3C_RSTCON                            S3C_HSOTG_PHYREG(0x08)
 +#define S3C_RSTCON_PHYCLK                     (1 << 2)
 +#define S3C_RSTCON_HCLK                               (1 << 2)
 +#define S3C_RSTCON_PHY                                (1 << 0)
 +
 +#define S3C_PHYTUNE                           S3C_HSOTG_PHYREG(0x20)
 +
 +#endif /* __PLAT_S3C64XX_REGS_USB_HSOTG_PHY_H */
Simple merge
Simple merge
diff --cc fs/buffer.c
Simple merge
diff --cc fs/ext4/super.c
Simple merge
Simple merge
diff --cc kernel/params.c
Simple merge
diff --cc mm/slub.c
Simple merge