ARM: imx: enable RBC to support anatop LPM mode
authorAnson Huang <b20788@freescale.com>
Thu, 21 Mar 2013 14:58:06 +0000 (10:58 -0400)
committerShawn Guo <shawn.guo@linaro.org>
Fri, 12 Apr 2013 11:01:43 +0000 (19:01 +0800)
commit263475d4e0b0623fb7a22f8ac0a5c01017eabf20
tree9d8ffb5e1df3cf19d0b7881e514f585d6387b546
parente7b82d645d8b0345508d4b7be85e10f961fbfa3e
ARM: imx: enable RBC to support anatop LPM mode

RBC is to control whether some ANATOP sub modules
can enter lpm mode when SOC is into STOP mode, if
RBC is enabled and PMIC_VSTBY_REQ is set, ANATOP
will have below behaviors:

1. Digital LDOs(CORE, SOC and PU) are bypassed;
2. Analog LDOs(1P1, 2P5, 3P0) are disabled;

As the 2P5 is necessary for DRAM IO pre-drive in
STOP mode, so we need to enable weak 2P5 in STOP
mode when 2P5 LDO is disabled.

For RBC settings, there are some rules as below
due to hardware design:

1. All interrupts must be masked during operating
   RBC registers;
2. At least 2 CKIL(32K) cycles is needed after the
   RBC setting is changed.

Signed-off-by: Anson Huang <b20788@freescale.com>
Signed-off-by: Shawn Guo <shawn.guo@linaro.org>
arch/arm/mach-imx/anatop.c
arch/arm/mach-imx/clk-imx6q.c
arch/arm/mach-imx/common.h
arch/arm/mach-imx/gpc.c