drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/crash_dump.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/qp.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/port.h>
  44 #include <linux/mlx5/vport.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <linux/mlx5/fs.h>
  47 #include <linux/rhashtable.h>
  48 #include <net/udp_tunnel.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/dcbnl.h"
  57 #include "en/fs.h"
  58 #include "en/qos.h"
  59 #include "lib/hv_vhca.h"
  60 #include "lib/clock.h"
  61 #include "en/rx_res.h"
  62 #include "en/selq.h"
  63 #include "lib/sd.h"
  64
  65 extern const struct net_device_ops mlx5e_netdev_ops;
  66 struct page_pool;
  67
  68 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  69 #define MLX5E_METADATA_ETHER_LEN 8
  70
  71 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  72
  73 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  74 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  75
  76 #define MLX5E_MAX_NUM_MQPRIO_CH_TC TC_QOPT_MAX_QUEUE
  77
  78 #define MLX5_RX_HEADROOM NET_SKB_PAD
  79 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  80                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  81
  82 #define MLX5E_RX_MAX_HEAD (256)
  83 #define MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE (9)
  84 #define MLX5E_SHAMPO_WQ_HEADER_PER_PAGE (PAGE_SIZE >> MLX5E_SHAMPO_LOG_MAX_HEADER_ENTRY_SIZE)
  85 #define MLX5E_SHAMPO_WQ_BASE_HEAD_ENTRY_SIZE (64)
  86 #define MLX5E_SHAMPO_WQ_RESRV_SIZE (64 * 1024)
  87 #define MLX5E_SHAMPO_WQ_BASE_RESRV_SIZE (4096)
  88
  89 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  90         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  91 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  92         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  93 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  94         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  95
  96 #define MLX5_MPWRQ_MAX_LOG_WQE_SZ 18
  97
  98 /* Keep in sync with mlx5e_mpwrq_log_wqe_sz.
  99  * These are theoretical maximums, which can be further restricted by
 100  * capabilities. These values are used for static resource allocations and
 101  * sanity checks.
 102  * MLX5_SEND_WQE_MAX_SIZE is a bit bigger than the maximum cacheline-aligned WQE
 103  * size actually used at runtime, but it's not a problem when calculating static
 104  * array sizes.
 105  */
 106 #define MLX5_UMR_MAX_FLEX_SPACE \
 107         (ALIGN_DOWN(MLX5_SEND_WQE_MAX_SIZE - sizeof(struct mlx5e_umr_wqe), \
 108                     MLX5_UMR_FLEX_ALIGNMENT))
 109 #define MLX5_MPWRQ_MAX_PAGES_PER_WQE \
 110         rounddown_pow_of_two(MLX5_UMR_MAX_FLEX_SPACE / sizeof(struct mlx5_mtt))
 111
 112 #define MLX5E_MAX_RQ_NUM_MTTS   \
 113         (ALIGN_DOWN(U16_MAX, 4) * 2) /* Fits into u16 and aligned by WQEBB. */
 114 #define MLX5E_MAX_RQ_NUM_KSMS (U16_MAX - 1) /* So that num_ksms fits into u16. */
 115 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 116
 117 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 118 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 119         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 120
 121 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 122 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 123 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 124
 125 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 126 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 127 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE                0xd
 128
 129 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 130
 131 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 132 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 133
 134 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 135 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 136 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 137 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 138 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 139 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 140 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 141 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 142
 143 #define MLX5E_MIN_NUM_CHANNELS         0x1
 144 #define MLX5E_MAX_NUM_CHANNELS         256
 145 #define MLX5E_TX_CQ_POLL_BUDGET        128
 146 #define MLX5E_TX_XSK_POLL_BUDGET       64
 147 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 148
 149 #define MLX5E_KLM_UMR_WQE_SZ(sgl_len)\
 150         (sizeof(struct mlx5e_umr_wqe) +\
 151         (sizeof(struct mlx5_klm) * (sgl_len)))
 152
 153 #define MLX5E_KLM_UMR_WQEBBS(klm_entries) \
 154         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_BB))
 155
 156 #define MLX5E_KLM_UMR_DS_CNT(klm_entries)\
 157         (DIV_ROUND_UP(MLX5E_KLM_UMR_WQE_SZ(klm_entries), MLX5_SEND_WQE_DS))
 158
 159 #define MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size)\
 160         (((wqe_size) - sizeof(struct mlx5e_umr_wqe)) / sizeof(struct mlx5_klm))
 161
 162 #define MLX5E_KLM_ENTRIES_PER_WQE(wqe_size)\
 163         ALIGN_DOWN(MLX5E_KLM_MAX_ENTRIES_PER_WQE(wqe_size), MLX5_UMR_KLM_NUM_ENTRIES_ALIGNMENT)
 164
 165 #define MLX5E_MAX_KLM_PER_WQE(mdev) \
 166         MLX5E_KLM_ENTRIES_PER_WQE(MLX5_SEND_WQE_BB * mlx5e_get_max_sq_aligned_wqebbs(mdev))
 167
 168 #define mlx5e_state_dereference(priv, p) \
 169         rcu_dereference_protected((p), lockdep_is_held(&(priv)->state_lock))
 170
 171 enum mlx5e_devcom_events {
 172         MPV_DEVCOM_MASTER_UP,
 173         MPV_DEVCOM_MASTER_DOWN,
 174         MPV_DEVCOM_IPSEC_MASTER_UP,
 175         MPV_DEVCOM_IPSEC_MASTER_DOWN,
 176 };
 177
 178 static inline u8 mlx5e_get_num_lag_ports(struct mlx5_core_dev *mdev)
 179 {
 180         if (mlx5_lag_is_lacp_owner(mdev))
 181                 return 1;
 182
 183         return clamp_t(u8, MLX5_CAP_GEN(mdev, num_lag_ports), 1, MLX5_MAX_PORTS);
 184 }
 185
 186 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 187 {
 188         switch (wq_type) {
 189         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 190                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 191                              wq_size / 2);
 192         default:
 193                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 194                              wq_size / 2);
 195         }
 196 }
 197
 198 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 199 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 200 {
 201         return is_kdump_kernel() ?
 202                 MLX5E_MIN_NUM_CHANNELS :
 203                 min3(mlx5_comp_vectors_max(mdev), (u32)MLX5E_MAX_NUM_CHANNELS,
 204                      (u32)(1 << MLX5_CAP_GEN(mdev, log_max_rqt_size)));
 205 }
 206
 207 /* The maximum WQE size can be retrieved by max_wqe_sz_sq in
 208  * bytes units. Driver hardens the limitation to 1KB (16
 209  * WQEBBs), unless firmware capability is stricter.
 210  */
 211 static inline u8 mlx5e_get_max_sq_wqebbs(struct mlx5_core_dev *mdev)
 212 {
 213         BUILD_BUG_ON(MLX5_SEND_WQE_MAX_WQEBBS > U8_MAX);
 214
 215         return (u8)min_t(u16, MLX5_SEND_WQE_MAX_WQEBBS,
 216                          MLX5_CAP_GEN(mdev, max_wqe_sz_sq) / MLX5_SEND_WQE_BB);
 217 }
 218
 219 static inline u8 mlx5e_get_max_sq_aligned_wqebbs(struct mlx5_core_dev *mdev)
 220 {
 221 /* The return value will be multiplied by MLX5_SEND_WQEBB_NUM_DS.
 222  * Since max_sq_wqebbs may be up to MLX5_SEND_WQE_MAX_WQEBBS == 16,
 223  * see mlx5e_get_max_sq_wqebbs(), the multiplication (16 * 4 == 64)
 224  * overflows the 6-bit DS field of Ctrl Segment. Use a bound lower
 225  * than MLX5_SEND_WQE_MAX_WQEBBS to let a full-session WQE be
 226  * cache-aligned.
 227  */
 228         u8 wqebbs = mlx5e_get_max_sq_wqebbs(mdev);
 229
 230         wqebbs = min_t(u8, wqebbs, MLX5_SEND_WQE_MAX_WQEBBS - 1);
 231 #if L1_CACHE_BYTES >= 128
 232         wqebbs = ALIGN_DOWN(wqebbs, 2);
 233 #endif
 234         return wqebbs;
 235 }
 236
 237 struct mlx5e_tx_wqe {
 238         struct mlx5_wqe_ctrl_seg ctrl;
 239         struct mlx5_wqe_eth_seg  eth;
 240         struct mlx5_wqe_data_seg data[];
 241 };
 242
 243 struct mlx5e_rx_wqe_ll {
 244         struct mlx5_wqe_srq_next_seg  next;
 245         struct mlx5_wqe_data_seg      data[];
 246 };
 247
 248 struct mlx5e_rx_wqe_cyc {
 249         DECLARE_FLEX_ARRAY(struct mlx5_wqe_data_seg, data);
 250 };
 251
 252 struct mlx5e_umr_wqe {
 253         struct mlx5_wqe_ctrl_seg       ctrl;
 254         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 255         struct mlx5_mkey_seg           mkc;
 256         union {
 257                 DECLARE_FLEX_ARRAY(struct mlx5_mtt, inline_mtts);
 258                 DECLARE_FLEX_ARRAY(struct mlx5_klm, inline_klms);
 259                 DECLARE_FLEX_ARRAY(struct mlx5_ksm, inline_ksms);
 260         };
 261 };
 262
 263 enum mlx5e_priv_flag {
 264         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 265         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 266         MLX5E_PFLAG_RX_CQE_COMPRESS,
 267         MLX5E_PFLAG_RX_STRIDING_RQ,
 268         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 269         MLX5E_PFLAG_XDP_TX_MPWQE,
 270         MLX5E_PFLAG_SKB_TX_MPWQE,
 271         MLX5E_PFLAG_TX_PORT_TS,
 272         MLX5E_NUM_PFLAGS, /* Keep last */
 273 };
 274
 275 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 276         do {                                                    \
 277                 if (enable)                                     \
 278                         (params)->pflags |= BIT(pflag);         \
 279                 else                                            \
 280                         (params)->pflags &= ~(BIT(pflag));      \
 281         } while (0)
 282
 283 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 284
 285 enum packet_merge {
 286         MLX5E_PACKET_MERGE_NONE,
 287         MLX5E_PACKET_MERGE_LRO,
 288         MLX5E_PACKET_MERGE_SHAMPO,
 289 };
 290
 291 struct mlx5e_packet_merge_param {
 292         enum packet_merge type;
 293         u32 timeout;
 294         struct {
 295                 u8 match_criteria_type;
 296                 u8 alignment_granularity;
 297         } shampo;
 298 };
 299
 300 struct mlx5e_params {
 301         u8  log_sq_size;
 302         u8  rq_wq_type;
 303         u8  log_rq_mtu_frames;
 304         u16 num_channels;
 305         struct {
 306                 u16 mode;
 307                 u8 num_tc;
 308                 struct netdev_tc_txq tc_to_txq[TC_MAX_QUEUE];
 309                 struct {
 310                         u64 max_rate[TC_MAX_QUEUE];
 311                         u32 hw_id[TC_MAX_QUEUE];
 312                 } channel;
 313         } mqprio;
 314         bool rx_cqe_compress_def;
 315         struct dim_cq_moder rx_cq_moderation;
 316         struct dim_cq_moder tx_cq_moderation;
 317         struct mlx5e_packet_merge_param packet_merge;
 318         u8  tx_min_inline_mode;
 319         bool vlan_strip_disable;
 320         bool scatter_fcs_en;
 321         bool rx_dim_enabled;
 322         bool tx_dim_enabled;
 323         bool rx_moder_use_cqe_mode;
 324         bool tx_moder_use_cqe_mode;
 325         u32 pflags;
 326         struct bpf_prog *xdp_prog;
 327         struct mlx5e_xsk *xsk;
 328         unsigned int sw_mtu;
 329         int hard_mtu;
 330         bool ptp_rx;
 331         __be32 terminate_lkey_be;
 332 };
 333
 334 static inline u8 mlx5e_get_dcb_num_tc(struct mlx5e_params *params)
 335 {
 336         return params->mqprio.mode == TC_MQPRIO_MODE_DCB ?
 337                 params->mqprio.num_tc : 1;
 338 }
 339
 340 /* Keep this enum consistent with the corresponding strings array
 341  * declared in en/reporter_rx.c
 342  */
 343 enum {
 344         MLX5E_RQ_STATE_ENABLED = 0,
 345         MLX5E_RQ_STATE_RECOVERING,
 346         MLX5E_RQ_STATE_DIM,
 347         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 348         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 349         MLX5E_RQ_STATE_MINI_CQE_HW_STRIDX, /* set when mini_cqe_resp_stride_index cap is used */
 350         MLX5E_RQ_STATE_SHAMPO, /* set when SHAMPO cap is used */
 351         MLX5E_RQ_STATE_MINI_CQE_ENHANCED,  /* set when enhanced mini_cqe_cap is used */
 352         MLX5E_RQ_STATE_XSK, /* set to indicate an xsk rq */
 353         MLX5E_NUM_RQ_STATES, /* Must be kept last */
 354 };
 355
 356 struct mlx5e_cq {
 357         /* data path - accessed per cqe */
 358         struct mlx5_cqwq           wq;
 359
 360         /* data path - accessed per napi poll */
 361         u16                        event_ctr;
 362         struct napi_struct        *napi;
 363         struct mlx5_core_cq        mcq;
 364         struct mlx5e_ch_stats     *ch_stats;
 365
 366         /* control */
 367         struct net_device         *netdev;
 368         struct mlx5_core_dev      *mdev;
 369         struct workqueue_struct   *workqueue;
 370         struct mlx5_wq_ctrl        wq_ctrl;
 371 } ____cacheline_aligned_in_smp;
 372
 373 struct mlx5e_cq_decomp {
 374         /* cqe decompression */
 375         struct mlx5_cqe64          title;
 376         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 377         u8                         mini_arr_idx;
 378         u16                        left;
 379         u16                        wqe_counter;
 380         bool                       last_cqe_title;
 381 } ____cacheline_aligned_in_smp;
 382
 383 enum mlx5e_dma_map_type {
 384         MLX5E_DMA_MAP_SINGLE,
 385         MLX5E_DMA_MAP_PAGE
 386 };
 387
 388 struct mlx5e_sq_dma {
 389         dma_addr_t              addr;
 390         u32                     size;
 391         enum mlx5e_dma_map_type type;
 392 };
 393
 394 /* Keep this enum consistent with with the corresponding strings array
 395  * declared in en/reporter_tx.c
 396  */
 397 enum {
 398         MLX5E_SQ_STATE_ENABLED = 0,
 399         MLX5E_SQ_STATE_MPWQE,
 400         MLX5E_SQ_STATE_RECOVERING,
 401         MLX5E_SQ_STATE_IPSEC,
 402         MLX5E_SQ_STATE_DIM,
 403         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 404         MLX5E_SQ_STATE_PENDING_XSK_TX,
 405         MLX5E_SQ_STATE_PENDING_TLS_RX_RESYNC,
 406         MLX5E_SQ_STATE_XDP_MULTIBUF,
 407         MLX5E_NUM_SQ_STATES, /* Must be kept last */
 408 };
 409
 410 struct mlx5e_tx_mpwqe {
 411         /* Current MPWQE session */
 412         struct mlx5e_tx_wqe *wqe;
 413         u32 bytes_count;
 414         u8 ds_count;
 415         u8 pkt_count;
 416         u8 inline_on;
 417 };
 418
 419 struct mlx5e_skb_fifo {
 420         struct sk_buff **fifo;
 421         u16 *pc;
 422         u16 *cc;
 423         u16 mask;
 424 };
 425
 426 struct mlx5e_ptpsq;
 427
 428 struct mlx5e_txqsq {
 429         /* data path */
 430
 431         /* dirtied @completion */
 432         u16                        cc;
 433         u16                        skb_fifo_cc;
 434         u32                        dma_fifo_cc;
 435         struct dim                *dim; /* Adaptive Moderation */
 436
 437         /* dirtied @xmit */
 438         u16                        pc ____cacheline_aligned_in_smp;
 439         u16                        skb_fifo_pc;
 440         u32                        dma_fifo_pc;
 441         struct mlx5e_tx_mpwqe      mpwqe;
 442
 443         struct mlx5e_cq            cq;
 444
 445         /* read only */
 446         struct mlx5_wq_cyc         wq;
 447         u32                        dma_fifo_mask;
 448         struct mlx5e_sq_stats     *stats;
 449         struct {
 450                 struct mlx5e_sq_dma       *dma_fifo;
 451                 struct mlx5e_skb_fifo      skb_fifo;
 452                 struct mlx5e_tx_wqe_info  *wqe_info;
 453         } db;
 454         void __iomem              *uar_map;
 455         struct netdev_queue       *txq;
 456         u32                        sqn;
 457         u16                        stop_room;
 458         u8                         max_sq_mpw_wqebbs;
 459         u8                         min_inline_mode;
 460         struct device             *pdev;
 461         __be32                     mkey_be;
 462         unsigned long              state;
 463         unsigned int               hw_mtu;
 464         struct mlx5_clock         *clock;
 465         struct net_device         *netdev;
 466         struct mlx5_core_dev      *mdev;
 467         struct mlx5e_channel      *channel;
 468         struct mlx5e_priv         *priv;
 469
 470         /* control path */
 471         struct mlx5_wq_ctrl        wq_ctrl;
 472         int                        ch_ix;
 473         int                        txq_ix;
 474         u32                        rate_limit;
 475         struct work_struct         recover_work;
 476         struct mlx5e_ptpsq        *ptpsq;
 477         cqe_ts_to_ns               ptp_cyc2time;
 478 } ____cacheline_aligned_in_smp;
 479
 480 struct mlx5e_xdp_info_fifo {
 481         union mlx5e_xdp_info *xi;
 482         u32 *cc;
 483         u32 *pc;
 484         u32 mask;
 485 };
 486
 487 struct mlx5e_xdpsq;
 488 struct mlx5e_xmit_data;
 489 struct xsk_tx_metadata;
 490 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 491 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 492                                         struct mlx5e_xmit_data *,
 493                                         int,
 494                                         struct xsk_tx_metadata *);
 495
 496 struct mlx5e_xdpsq {
 497         /* data path */
 498
 499         /* dirtied @completion */
 500         u32                        xdpi_fifo_cc;
 501         u16                        cc;
 502
 503         /* dirtied @xmit */
 504         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 505         u16                        pc;
 506         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 507         struct mlx5e_tx_mpwqe      mpwqe;
 508
 509         struct mlx5e_cq            cq;
 510
 511         /* read only */
 512         struct xsk_buff_pool      *xsk_pool;
 513         struct mlx5_wq_cyc         wq;
 514         struct mlx5e_xdpsq_stats  *stats;
 515         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 516         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 517         struct {
 518                 struct mlx5e_xdp_wqe_info *wqe_info;
 519                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 520         } db;
 521         void __iomem              *uar_map;
 522         u32                        sqn;
 523         struct device             *pdev;
 524         __be32                     mkey_be;
 525         u16                        stop_room;
 526         u8                         max_sq_mpw_wqebbs;
 527         u8                         min_inline_mode;
 528         unsigned long              state;
 529         unsigned int               hw_mtu;
 530
 531         /* control path */
 532         struct mlx5_wq_ctrl        wq_ctrl;
 533         struct mlx5e_channel      *channel;
 534 } ____cacheline_aligned_in_smp;
 535
 536 struct mlx5e_ktls_resync_resp;
 537
 538 struct mlx5e_icosq {
 539         /* data path */
 540         u16                        cc;
 541         u16                        pc;
 542
 543         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 544         struct mlx5e_cq            cq;
 545
 546         /* write@xmit, read@completion */
 547         struct {
 548                 struct mlx5e_icosq_wqe_info *wqe_info;
 549         } db;
 550
 551         /* read only */
 552         struct mlx5_wq_cyc         wq;
 553         void __iomem              *uar_map;
 554         u32                        sqn;
 555         u16                        reserved_room;
 556         unsigned long              state;
 557         struct mlx5e_ktls_resync_resp *ktls_resync;
 558
 559         /* control path */
 560         struct mlx5_wq_ctrl        wq_ctrl;
 561         struct mlx5e_channel      *channel;
 562
 563         struct work_struct         recover_work;
 564 } ____cacheline_aligned_in_smp;
 565
 566 struct mlx5e_frag_page {
 567         struct page *page;
 568         u16 frags;
 569 };
 570
 571 enum mlx5e_wqe_frag_flag {
 572         MLX5E_WQE_FRAG_LAST_IN_PAGE,
 573         MLX5E_WQE_FRAG_SKIP_RELEASE,
 574 };
 575
 576 struct mlx5e_wqe_frag_info {
 577         union {
 578                 struct mlx5e_frag_page *frag_page;
 579                 struct xdp_buff **xskp;
 580         };
 581         u32 offset;
 582         u8 flags;
 583 };
 584
 585 union mlx5e_alloc_units {
 586         DECLARE_FLEX_ARRAY(struct mlx5e_frag_page, frag_pages);
 587         DECLARE_FLEX_ARRAY(struct page *, pages);
 588         DECLARE_FLEX_ARRAY(struct xdp_buff *, xsk_buffs);
 589 };
 590
 591 struct mlx5e_mpw_info {
 592         u16 consumed_strides;
 593         DECLARE_BITMAP(skip_release_bitmap, MLX5_MPWRQ_MAX_PAGES_PER_WQE);
 594         struct mlx5e_frag_page linear_page;
 595         union mlx5e_alloc_units alloc_units;
 596 };
 597
 598 #define MLX5E_MAX_RX_FRAGS 4
 599
 600 struct mlx5e_rq;
 601 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 602 typedef struct sk_buff *
 603 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 604                                struct mlx5_cqe64 *cqe, u16 cqe_bcnt,
 605                                u32 head_offset, u32 page_idx);
 606 typedef struct sk_buff *
 607 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5e_wqe_frag_info *wi,
 608                          struct mlx5_cqe64 *cqe, u32 cqe_bcnt);
 609 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 610 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 611 typedef void (*mlx5e_fp_shampo_dealloc_hd)(struct mlx5e_rq*, u16, u16, bool);
 612
 613 int mlx5e_rq_set_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params, bool xsk);
 614 void mlx5e_rq_set_trap_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params);
 615
 616 enum mlx5e_rq_flag {
 617         MLX5E_RQ_FLAG_XDP_XMIT,
 618         MLX5E_RQ_FLAG_XDP_REDIRECT,
 619 };
 620
 621 struct mlx5e_rq_frag_info {
 622         int frag_size;
 623         int frag_stride;
 624 };
 625
 626 struct mlx5e_rq_frags_info {
 627         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 628         u8 num_frags;
 629         u8 log_num_frags;
 630         u16 wqe_bulk;
 631         u16 refill_unit;
 632         u8 wqe_index_mask;
 633 };
 634
 635 struct mlx5e_dma_info {
 636         dma_addr_t addr;
 637         union {
 638                 struct mlx5e_frag_page *frag_page;
 639                 struct page *page;
 640         };
 641 };
 642
 643 struct mlx5e_shampo_hd {
 644         u32 mkey;
 645         struct mlx5e_dma_info *info;
 646         struct mlx5e_frag_page *pages;
 647         u16 curr_page_index;
 648         u16 hd_per_wq;
 649         u16 hd_per_wqe;
 650         unsigned long *bitmap;
 651         u16 pi;
 652         u16 ci;
 653         __be32 key;
 654         u64 last_addr;
 655 };
 656
 657 struct mlx5e_hw_gro_data {
 658         struct sk_buff *skb;
 659         struct flow_keys fk;
 660         int second_ip_id;
 661 };
 662
 663 enum mlx5e_mpwrq_umr_mode {
 664         MLX5E_MPWRQ_UMR_MODE_ALIGNED,
 665         MLX5E_MPWRQ_UMR_MODE_UNALIGNED,
 666         MLX5E_MPWRQ_UMR_MODE_OVERSIZED,
 667         MLX5E_MPWRQ_UMR_MODE_TRIPLE,
 668 };
 669
 670 struct mlx5e_rq {
 671         /* data path */
 672         union {
 673                 struct {
 674                         struct mlx5_wq_cyc          wq;
 675                         struct mlx5e_wqe_frag_info *frags;
 676                         union mlx5e_alloc_units    *alloc_units;
 677                         struct mlx5e_rq_frags_info  info;
 678                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 679                 } wqe;
 680                 struct {
 681                         struct mlx5_wq_ll      wq;
 682                         struct mlx5e_umr_wqe   umr_wqe;
 683                         struct mlx5e_mpw_info *info;
 684                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 685                         __be32                 umr_mkey_be;
 686                         u16                    num_strides;
 687                         u16                    actual_wq_head;
 688                         u8                     log_stride_sz;
 689                         u8                     umr_in_progress;
 690                         u8                     umr_last_bulk;
 691                         u8                     umr_completed;
 692                         u8                     min_wqe_bulk;
 693                         u8                     page_shift;
 694                         u8                     pages_per_wqe;
 695                         u8                     umr_wqebbs;
 696                         u8                     mtts_per_wqe;
 697                         u8                     umr_mode;
 698                         struct mlx5e_shampo_hd *shampo;
 699                 } mpwqe;
 700         };
 701         struct {
 702                 u16            headroom;
 703                 u32            frame0_sz;
 704                 u8             map_dir;   /* dma map direction */
 705         } buff;
 706
 707         struct device         *pdev;
 708         struct net_device     *netdev;
 709         struct mlx5e_rq_stats *stats;
 710         struct mlx5e_cq        cq;
 711         struct mlx5e_cq_decomp cqd;
 712         struct hwtstamp_config *tstamp;
 713         struct mlx5_clock      *clock;
 714         struct mlx5e_icosq    *icosq;
 715         struct mlx5e_priv     *priv;
 716
 717         struct mlx5e_hw_gro_data *hw_gro_data;
 718
 719         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 720         mlx5e_fp_post_rx_wqes  post_wqes;
 721         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 722
 723         unsigned long          state;
 724         int                    ix;
 725         unsigned int           hw_mtu;
 726
 727         struct dim            *dim; /* Dynamic Interrupt Moderation */
 728
 729         /* XDP */
 730         struct bpf_prog __rcu *xdp_prog;
 731         struct mlx5e_xdpsq    *xdpsq;
 732         DECLARE_BITMAP(flags, 8);
 733         struct page_pool      *page_pool;
 734
 735         /* AF_XDP zero-copy */
 736         struct xsk_buff_pool  *xsk_pool;
 737
 738         struct work_struct     recover_work;
 739
 740         /* control */
 741         struct mlx5_wq_ctrl    wq_ctrl;
 742         __be32                 mkey_be;
 743         u8                     wq_type;
 744         u32                    rqn;
 745         struct mlx5_core_dev  *mdev;
 746         struct mlx5e_channel  *channel;
 747         struct mlx5e_dma_info  wqe_overflow;
 748
 749         /* XDP read-mostly */
 750         struct xdp_rxq_info    xdp_rxq;
 751         cqe_ts_to_ns           ptp_cyc2time;
 752 } ____cacheline_aligned_in_smp;
 753
 754 enum mlx5e_channel_state {
 755         MLX5E_CHANNEL_STATE_XSK,
 756         MLX5E_CHANNEL_NUM_STATES
 757 };
 758
 759 struct mlx5e_channel {
 760         /* data path */
 761         struct mlx5e_rq            rq;
 762         struct mlx5e_xdpsq         rq_xdpsq;
 763         struct mlx5e_txqsq         sq[MLX5_MAX_NUM_TC];
 764         struct mlx5e_icosq         icosq;   /* internal control operations */
 765         struct mlx5e_txqsq __rcu * __rcu *qos_sqs;
 766         bool                       xdp;
 767         struct napi_struct         napi;
 768         struct device             *pdev;
 769         struct net_device         *netdev;
 770         __be32                     mkey_be;
 771         u16                        qos_sqs_size;
 772         u8                         num_tc;
 773         u8                         lag_port;
 774
 775         /* XDP_REDIRECT */
 776         struct mlx5e_xdpsq         xdpsq;
 777
 778         /* AF_XDP zero-copy */
 779         struct mlx5e_rq            xskrq;
 780         struct mlx5e_xdpsq         xsksq;
 781
 782         /* Async ICOSQ */
 783         struct mlx5e_icosq         async_icosq;
 784         /* async_icosq can be accessed from any CPU - the spinlock protects it. */
 785         spinlock_t                 async_icosq_lock;
 786
 787         /* data path - accessed per napi poll */
 788         const struct cpumask      *aff_mask;
 789         struct mlx5e_ch_stats     *stats;
 790
 791         /* control */
 792         struct mlx5e_priv         *priv;
 793         struct mlx5_core_dev      *mdev;
 794         struct hwtstamp_config    *tstamp;
 795         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 796         int                        ix;
 797         int                        vec_ix;
 798         int                        sd_ix;
 799         int                        cpu;
 800         /* Sync between icosq recovery and XSK enable/disable. */
 801         struct mutex               icosq_recovery_lock;
 802
 803         /* coalescing configuration */
 804         struct dim_cq_moder        rx_cq_moder;
 805         struct dim_cq_moder        tx_cq_moder;
 806 };
 807
 808 struct mlx5e_ptp;
 809
 810 struct mlx5e_channels {
 811         struct mlx5e_channel **c;
 812         struct mlx5e_ptp      *ptp;
 813         unsigned int           num;
 814         struct mlx5e_params    params;
 815 };
 816
 817 struct mlx5e_channel_stats {
 818         struct mlx5e_ch_stats ch;
 819         struct mlx5e_sq_stats sq[MLX5_MAX_NUM_TC];
 820         struct mlx5e_rq_stats rq;
 821         struct mlx5e_rq_stats xskrq;
 822         struct mlx5e_xdpsq_stats rq_xdpsq;
 823         struct mlx5e_xdpsq_stats xdpsq;
 824         struct mlx5e_xdpsq_stats xsksq;
 825 } ____cacheline_aligned_in_smp;
 826
 827 struct mlx5e_ptp_stats {
 828         struct mlx5e_ch_stats ch;
 829         struct mlx5e_sq_stats sq[MLX5_MAX_NUM_TC];
 830         struct mlx5e_ptp_cq_stats cq[MLX5_MAX_NUM_TC];
 831         struct mlx5e_rq_stats rq;
 832 } ____cacheline_aligned_in_smp;
 833
 834 enum {
 835         MLX5E_STATE_OPENED,
 836         MLX5E_STATE_DESTROYING,
 837         MLX5E_STATE_XDP_TX_ENABLED,
 838         MLX5E_STATE_XDP_ACTIVE,
 839         MLX5E_STATE_CHANNELS_ACTIVE,
 840 };
 841
 842 struct mlx5e_modify_sq_param {
 843         int curr_state;
 844         int next_state;
 845         int rl_update;
 846         int rl_index;
 847         bool qos_update;
 848         u16 qos_queue_group_id;
 849 };
 850
 851 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 852 struct mlx5e_hv_vhca_stats_agent {
 853         struct mlx5_hv_vhca_agent *agent;
 854         struct delayed_work        work;
 855         u16                        delay;
 856         void                      *buf;
 857 };
 858 #endif
 859
 860 struct mlx5e_xsk {
 861         /* XSK buffer pools are stored separately from channels,
 862          * because we don't want to lose them when channels are
 863          * recreated. The kernel also stores buffer pool, but it doesn't
 864          * distinguish between zero-copy and non-zero-copy UMEMs, so
 865          * rely on our mechanism.
 866          */
 867         struct xsk_buff_pool **pools;
 868         u16 refcnt;
 869         bool ever_used;
 870 };
 871
 872 /* Temporary storage for variables that are allocated when struct mlx5e_priv is
 873  * initialized, and used where we can't allocate them because that functions
 874  * must not fail. Use with care and make sure the same variable is not used
 875  * simultaneously by multiple users.
 876  */
 877 struct mlx5e_scratchpad {
 878         cpumask_var_t cpumask;
 879 };
 880
 881 struct mlx5e_trap;
 882 struct mlx5e_htb;
 883
 884 struct mlx5e_priv {
 885         /* priv data path fields - start */
 886         struct mlx5e_selq selq;
 887         struct mlx5e_txqsq **txq2sq;
 888 #ifdef CONFIG_MLX5_CORE_EN_DCB
 889         struct mlx5e_dcbx_dp       dcbx_dp;
 890 #endif
 891         /* priv data path fields - end */
 892
 893         unsigned long              state;
 894         struct mutex               state_lock; /* Protects Interface state */
 895         struct mlx5e_rq            drop_rq;
 896
 897         struct mlx5e_channels      channels;
 898         struct mlx5e_rx_res       *rx_res;
 899         u32                       *tx_rates;
 900
 901         struct mlx5e_flow_steering *fs;
 902
 903         struct workqueue_struct    *wq;
 904         struct work_struct         update_carrier_work;
 905         struct work_struct         set_rx_mode_work;
 906         struct work_struct         tx_timeout_work;
 907         struct work_struct         update_stats_work;
 908         struct work_struct         monitor_counters_work;
 909         struct mlx5_nb             monitor_counters_nb;
 910
 911         struct mlx5_core_dev      *mdev;
 912         struct net_device         *netdev;
 913         struct mlx5e_trap         *en_trap;
 914         struct mlx5e_stats         stats;
 915         struct mlx5e_channel_stats **channel_stats;
 916         struct mlx5e_channel_stats trap_stats;
 917         struct mlx5e_ptp_stats     ptp_stats;
 918         struct mlx5e_sq_stats      **htb_qos_sq_stats;
 919         u16                        htb_max_qos_sqs;
 920         u16                        stats_nch;
 921         u16                        max_nch;
 922         u8                         max_opened_tc;
 923         bool                       tx_ptp_opened;
 924         bool                       rx_ptp_opened;
 925         struct hwtstamp_config     tstamp;
 926         u16                        q_counter[MLX5_SD_MAX_GROUP_SZ];
 927         u16                        drop_rq_q_counter;
 928         struct notifier_block      events_nb;
 929         struct notifier_block      blocking_events_nb;
 930
 931         struct udp_tunnel_nic_info nic_info;
 932 #ifdef CONFIG_MLX5_CORE_EN_DCB
 933         struct mlx5e_dcbx          dcbx;
 934 #endif
 935
 936         const struct mlx5e_profile *profile;
 937         void                      *ppriv;
 938 #ifdef CONFIG_MLX5_MACSEC
 939         struct mlx5e_macsec       *macsec;
 940 #endif
 941 #ifdef CONFIG_MLX5_EN_IPSEC
 942         struct mlx5e_ipsec        *ipsec;
 943 #endif
 944 #ifdef CONFIG_MLX5_EN_TLS
 945         struct mlx5e_tls          *tls;
 946 #endif
 947         struct devlink_health_reporter *tx_reporter;
 948         struct devlink_health_reporter *rx_reporter;
 949         struct mlx5e_xsk           xsk;
 950 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 951         struct mlx5e_hv_vhca_stats_agent stats_agent;
 952 #endif
 953         struct mlx5e_scratchpad    scratchpad;
 954         struct mlx5e_htb          *htb;
 955         struct mlx5e_mqprio_rl    *mqprio_rl;
 956         struct dentry             *dfs_root;
 957         struct mlx5_devcom_comp_dev *devcom;
 958 };
 959
 960 struct mlx5e_dev {
 961         struct mlx5e_priv *priv;
 962         struct devlink_port dl_port;
 963 };
 964
 965 struct mlx5e_rx_handlers {
 966         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 967         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 968         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe_shampo;
 969 };
 970
 971 extern const struct mlx5e_rx_handlers mlx5e_rx_handlers_nic;
 972
 973 enum mlx5e_profile_feature {
 974         MLX5E_PROFILE_FEATURE_PTP_RX,
 975         MLX5E_PROFILE_FEATURE_PTP_TX,
 976         MLX5E_PROFILE_FEATURE_QOS_HTB,
 977         MLX5E_PROFILE_FEATURE_FS_VLAN,
 978         MLX5E_PROFILE_FEATURE_FS_TC,
 979 };
 980
 981 struct mlx5e_profile {
 982         int     (*init)(struct mlx5_core_dev *mdev,
 983                         struct net_device *netdev);
 984         void    (*cleanup)(struct mlx5e_priv *priv);
 985         int     (*init_rx)(struct mlx5e_priv *priv);
 986         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 987         int     (*init_tx)(struct mlx5e_priv *priv);
 988         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 989         void    (*enable)(struct mlx5e_priv *priv);
 990         void    (*disable)(struct mlx5e_priv *priv);
 991         int     (*update_rx)(struct mlx5e_priv *priv);
 992         void    (*update_stats)(struct mlx5e_priv *priv);
 993         void    (*update_carrier)(struct mlx5e_priv *priv);
 994         int     (*max_nch_limit)(struct mlx5_core_dev *mdev);
 995         u32     (*get_tisn)(struct mlx5_core_dev *mdev, struct mlx5e_priv *priv,
 996                             u8 lag_port, u8 tc);
 997         unsigned int (*stats_grps_num)(struct mlx5e_priv *priv);
 998         mlx5e_stats_grp_t *stats_grps;
 999         const struct mlx5e_rx_handlers *rx_handlers;
1000         int     max_tc;
1001         u32     features;
1002 };
1003
1004 u32 mlx5e_profile_get_tisn(struct mlx5_core_dev *mdev,
1005                            struct mlx5e_priv *priv,
1006                            const struct mlx5e_profile *profile,
1007                            u8 lag_port, u8 tc);
1008
1009 #define mlx5e_profile_feature_cap(profile, feature)     \
1010         ((profile)->features & BIT(MLX5E_PROFILE_FEATURE_##feature))
1011
1012 void mlx5e_build_ptys2ethtool_map(void);
1013
1014 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev, u8 page_shift,
1015                                             enum mlx5e_mpwrq_umr_mode umr_mode);
1016
1017 void mlx5e_shampo_dealloc_hd(struct mlx5e_rq *rq, u16 len, u16 start, bool close);
1018 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
1019 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
1020
1021 int mlx5e_self_test_num(struct mlx5e_priv *priv);
1022 int mlx5e_self_test_fill_strings(struct mlx5e_priv *priv, u8 *data);
1023 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
1024                      u64 *buf);
1025 void mlx5e_set_rx_mode_work(struct work_struct *work);
1026
1027 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
1028 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
1029 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val, bool rx_filter);
1030
1031 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
1032                           u16 vid);
1033 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
1034                            u16 vid);
1035 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
1036
1037 struct mlx5e_xsk_param;
1038
1039 struct mlx5e_rq_param;
1040 int mlx5e_open_rq(struct mlx5e_params *params, struct mlx5e_rq_param *param,
1041                   struct mlx5e_xsk_param *xsk, int node, u16 q_counter,
1042                   struct mlx5e_rq *rq);
1043 #define MLX5E_RQ_WQES_TIMEOUT 20000 /* msecs */
1044 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
1045 void mlx5e_close_rq(struct mlx5e_rq *rq);
1046 int mlx5e_create_rq(struct mlx5e_rq *rq, struct mlx5e_rq_param *param, u16 q_counter);
1047 void mlx5e_destroy_rq(struct mlx5e_rq *rq);
1048
1049 bool mlx5e_reset_rx_moderation(struct dim_cq_moder *cq_moder, u8 cq_period_mode,
1050                                bool dim_enabled);
1051 bool mlx5e_reset_rx_channels_moderation(struct mlx5e_channels *chs, u8 cq_period_mode,
1052                                         bool dim_enabled, bool keep_dim_state);
1053
1054 struct mlx5e_sq_param;
1055 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
1056                      struct mlx5e_sq_param *param, struct xsk_buff_pool *xsk_pool,
1057                      struct mlx5e_xdpsq *sq, bool is_redirect);
1058 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
1059
1060 struct mlx5e_create_cq_param {
1061         struct net_device *netdev;
1062         struct workqueue_struct *wq;
1063         struct napi_struct *napi;
1064         struct mlx5e_ch_stats *ch_stats;
1065         int node;
1066         int ix;
1067 };
1068
1069 struct mlx5e_cq_param;
1070 int mlx5e_open_cq(struct mlx5_core_dev *mdev, struct dim_cq_moder moder,
1071                   struct mlx5e_cq_param *param, struct mlx5e_create_cq_param *ccp,
1072                   struct mlx5e_cq *cq);
1073 void mlx5e_close_cq(struct mlx5e_cq *cq);
1074 int mlx5e_modify_cq_period_mode(struct mlx5_core_dev *dev, struct mlx5_core_cq *cq,
1075                                 u8 cq_period_mode);
1076 int mlx5e_modify_cq_moderation(struct mlx5_core_dev *dev, struct mlx5_core_cq *cq,
1077                                u16 cq_period, u16 cq_max_count, u8 cq_period_mode);
1078
1079 int mlx5e_open_locked(struct net_device *netdev);
1080 int mlx5e_close_locked(struct net_device *netdev);
1081
1082 void mlx5e_trigger_napi_icosq(struct mlx5e_channel *c);
1083 void mlx5e_trigger_napi_sched(struct napi_struct *napi);
1084
1085 int mlx5e_open_channels(struct mlx5e_priv *priv,
1086                         struct mlx5e_channels *chs);
1087 void mlx5e_close_channels(struct mlx5e_channels *chs);
1088
1089 /* Function pointer to be used to modify HW or kernel settings while
1090  * switching channels
1091  */
1092 typedef int (*mlx5e_fp_preactivate)(struct mlx5e_priv *priv, void *context);
1093 #define MLX5E_DEFINE_PREACTIVATE_WRAPPER_CTX(fn) \
1094 int fn##_ctx(struct mlx5e_priv *priv, void *context) \
1095 { \
1096         return fn(priv); \
1097 }
1098 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
1099 int mlx5e_safe_switch_params(struct mlx5e_priv *priv,
1100                              struct mlx5e_params *new_params,
1101                              mlx5e_fp_preactivate preactivate,
1102                              void *context, bool reset);
1103 int mlx5e_update_tx_netdev_queues(struct mlx5e_priv *priv);
1104 int mlx5e_num_channels_changed_ctx(struct mlx5e_priv *priv, void *context);
1105 int mlx5e_update_tc_and_tx_queues_ctx(struct mlx5e_priv *priv, void *context);
1106 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
1107 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
1108 int mlx5e_ptp_rx_manage_fs_ctx(struct mlx5e_priv *priv, void *ctx);
1109
1110 int mlx5e_flush_rq(struct mlx5e_rq *rq, int curr_state);
1111 void mlx5e_activate_rq(struct mlx5e_rq *rq);
1112 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
1113 void mlx5e_activate_icosq(struct mlx5e_icosq *icosq);
1114 void mlx5e_deactivate_icosq(struct mlx5e_icosq *icosq);
1115
1116 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1117                     struct mlx5e_modify_sq_param *p);
1118 int mlx5e_open_txqsq(struct mlx5e_channel *c, u32 tisn, int txq_ix,
1119                      struct mlx5e_params *params, struct mlx5e_sq_param *param,
1120                      struct mlx5e_txqsq *sq, int tc, u16 qos_queue_group_id,
1121                      struct mlx5e_sq_stats *sq_stats);
1122 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1123 void mlx5e_deactivate_txqsq(struct mlx5e_txqsq *sq);
1124 void mlx5e_free_txqsq(struct mlx5e_txqsq *sq);
1125 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1126 int mlx5e_alloc_txqsq_db(struct mlx5e_txqsq *sq, int numa);
1127 void mlx5e_free_txqsq_db(struct mlx5e_txqsq *sq);
1128 struct mlx5e_create_sq_param;
1129 int mlx5e_create_sq_rdy(struct mlx5_core_dev *mdev,
1130                         struct mlx5e_sq_param *param,
1131                         struct mlx5e_create_sq_param *csp,
1132                         u16 qos_queue_group_id,
1133                         u32 *sqn);
1134 void mlx5e_tx_err_cqe_work(struct work_struct *recover_work);
1135 void mlx5e_close_txqsq(struct mlx5e_txqsq *sq);
1136
1137 bool mlx5e_reset_tx_moderation(struct dim_cq_moder *cq_moder, u8 cq_period_mode,
1138                                bool dim_enabled);
1139 bool mlx5e_reset_tx_channels_moderation(struct mlx5e_channels *chs, u8 cq_period_mode,
1140                                         bool dim_enabled, bool keep_dim_state);
1141
1142 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1143 {
1144         return MLX5_CAP_ETH(mdev, swp) &&
1145                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1146 }
1147
1148 extern const struct ethtool_ops mlx5e_ethtool_ops;
1149
1150 int mlx5e_create_mkey(struct mlx5_core_dev *mdev, u32 pdn, u32 *mkey);
1151 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev, bool create_tises);
1152 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1153 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
1154                        bool enable_mc_lb);
1155 void mlx5e_mkey_set_relaxed_ordering(struct mlx5_core_dev *mdev, void *mkc);
1156
1157 /* common netdev helpers */
1158 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1159 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1160 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1161                        struct mlx5e_rq *drop_rq);
1162 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1163
1164 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1165 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1166
1167 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1168 int mlx5e_close(struct net_device *netdev);
1169 int mlx5e_open(struct net_device *netdev);
1170
1171 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1172
1173 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1174 int mlx5e_set_dev_port_mtu_ctx(struct mlx5e_priv *priv, void *context);
1175 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1176                      mlx5e_fp_preactivate preactivate);
1177 void mlx5e_vxlan_set_netdev_info(struct mlx5e_priv *priv);
1178
1179 /* ethtool helpers */
1180 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1181                                struct ethtool_drvinfo *drvinfo);
1182 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1183                                u32 stringset, u8 *data);
1184 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1185 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1186                                      struct ethtool_stats *stats, u64 *data);
1187 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1188                                  struct ethtool_ringparam *param,
1189                                  struct kernel_ethtool_ringparam *kernel_param);
1190 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1191                                 struct ethtool_ringparam *param);
1192 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1193                                 struct ethtool_channels *ch);
1194 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1195                                struct ethtool_channels *ch);
1196 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1197                                struct ethtool_coalesce *coal,
1198                                struct kernel_ethtool_coalesce *kernel_coal);
1199 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1200                                struct ethtool_coalesce *coal,
1201                                struct kernel_ethtool_coalesce *kernel_coal,
1202                                struct netlink_ext_ack *extack);
1203 int mlx5e_get_per_queue_coalesce(struct net_device *dev, u32 queue,
1204                                  struct ethtool_coalesce *coal);
1205 int mlx5e_set_per_queue_coalesce(struct net_device *dev, u32 queue,
1206                                  struct ethtool_coalesce *coal);
1207 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1208 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1209 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1210                               struct ethtool_ts_info *info);
1211 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1212                                struct ethtool_flash *flash);
1213
1214 /* mlx5e generic netdev management API */
1215 static inline bool
1216 mlx5e_tx_mpwqe_supported(struct mlx5_core_dev *mdev)
1217 {
1218         return !is_kdump_kernel() &&
1219                 MLX5_CAP_ETH(mdev, enhanced_multi_pkt_send_wqe);
1220 }
1221
1222 int mlx5e_get_pf_num_tirs(struct mlx5_core_dev *mdev);
1223 int mlx5e_priv_init(struct mlx5e_priv *priv,
1224                     const struct mlx5e_profile *profile,
1225                     struct net_device *netdev,
1226                     struct mlx5_core_dev *mdev);
1227 void mlx5e_priv_cleanup(struct mlx5e_priv *priv);
1228 struct net_device *
1229 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile);
1230 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1231 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1232 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1233 int mlx5e_netdev_change_profile(struct mlx5e_priv *priv,
1234                                 const struct mlx5e_profile *new_profile, void *new_ppriv);
1235 void mlx5e_netdev_attach_nic_profile(struct mlx5e_priv *priv);
1236 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1237 void mlx5e_build_nic_params(struct mlx5e_priv *priv, struct mlx5e_xsk *xsk, u16 mtu);
1238
1239 void mlx5e_set_xdp_feature(struct net_device *netdev);
1240 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1241                                        struct net_device *netdev,
1242                                        netdev_features_t features);
1243 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1244 #ifdef CONFIG_MLX5_ESWITCH
1245 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1246 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1247 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1248 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1249 #endif
1250 int mlx5e_create_mkey(struct mlx5_core_dev *mdev, u32 pdn, u32 *mkey);
1251 #endif /* __MLX5_EN_H__ */