drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_smi.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/cq.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/srq.h>
  44 #include <linux/types.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <rdma/ib_user_verbs.h>
  47 #include <rdma/mlx5-abi.h>
  48 #include <rdma/uverbs_ioctl.h>
  49 #include <rdma/mlx5_user_ioctl_cmds.h>
  50
  51 #define mlx5_ib_dbg(dev, format, arg...)                                \
  52 pr_debug("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,    \
  53          __LINE__, current->pid, ##arg)
  54
  55 #define mlx5_ib_err(dev, format, arg...)                                \
  56 pr_err("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,      \
  57         __LINE__, current->pid, ##arg)
  58
  59 #define mlx5_ib_warn(dev, format, arg...)                               \
  60 pr_warn("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,     \
  61         __LINE__, current->pid, ##arg)
  62
  63 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  64                                     sizeof(((type *)0)->fld) <= (sz))
  65 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  66 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  67
  68 #define MLX5_MKEY_PAGE_SHIFT_MASK __mlx5_mask(mkc, log_page_size)
  69
  70 enum {
  71         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  72         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  73 };
  74
  75 enum {
  76         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  77         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  78         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  79         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  80 };
  81
  82 enum mlx5_ib_mad_ifc_flags {
  83         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  84         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  85         MLX5_MAD_IFC_NET_VIEW           = 4,
  86 };
  87
  88 enum {
  89         MLX5_CROSS_CHANNEL_BFREG         = 0,
  90 };
  91
  92 enum {
  93         MLX5_CQE_VERSION_V0,
  94         MLX5_CQE_VERSION_V1,
  95 };
  96
  97 enum {
  98         MLX5_TM_MAX_RNDV_MSG_SIZE       = 64,
  99         MLX5_TM_MAX_SGE                 = 1,
 100 };
 101
 102 enum {
 103         MLX5_IB_INVALID_UAR_INDEX       = BIT(31),
 104         MLX5_IB_INVALID_BFREG           = BIT(31),
 105 };
 106
 107 enum {
 108         MLX5_MAX_MEMIC_PAGES = 0x100,
 109         MLX5_MEMIC_ALLOC_SIZE_MASK = 0x3f,
 110 };
 111
 112 enum {
 113         MLX5_MEMIC_BASE_ALIGN   = 6,
 114         MLX5_MEMIC_BASE_SIZE    = 1 << MLX5_MEMIC_BASE_ALIGN,
 115 };
 116
 117 struct mlx5_ib_vma_private_data {
 118         struct list_head list;
 119         struct vm_area_struct *vma;
 120         /* protect vma_private_list add/del */
 121         struct mutex *vma_private_list_mutex;
 122 };
 123
 124 struct mlx5_ib_ucontext {
 125         struct ib_ucontext      ibucontext;
 126         struct list_head        db_page_list;
 127
 128         /* protect doorbell record alloc/free
 129          */
 130         struct mutex            db_page_mutex;
 131         struct mlx5_bfreg_info  bfregi;
 132         u8                      cqe_version;
 133         /* Transport Domain number */
 134         u32                     tdn;
 135         struct list_head        vma_private_list;
 136         /* protect vma_private_list add/del */
 137         struct mutex            vma_private_list_mutex;
 138
 139         u64                     lib_caps;
 140         DECLARE_BITMAP(dm_pages, MLX5_MAX_MEMIC_PAGES);
 141         u16                     devx_uid;
 142 };
 143
 144 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 145 {
 146         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 147 }
 148
 149 struct mlx5_ib_pd {
 150         struct ib_pd            ibpd;
 151         u32                     pdn;
 152 };
 153
 154 enum {
 155         MLX5_IB_FLOW_ACTION_MODIFY_HEADER,
 156         MLX5_IB_FLOW_ACTION_DECAP,
 157 };
 158
 159 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 160 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_BY_PASS_NUM_REGULAR_PRIOS - 1)
 161 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 162 #error "Invalid number of bypass priorities"
 163 #endif
 164 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 165
 166 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 167 #define MLX5_IB_NUM_SNIFFER_FTS         2
 168 #define MLX5_IB_NUM_EGRESS_FTS          1
 169 struct mlx5_ib_flow_prio {
 170         struct mlx5_flow_table          *flow_table;
 171         unsigned int                    refcount;
 172 };
 173
 174 struct mlx5_ib_flow_handler {
 175         struct list_head                list;
 176         struct ib_flow                  ibflow;
 177         struct mlx5_ib_flow_prio        *prio;
 178         struct mlx5_flow_handle         *rule;
 179         struct ib_counters              *ibcounters;
 180         struct mlx5_ib_dev              *dev;
 181         struct mlx5_ib_flow_matcher     *flow_matcher;
 182 };
 183
 184 struct mlx5_ib_flow_matcher {
 185         struct mlx5_ib_match_params matcher_mask;
 186         int                     mask_len;
 187         enum mlx5_ib_flow_type  flow_type;
 188         u16                     priority;
 189         struct mlx5_core_dev    *mdev;
 190         atomic_t                usecnt;
 191         u8                      match_criteria_enable;
 192 };
 193
 194 struct mlx5_ib_flow_db {
 195         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 196         struct mlx5_ib_flow_prio        sniffer[MLX5_IB_NUM_SNIFFER_FTS];
 197         struct mlx5_ib_flow_prio        egress[MLX5_IB_NUM_EGRESS_FTS];
 198         struct mlx5_flow_table          *lag_demux_ft;
 199         /* Protect flow steering bypass flow tables
 200          * when add/del flow rules.
 201          * only single add/removal of flow steering rule could be done
 202          * simultaneously.
 203          */
 204         struct mutex                    lock;
 205 };
 206
 207 /* Use macros here so that don't have to duplicate
 208  * enum ib_send_flags and enum ib_qp_type for low-level driver
 209  */
 210
 211 #define MLX5_IB_SEND_UMR_ENABLE_MR             (IB_SEND_RESERVED_START << 0)
 212 #define MLX5_IB_SEND_UMR_DISABLE_MR            (IB_SEND_RESERVED_START << 1)
 213 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE          (IB_SEND_RESERVED_START << 2)
 214 #define MLX5_IB_SEND_UMR_UPDATE_XLT            (IB_SEND_RESERVED_START << 3)
 215 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION    (IB_SEND_RESERVED_START << 4)
 216 #define MLX5_IB_SEND_UMR_UPDATE_PD_ACCESS       IB_SEND_RESERVED_END
 217
 218 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 219 /*
 220  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 221  * creates the actual hardware QP.
 222  */
 223 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 224 #define MLX5_IB_QPT_DCI         IB_QPT_RESERVED3
 225 #define MLX5_IB_QPT_DCT         IB_QPT_RESERVED4
 226 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 227
 228 #define MLX5_IB_UMR_OCTOWORD           16
 229 #define MLX5_IB_UMR_XLT_ALIGNMENT      64
 230
 231 #define MLX5_IB_UPD_XLT_ZAP           BIT(0)
 232 #define MLX5_IB_UPD_XLT_ENABLE        BIT(1)
 233 #define MLX5_IB_UPD_XLT_ATOMIC        BIT(2)
 234 #define MLX5_IB_UPD_XLT_ADDR          BIT(3)
 235 #define MLX5_IB_UPD_XLT_PD            BIT(4)
 236 #define MLX5_IB_UPD_XLT_ACCESS        BIT(5)
 237 #define MLX5_IB_UPD_XLT_INDIRECT      BIT(6)
 238
 239 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 240  *
 241  * These flags are intended for internal use by the mlx5_ib driver, and they
 242  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 243  */
 244
 245 /* Create a UD QP whose source QP number is 1 */
 246 static inline enum ib_qp_create_flags mlx5_ib_create_qp_sqpn_qp1(void)
 247 {
 248         return IB_QP_CREATE_RESERVED_START;
 249 }
 250
 251 struct wr_list {
 252         u16     opcode;
 253         u16     next;
 254 };
 255
 256 enum mlx5_ib_rq_flags {
 257         MLX5_IB_RQ_CVLAN_STRIPPING      = 1 << 0,
 258         MLX5_IB_RQ_PCI_WRITE_END_PADDING        = 1 << 1,
 259 };
 260
 261 struct mlx5_ib_wq {
 262         u64                    *wrid;
 263         u32                    *wr_data;
 264         struct wr_list         *w_list;
 265         unsigned               *wqe_head;
 266         u16                     unsig_count;
 267
 268         /* serialize post to the work queue
 269          */
 270         spinlock_t              lock;
 271         int                     wqe_cnt;
 272         int                     max_post;
 273         int                     max_gs;
 274         int                     offset;
 275         int                     wqe_shift;
 276         unsigned                head;
 277         unsigned                tail;
 278         u16                     cur_post;
 279         u16                     last_poll;
 280         void                   *qend;
 281 };
 282
 283 enum mlx5_ib_wq_flags {
 284         MLX5_IB_WQ_FLAGS_DELAY_DROP = 0x1,
 285         MLX5_IB_WQ_FLAGS_STRIDING_RQ = 0x2,
 286 };
 287
 288 #define MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES 9
 289 #define MLX5_MAX_SINGLE_WQE_LOG_NUM_STRIDES 16
 290 #define MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES 6
 291 #define MLX5_MAX_SINGLE_STRIDE_LOG_NUM_BYTES 13
 292
 293 struct mlx5_ib_rwq {
 294         struct ib_wq            ibwq;
 295         struct mlx5_core_qp     core_qp;
 296         u32                     rq_num_pas;
 297         u32                     log_rq_stride;
 298         u32                     log_rq_size;
 299         u32                     rq_page_offset;
 300         u32                     log_page_size;
 301         u32                     log_num_strides;
 302         u32                     two_byte_shift_en;
 303         u32                     single_stride_log_num_of_bytes;
 304         struct ib_umem          *umem;
 305         size_t                  buf_size;
 306         unsigned int            page_shift;
 307         int                     create_type;
 308         struct mlx5_db          db;
 309         u32                     user_index;
 310         u32                     wqe_count;
 311         u32                     wqe_shift;
 312         int                     wq_sig;
 313         u32                     create_flags; /* Use enum mlx5_ib_wq_flags */
 314 };
 315
 316 enum {
 317         MLX5_QP_USER,
 318         MLX5_QP_KERNEL,
 319         MLX5_QP_EMPTY
 320 };
 321
 322 enum {
 323         MLX5_WQ_USER,
 324         MLX5_WQ_KERNEL
 325 };
 326
 327 struct mlx5_ib_rwq_ind_table {
 328         struct ib_rwq_ind_table ib_rwq_ind_tbl;
 329         u32                     rqtn;
 330 };
 331
 332 struct mlx5_ib_ubuffer {
 333         struct ib_umem         *umem;
 334         int                     buf_size;
 335         u64                     buf_addr;
 336 };
 337
 338 struct mlx5_ib_qp_base {
 339         struct mlx5_ib_qp       *container_mibqp;
 340         struct mlx5_core_qp     mqp;
 341         struct mlx5_ib_ubuffer  ubuffer;
 342 };
 343
 344 struct mlx5_ib_qp_trans {
 345         struct mlx5_ib_qp_base  base;
 346         u16                     xrcdn;
 347         u8                      alt_port;
 348         u8                      atomic_rd_en;
 349         u8                      resp_depth;
 350 };
 351
 352 struct mlx5_ib_rss_qp {
 353         u32     tirn;
 354 };
 355
 356 struct mlx5_ib_rq {
 357         struct mlx5_ib_qp_base base;
 358         struct mlx5_ib_wq       *rq;
 359         struct mlx5_ib_ubuffer  ubuffer;
 360         struct mlx5_db          *doorbell;
 361         u32                     tirn;
 362         u8                      state;
 363         u32                     flags;
 364 };
 365
 366 struct mlx5_ib_sq {
 367         struct mlx5_ib_qp_base base;
 368         struct mlx5_ib_wq       *sq;
 369         struct mlx5_ib_ubuffer  ubuffer;
 370         struct mlx5_db          *doorbell;
 371         struct mlx5_flow_handle *flow_rule;
 372         u32                     tisn;
 373         u8                      state;
 374 };
 375
 376 struct mlx5_ib_raw_packet_qp {
 377         struct mlx5_ib_sq sq;
 378         struct mlx5_ib_rq rq;
 379 };
 380
 381 struct mlx5_bf {
 382         int                     buf_size;
 383         unsigned long           offset;
 384         struct mlx5_sq_bfreg   *bfreg;
 385 };
 386
 387 struct mlx5_ib_dct {
 388         struct mlx5_core_dct    mdct;
 389         u32                     *in;
 390 };
 391
 392 struct mlx5_ib_qp {
 393         struct ib_qp            ibqp;
 394         union {
 395                 struct mlx5_ib_qp_trans trans_qp;
 396                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 397                 struct mlx5_ib_rss_qp rss_qp;
 398                 struct mlx5_ib_dct dct;
 399         };
 400         struct mlx5_frag_buf    buf;
 401
 402         struct mlx5_db          db;
 403         struct mlx5_ib_wq       rq;
 404
 405         u8                      sq_signal_bits;
 406         u8                      next_fence;
 407         struct mlx5_ib_wq       sq;
 408
 409         /* serialize qp state modifications
 410          */
 411         struct mutex            mutex;
 412         u32                     flags;
 413         u8                      port;
 414         u8                      state;
 415         int                     wq_sig;
 416         int                     scat_cqe;
 417         int                     max_inline_data;
 418         struct mlx5_bf          bf;
 419         int                     has_rq;
 420
 421         /* only for user space QPs. For kernel
 422          * we have it from the bf object
 423          */
 424         int                     bfregn;
 425
 426         int                     create_type;
 427
 428         /* Store signature errors */
 429         bool                    signature_en;
 430
 431         struct list_head        qps_list;
 432         struct list_head        cq_recv_list;
 433         struct list_head        cq_send_list;
 434         struct mlx5_rate_limit  rl;
 435         u32                     underlay_qpn;
 436         bool                    tunnel_offload_en;
 437         /* storage for qp sub type when core qp type is IB_QPT_DRIVER */
 438         enum ib_qp_type         qp_sub_type;
 439 };
 440
 441 struct mlx5_ib_cq_buf {
 442         struct mlx5_frag_buf_ctrl fbc;
 443         struct ib_umem          *umem;
 444         int                     cqe_size;
 445         int                     nent;
 446 };
 447
 448 enum mlx5_ib_qp_flags {
 449         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 450         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 451         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 452         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 453         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 454         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 455         /* QP uses 1 as its source QP number */
 456         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 457         MLX5_IB_QP_CAP_SCATTER_FCS              = 1 << 7,
 458         MLX5_IB_QP_RSS                          = 1 << 8,
 459         MLX5_IB_QP_CVLAN_STRIPPING              = 1 << 9,
 460         MLX5_IB_QP_UNDERLAY                     = 1 << 10,
 461         MLX5_IB_QP_PCI_WRITE_END_PADDING        = 1 << 11,
 462         MLX5_IB_QP_TUNNEL_OFFLOAD               = 1 << 12,
 463 };
 464
 465 struct mlx5_umr_wr {
 466         struct ib_send_wr               wr;
 467         u64                             virt_addr;
 468         u64                             offset;
 469         struct ib_pd                   *pd;
 470         unsigned int                    page_shift;
 471         unsigned int                    xlt_size;
 472         u64                             length;
 473         int                             access_flags;
 474         u32                             mkey;
 475 };
 476
 477 static inline const struct mlx5_umr_wr *umr_wr(const struct ib_send_wr *wr)
 478 {
 479         return container_of(wr, struct mlx5_umr_wr, wr);
 480 }
 481
 482 struct mlx5_shared_mr_info {
 483         int mr_id;
 484         struct ib_umem          *umem;
 485 };
 486
 487 enum mlx5_ib_cq_pr_flags {
 488         MLX5_IB_CQ_PR_FLAGS_CQE_128_PAD = 1 << 0,
 489 };
 490
 491 struct mlx5_ib_cq {
 492         struct ib_cq            ibcq;
 493         struct mlx5_core_cq     mcq;
 494         struct mlx5_ib_cq_buf   buf;
 495         struct mlx5_db          db;
 496
 497         /* serialize access to the CQ
 498          */
 499         spinlock_t              lock;
 500
 501         /* protect resize cq
 502          */
 503         struct mutex            resize_mutex;
 504         struct mlx5_ib_cq_buf  *resize_buf;
 505         struct ib_umem         *resize_umem;
 506         int                     cqe_size;
 507         struct list_head        list_send_qp;
 508         struct list_head        list_recv_qp;
 509         u32                     create_flags;
 510         struct list_head        wc_list;
 511         enum ib_cq_notify_flags notify_flags;
 512         struct work_struct      notify_work;
 513         u16                     private_flags; /* Use mlx5_ib_cq_pr_flags */
 514 };
 515
 516 struct mlx5_ib_wc {
 517         struct ib_wc wc;
 518         struct list_head list;
 519 };
 520
 521 struct mlx5_ib_srq {
 522         struct ib_srq           ibsrq;
 523         struct mlx5_core_srq    msrq;
 524         struct mlx5_frag_buf    buf;
 525         struct mlx5_db          db;
 526         u64                    *wrid;
 527         /* protect SRQ hanlding
 528          */
 529         spinlock_t              lock;
 530         int                     head;
 531         int                     tail;
 532         u16                     wqe_ctr;
 533         struct ib_umem         *umem;
 534         /* serialize arming a SRQ
 535          */
 536         struct mutex            mutex;
 537         int                     wq_sig;
 538 };
 539
 540 struct mlx5_ib_xrcd {
 541         struct ib_xrcd          ibxrcd;
 542         u32                     xrcdn;
 543 };
 544
 545 enum mlx5_ib_mtt_access_flags {
 546         MLX5_IB_MTT_READ  = (1 << 0),
 547         MLX5_IB_MTT_WRITE = (1 << 1),
 548 };
 549
 550 struct mlx5_ib_dm {
 551         struct ib_dm            ibdm;
 552         phys_addr_t             dev_addr;
 553 };
 554
 555 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 556
 557 #define MLX5_IB_DM_ALLOWED_ACCESS (IB_ACCESS_LOCAL_WRITE   |\
 558                                    IB_ACCESS_REMOTE_WRITE  |\
 559                                    IB_ACCESS_REMOTE_READ   |\
 560                                    IB_ACCESS_REMOTE_ATOMIC |\
 561                                    IB_ZERO_BASED)
 562
 563 struct mlx5_ib_mr {
 564         struct ib_mr            ibmr;
 565         void                    *descs;
 566         dma_addr_t              desc_map;
 567         int                     ndescs;
 568         int                     max_descs;
 569         int                     desc_size;
 570         int                     access_mode;
 571         struct mlx5_core_mkey   mmkey;
 572         struct ib_umem         *umem;
 573         struct mlx5_shared_mr_info      *smr_info;
 574         struct list_head        list;
 575         int                     order;
 576         bool                    allocated_from_cache;
 577         int                     npages;
 578         struct mlx5_ib_dev     *dev;
 579         u32 out[MLX5_ST_SZ_DW(create_mkey_out)];
 580         struct mlx5_core_sig_ctx    *sig;
 581         int                     live;
 582         void                    *descs_alloc;
 583         int                     access_flags; /* Needed for rereg MR */
 584
 585         struct mlx5_ib_mr      *parent;
 586         atomic_t                num_leaf_free;
 587         wait_queue_head_t       q_leaf_free;
 588 };
 589
 590 struct mlx5_ib_mw {
 591         struct ib_mw            ibmw;
 592         struct mlx5_core_mkey   mmkey;
 593         int                     ndescs;
 594 };
 595
 596 struct mlx5_ib_umr_context {
 597         struct ib_cqe           cqe;
 598         enum ib_wc_status       status;
 599         struct completion       done;
 600 };
 601
 602 struct umr_common {
 603         struct ib_pd    *pd;
 604         struct ib_cq    *cq;
 605         struct ib_qp    *qp;
 606         /* control access to UMR QP
 607          */
 608         struct semaphore        sem;
 609 };
 610
 611 enum {
 612         MLX5_FMR_INVALID,
 613         MLX5_FMR_VALID,
 614         MLX5_FMR_BUSY,
 615 };
 616
 617 struct mlx5_cache_ent {
 618         struct list_head        head;
 619         /* sync access to the cahce entry
 620          */
 621         spinlock_t              lock;
 622
 623
 624         struct dentry          *dir;
 625         char                    name[4];
 626         u32                     order;
 627         u32                     xlt;
 628         u32                     access_mode;
 629         u32                     page;
 630
 631         u32                     size;
 632         u32                     cur;
 633         u32                     miss;
 634         u32                     limit;
 635
 636         struct dentry          *fsize;
 637         struct dentry          *fcur;
 638         struct dentry          *fmiss;
 639         struct dentry          *flimit;
 640
 641         struct mlx5_ib_dev     *dev;
 642         struct work_struct      work;
 643         struct delayed_work     dwork;
 644         int                     pending;
 645         struct completion       compl;
 646 };
 647
 648 struct mlx5_mr_cache {
 649         struct workqueue_struct *wq;
 650         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 651         int                     stopped;
 652         struct dentry           *root;
 653         unsigned long           last_add;
 654 };
 655
 656 struct mlx5_ib_gsi_qp;
 657
 658 struct mlx5_ib_port_resources {
 659         struct mlx5_ib_resources *devr;
 660         struct mlx5_ib_gsi_qp *gsi;
 661         struct work_struct pkey_change_work;
 662 };
 663
 664 struct mlx5_ib_resources {
 665         struct ib_cq    *c0;
 666         struct ib_xrcd  *x0;
 667         struct ib_xrcd  *x1;
 668         struct ib_pd    *p0;
 669         struct ib_srq   *s0;
 670         struct ib_srq   *s1;
 671         struct mlx5_ib_port_resources ports[2];
 672         /* Protects changes to the port resources */
 673         struct mutex    mutex;
 674 };
 675
 676 struct mlx5_ib_counters {
 677         const char **names;
 678         size_t *offsets;
 679         u32 num_q_counters;
 680         u32 num_cong_counters;
 681         u32 num_ext_ppcnt_counters;
 682         u16 set_id;
 683         bool set_id_valid;
 684 };
 685
 686 struct mlx5_ib_multiport_info;
 687
 688 struct mlx5_ib_multiport {
 689         struct mlx5_ib_multiport_info *mpi;
 690         /* To be held when accessing the multiport info */
 691         spinlock_t mpi_lock;
 692 };
 693
 694 struct mlx5_ib_port {
 695         struct mlx5_ib_counters cnts;
 696         struct mlx5_ib_multiport mp;
 697         struct mlx5_ib_dbg_cc_params    *dbg_cc_params;
 698 };
 699
 700 struct mlx5_roce {
 701         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 702          * netdev pointer
 703          */
 704         rwlock_t                netdev_lock;
 705         struct net_device       *netdev;
 706         struct notifier_block   nb;
 707         atomic_t                next_port;
 708         enum ib_port_state last_port_state;
 709         struct mlx5_ib_dev      *dev;
 710         u8                      native_port_num;
 711 };
 712
 713 struct mlx5_ib_dbg_param {
 714         int                     offset;
 715         struct mlx5_ib_dev      *dev;
 716         struct dentry           *dentry;
 717         u8                      port_num;
 718 };
 719
 720 enum mlx5_ib_dbg_cc_types {
 721         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE,
 722         MLX5_IB_DBG_CC_RP_CLAMP_TGT_RATE_ATI,
 723         MLX5_IB_DBG_CC_RP_TIME_RESET,
 724         MLX5_IB_DBG_CC_RP_BYTE_RESET,
 725         MLX5_IB_DBG_CC_RP_THRESHOLD,
 726         MLX5_IB_DBG_CC_RP_AI_RATE,
 727         MLX5_IB_DBG_CC_RP_HAI_RATE,
 728         MLX5_IB_DBG_CC_RP_MIN_DEC_FAC,
 729         MLX5_IB_DBG_CC_RP_MIN_RATE,
 730         MLX5_IB_DBG_CC_RP_RATE_TO_SET_ON_FIRST_CNP,
 731         MLX5_IB_DBG_CC_RP_DCE_TCP_G,
 732         MLX5_IB_DBG_CC_RP_DCE_TCP_RTT,
 733         MLX5_IB_DBG_CC_RP_RATE_REDUCE_MONITOR_PERIOD,
 734         MLX5_IB_DBG_CC_RP_INITIAL_ALPHA_VALUE,
 735         MLX5_IB_DBG_CC_RP_GD,
 736         MLX5_IB_DBG_CC_NP_CNP_DSCP,
 737         MLX5_IB_DBG_CC_NP_CNP_PRIO_MODE,
 738         MLX5_IB_DBG_CC_NP_CNP_PRIO,
 739         MLX5_IB_DBG_CC_MAX,
 740 };
 741
 742 struct mlx5_ib_dbg_cc_params {
 743         struct dentry                   *root;
 744         struct mlx5_ib_dbg_param        params[MLX5_IB_DBG_CC_MAX];
 745 };
 746
 747 enum {
 748         MLX5_MAX_DELAY_DROP_TIMEOUT_MS = 100,
 749 };
 750
 751 struct mlx5_ib_dbg_delay_drop {
 752         struct dentry           *dir_debugfs;
 753         struct dentry           *rqs_cnt_debugfs;
 754         struct dentry           *events_cnt_debugfs;
 755         struct dentry           *timeout_debugfs;
 756 };
 757
 758 struct mlx5_ib_delay_drop {
 759         struct mlx5_ib_dev     *dev;
 760         struct work_struct      delay_drop_work;
 761         /* serialize setting of delay drop */
 762         struct mutex            lock;
 763         u32                     timeout;
 764         bool                    activate;
 765         atomic_t                events_cnt;
 766         atomic_t                rqs_cnt;
 767         struct mlx5_ib_dbg_delay_drop *dbg;
 768 };
 769
 770 enum mlx5_ib_stages {
 771         MLX5_IB_STAGE_INIT,
 772         MLX5_IB_STAGE_FLOW_DB,
 773         MLX5_IB_STAGE_CAPS,
 774         MLX5_IB_STAGE_NON_DEFAULT_CB,
 775         MLX5_IB_STAGE_ROCE,
 776         MLX5_IB_STAGE_DEVICE_RESOURCES,
 777         MLX5_IB_STAGE_ODP,
 778         MLX5_IB_STAGE_COUNTERS,
 779         MLX5_IB_STAGE_CONG_DEBUGFS,
 780         MLX5_IB_STAGE_UAR,
 781         MLX5_IB_STAGE_BFREG,
 782         MLX5_IB_STAGE_PRE_IB_REG_UMR,
 783         MLX5_IB_STAGE_SPECS,
 784         MLX5_IB_STAGE_IB_REG,
 785         MLX5_IB_STAGE_POST_IB_REG_UMR,
 786         MLX5_IB_STAGE_DELAY_DROP,
 787         MLX5_IB_STAGE_CLASS_ATTR,
 788         MLX5_IB_STAGE_REP_REG,
 789         MLX5_IB_STAGE_MAX,
 790 };
 791
 792 struct mlx5_ib_stage {
 793         int (*init)(struct mlx5_ib_dev *dev);
 794         void (*cleanup)(struct mlx5_ib_dev *dev);
 795 };
 796
 797 #define STAGE_CREATE(_stage, _init, _cleanup) \
 798         .stage[_stage] = {.init = _init, .cleanup = _cleanup}
 799
 800 struct mlx5_ib_profile {
 801         struct mlx5_ib_stage stage[MLX5_IB_STAGE_MAX];
 802 };
 803
 804 struct mlx5_ib_multiport_info {
 805         struct list_head list;
 806         struct mlx5_ib_dev *ibdev;
 807         struct mlx5_core_dev *mdev;
 808         struct completion unref_comp;
 809         u64 sys_image_guid;
 810         u32 mdev_refcnt;
 811         bool is_master;
 812         bool unaffiliate;
 813 };
 814
 815 struct mlx5_ib_flow_action {
 816         struct ib_flow_action           ib_action;
 817         union {
 818                 struct {
 819                         u64                         ib_flags;
 820                         struct mlx5_accel_esp_xfrm *ctx;
 821                 } esp_aes_gcm;
 822                 struct {
 823                         struct mlx5_ib_dev *dev;
 824                         u32 sub_type;
 825                         u32 action_id;
 826                 } flow_action_raw;
 827         };
 828 };
 829
 830 struct mlx5_memic {
 831         struct mlx5_core_dev *dev;
 832         spinlock_t              memic_lock;
 833         DECLARE_BITMAP(memic_alloc_pages, MLX5_MAX_MEMIC_PAGES);
 834 };
 835
 836 struct mlx5_read_counters_attr {
 837         struct mlx5_fc *hw_cntrs_hndl;
 838         u64 *out;
 839         u32 flags;
 840 };
 841
 842 enum mlx5_ib_counters_type {
 843         MLX5_IB_COUNTERS_FLOW,
 844 };
 845
 846 struct mlx5_ib_mcounters {
 847         struct ib_counters ibcntrs;
 848         enum mlx5_ib_counters_type type;
 849         /* number of counters supported for this counters type */
 850         u32 counters_num;
 851         struct mlx5_fc *hw_cntrs_hndl;
 852         /* read function for this counters type */
 853         int (*read_counters)(struct ib_device *ibdev,
 854                              struct mlx5_read_counters_attr *read_attr);
 855         /* max index set as part of create_flow */
 856         u32 cntrs_max_index;
 857         /* number of counters data entries (<description,index> pair) */
 858         u32 ncounters;
 859         /* counters data array for descriptions and indexes */
 860         struct mlx5_ib_flow_counters_desc *counters_data;
 861         /* protects access to mcounters internal data */
 862         struct mutex mcntrs_mutex;
 863 };
 864
 865 static inline struct mlx5_ib_mcounters *
 866 to_mcounters(struct ib_counters *ibcntrs)
 867 {
 868         return container_of(ibcntrs, struct mlx5_ib_mcounters, ibcntrs);
 869 }
 870
 871 struct mlx5_ib_dev {
 872         struct ib_device                ib_dev;
 873         const struct uverbs_object_tree_def *driver_trees[7];
 874         struct mlx5_core_dev            *mdev;
 875         struct mlx5_roce                roce[MLX5_MAX_PORTS];
 876         int                             num_ports;
 877         /* serialize update of capability mask
 878          */
 879         struct mutex                    cap_mask_mutex;
 880         bool                            ib_active;
 881         struct umr_common               umrc;
 882         /* sync used page count stats
 883          */
 884         struct mlx5_ib_resources        devr;
 885         struct mlx5_mr_cache            cache;
 886         struct timer_list               delay_timer;
 887         /* Prevents soft lock on massive reg MRs */
 888         struct mutex                    slow_path_mutex;
 889         int                             fill_delay;
 890 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 891         struct ib_odp_caps      odp_caps;
 892         u64                     odp_max_size;
 893         /*
 894          * Sleepable RCU that prevents destruction of MRs while they are still
 895          * being used by a page fault handler.
 896          */
 897         struct srcu_struct      mr_srcu;
 898         u32                     null_mkey;
 899 #endif
 900         struct mlx5_ib_flow_db  *flow_db;
 901         /* protect resources needed as part of reset flow */
 902         spinlock_t              reset_flow_resource_lock;
 903         struct list_head        qp_list;
 904         /* Array with num_ports elements */
 905         struct mlx5_ib_port     *port;
 906         struct mlx5_sq_bfreg    bfreg;
 907         struct mlx5_sq_bfreg    fp_bfreg;
 908         struct mlx5_ib_delay_drop       delay_drop;
 909         const struct mlx5_ib_profile    *profile;
 910         struct mlx5_eswitch_rep         *rep;
 911
 912         /* protect the user_td */
 913         struct mutex            lb_mutex;
 914         u32                     user_td;
 915         u8                      umr_fence;
 916         struct list_head        ib_dev_list;
 917         u64                     sys_image_guid;
 918         struct mlx5_memic       memic;
 919 };
 920
 921 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
 922 {
 923         return container_of(mcq, struct mlx5_ib_cq, mcq);
 924 }
 925
 926 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
 927 {
 928         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
 929 }
 930
 931 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
 932 {
 933         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
 934 }
 935
 936 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
 937 {
 938         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
 939 }
 940
 941 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
 942 {
 943         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
 944 }
 945
 946 static inline struct mlx5_ib_rwq *to_mibrwq(struct mlx5_core_qp *core_qp)
 947 {
 948         return container_of(core_qp, struct mlx5_ib_rwq, core_qp);
 949 }
 950
 951 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
 952 {
 953         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
 954 }
 955
 956 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
 957 {
 958         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
 959 }
 960
 961 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
 962 {
 963         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
 964 }
 965
 966 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
 967 {
 968         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
 969 }
 970
 971 static inline struct mlx5_ib_rwq *to_mrwq(struct ib_wq *ibwq)
 972 {
 973         return container_of(ibwq, struct mlx5_ib_rwq, ibwq);
 974 }
 975
 976 static inline struct mlx5_ib_rwq_ind_table *to_mrwq_ind_table(struct ib_rwq_ind_table *ib_rwq_ind_tbl)
 977 {
 978         return container_of(ib_rwq_ind_tbl, struct mlx5_ib_rwq_ind_table, ib_rwq_ind_tbl);
 979 }
 980
 981 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
 982 {
 983         return container_of(msrq, struct mlx5_ib_srq, msrq);
 984 }
 985
 986 static inline struct mlx5_ib_dm *to_mdm(struct ib_dm *ibdm)
 987 {
 988         return container_of(ibdm, struct mlx5_ib_dm, ibdm);
 989 }
 990
 991 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
 992 {
 993         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
 994 }
 995
 996 static inline struct mlx5_ib_mw *to_mmw(struct ib_mw *ibmw)
 997 {
 998         return container_of(ibmw, struct mlx5_ib_mw, ibmw);
 999 }
1000
1001 static inline struct mlx5_ib_flow_action *
1002 to_mflow_act(struct ib_flow_action *ibact)
1003 {
1004         return container_of(ibact, struct mlx5_ib_flow_action, ib_action);
1005 }
1006
1007 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context, unsigned long virt,
1008                         struct mlx5_db *db);
1009 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
1010 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1011 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
1012 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
1013 int mlx5_MAD_IFC(struct mlx5_ib_dev *dev, int ignore_mkey, int ignore_bkey,
1014                  u8 port, const struct ib_wc *in_wc, const struct ib_grh *in_grh,
1015                  const void *in_mad, void *response_mad);
1016 struct ib_ah *mlx5_ib_create_ah(struct ib_pd *pd, struct rdma_ah_attr *ah_attr,
1017                                 struct ib_udata *udata);
1018 int mlx5_ib_query_ah(struct ib_ah *ibah, struct rdma_ah_attr *ah_attr);
1019 int mlx5_ib_destroy_ah(struct ib_ah *ah);
1020 struct ib_srq *mlx5_ib_create_srq(struct ib_pd *pd,
1021                                   struct ib_srq_init_attr *init_attr,
1022                                   struct ib_udata *udata);
1023 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
1024                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
1025 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
1026 int mlx5_ib_destroy_srq(struct ib_srq *srq);
1027 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, const struct ib_recv_wr *wr,
1028                           const struct ib_recv_wr **bad_wr);
1029 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
1030                                 struct ib_qp_init_attr *init_attr,
1031                                 struct ib_udata *udata);
1032 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
1033                       int attr_mask, struct ib_udata *udata);
1034 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
1035                      struct ib_qp_init_attr *qp_init_attr);
1036 int mlx5_ib_destroy_qp(struct ib_qp *qp);
1037 void mlx5_ib_drain_sq(struct ib_qp *qp);
1038 void mlx5_ib_drain_rq(struct ib_qp *qp);
1039 int mlx5_ib_post_send(struct ib_qp *ibqp, const struct ib_send_wr *wr,
1040                       const struct ib_send_wr **bad_wr);
1041 int mlx5_ib_post_recv(struct ib_qp *ibqp, const struct ib_recv_wr *wr,
1042                       const struct ib_recv_wr **bad_wr);
1043 void *mlx5_get_send_wqe(struct mlx5_ib_qp *qp, int n);
1044 int mlx5_ib_read_user_wqe(struct mlx5_ib_qp *qp, int send, int wqe_index,
1045                           void *buffer, u32 length,
1046                           struct mlx5_ib_qp_base *base);
1047 struct ib_cq *mlx5_ib_create_cq(struct ib_device *ibdev,
1048                                 const struct ib_cq_init_attr *attr,
1049                                 struct ib_ucontext *context,
1050                                 struct ib_udata *udata);
1051 int mlx5_ib_destroy_cq(struct ib_cq *cq);
1052 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
1053 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
1054 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
1055 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
1056 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
1057 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
1058                                   u64 virt_addr, int access_flags,
1059                                   struct ib_udata *udata);
1060 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
1061                                struct ib_udata *udata);
1062 int mlx5_ib_dealloc_mw(struct ib_mw *mw);
1063 int mlx5_ib_update_xlt(struct mlx5_ib_mr *mr, u64 idx, int npages,
1064                        int page_shift, int flags);
1065 struct mlx5_ib_mr *mlx5_ib_alloc_implicit_mr(struct mlx5_ib_pd *pd,
1066                                              int access_flags);
1067 void mlx5_ib_free_implicit_mr(struct mlx5_ib_mr *mr);
1068 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
1069                           u64 length, u64 virt_addr, int access_flags,
1070                           struct ib_pd *pd, struct ib_udata *udata);
1071 int mlx5_ib_dereg_mr(struct ib_mr *ibmr);
1072 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
1073                                enum ib_mr_type mr_type,
1074                                u32 max_num_sg);
1075 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
1076                       unsigned int *sg_offset);
1077 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
1078                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
1079                         const struct ib_mad_hdr *in, size_t in_mad_size,
1080                         struct ib_mad_hdr *out, size_t *out_mad_size,
1081                         u16 *out_mad_pkey_index);
1082 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
1083                                           struct ib_ucontext *context,
1084                                           struct ib_udata *udata);
1085 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd);
1086 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
1087 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
1088 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
1089                                           struct ib_smp *out_mad);
1090 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
1091                                          __be64 *sys_image_guid);
1092 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
1093                                  u16 *max_pkeys);
1094 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
1095                                  u32 *vendor_id);
1096 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
1097 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
1098 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
1099                             u16 *pkey);
1100 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
1101                             union ib_gid *gid);
1102 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
1103                             struct ib_port_attr *props);
1104 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
1105                        struct ib_port_attr *props);
1106 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
1107 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
1108 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr,
1109                         unsigned long max_page_shift,
1110                         int *count, int *shift,
1111                         int *ncont, int *order);
1112 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1113                             int page_shift, size_t offset, size_t num_pages,
1114                             __be64 *pas, int access_flags);
1115 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
1116                           int page_shift, __be64 *pas, int access_flags);
1117 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
1118 int mlx5_ib_get_cqe_size(struct mlx5_ib_dev *dev, struct ib_cq *ibcq);
1119 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
1120 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
1121
1122 struct mlx5_ib_mr *mlx5_mr_cache_alloc(struct mlx5_ib_dev *dev, int entry);
1123 void mlx5_mr_cache_free(struct mlx5_ib_dev *dev, struct mlx5_ib_mr *mr);
1124 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
1125                             struct ib_mr_status *mr_status);
1126 struct ib_wq *mlx5_ib_create_wq(struct ib_pd *pd,
1127                                 struct ib_wq_init_attr *init_attr,
1128                                 struct ib_udata *udata);
1129 int mlx5_ib_destroy_wq(struct ib_wq *wq);
1130 int mlx5_ib_modify_wq(struct ib_wq *wq, struct ib_wq_attr *wq_attr,
1131                       u32 wq_attr_mask, struct ib_udata *udata);
1132 struct ib_rwq_ind_table *mlx5_ib_create_rwq_ind_table(struct ib_device *device,
1133                                                       struct ib_rwq_ind_table_init_attr *init_attr,
1134                                                       struct ib_udata *udata);
1135 int mlx5_ib_destroy_rwq_ind_table(struct ib_rwq_ind_table *wq_ind_table);
1136 bool mlx5_ib_dc_atomic_is_supported(struct mlx5_ib_dev *dev);
1137 struct ib_dm *mlx5_ib_alloc_dm(struct ib_device *ibdev,
1138                                struct ib_ucontext *context,
1139                                struct ib_dm_alloc_attr *attr,
1140                                struct uverbs_attr_bundle *attrs);
1141 int mlx5_ib_dealloc_dm(struct ib_dm *ibdm);
1142 struct ib_mr *mlx5_ib_reg_dm_mr(struct ib_pd *pd, struct ib_dm *dm,
1143                                 struct ib_dm_mr_attr *attr,
1144                                 struct uverbs_attr_bundle *attrs);
1145
1146 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
1147 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
1148 void mlx5_ib_pfault(struct mlx5_core_dev *mdev, void *context,
1149                     struct mlx5_pagefault *pfault);
1150 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
1151 int __init mlx5_ib_odp_init(void);
1152 void mlx5_ib_odp_cleanup(void);
1153 void mlx5_ib_invalidate_range(struct ib_umem *umem, unsigned long start,
1154                               unsigned long end);
1155 void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent);
1156 void mlx5_odp_populate_klm(struct mlx5_klm *pklm, size_t offset,
1157                            size_t nentries, struct mlx5_ib_mr *mr, int flags);
1158 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1159 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
1160 {
1161         return;
1162 }
1163
1164 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
1165 static inline int mlx5_ib_odp_init(void) { return 0; }
1166 static inline void mlx5_ib_odp_cleanup(void)                                {}
1167 static inline void mlx5_odp_init_mr_cache_entry(struct mlx5_cache_ent *ent) {}
1168 static inline void mlx5_odp_populate_klm(struct mlx5_klm *pklm, size_t offset,
1169                                          size_t nentries, struct mlx5_ib_mr *mr,
1170                                          int flags) {}
1171
1172 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
1173
1174 /* Needed for rep profile */
1175 int mlx5_ib_stage_init_init(struct mlx5_ib_dev *dev);
1176 void mlx5_ib_stage_init_cleanup(struct mlx5_ib_dev *dev);
1177 int mlx5_ib_stage_rep_flow_db_init(struct mlx5_ib_dev *dev);
1178 int mlx5_ib_stage_caps_init(struct mlx5_ib_dev *dev);
1179 int mlx5_ib_stage_rep_non_default_cb(struct mlx5_ib_dev *dev);
1180 int mlx5_ib_stage_rep_roce_init(struct mlx5_ib_dev *dev);
1181 void mlx5_ib_stage_rep_roce_cleanup(struct mlx5_ib_dev *dev);
1182 int mlx5_ib_stage_dev_res_init(struct mlx5_ib_dev *dev);
1183 void mlx5_ib_stage_dev_res_cleanup(struct mlx5_ib_dev *dev);
1184 int mlx5_ib_stage_counters_init(struct mlx5_ib_dev *dev);
1185 void mlx5_ib_stage_counters_cleanup(struct mlx5_ib_dev *dev);
1186 int mlx5_ib_stage_bfrag_init(struct mlx5_ib_dev *dev);
1187 void mlx5_ib_stage_bfrag_cleanup(struct mlx5_ib_dev *dev);
1188 void mlx5_ib_stage_pre_ib_reg_umr_cleanup(struct mlx5_ib_dev *dev);
1189 int mlx5_ib_stage_ib_reg_init(struct mlx5_ib_dev *dev);
1190 void mlx5_ib_stage_ib_reg_cleanup(struct mlx5_ib_dev *dev);
1191 int mlx5_ib_stage_post_ib_reg_umr_init(struct mlx5_ib_dev *dev);
1192 int mlx5_ib_stage_class_attr_init(struct mlx5_ib_dev *dev);
1193 void __mlx5_ib_remove(struct mlx5_ib_dev *dev,
1194                       const struct mlx5_ib_profile *profile,
1195                       int stage);
1196 void *__mlx5_ib_add(struct mlx5_ib_dev *dev,
1197                     const struct mlx5_ib_profile *profile);
1198
1199 int mlx5_ib_get_vf_config(struct ib_device *device, int vf,
1200                           u8 port, struct ifla_vf_info *info);
1201 int mlx5_ib_set_vf_link_state(struct ib_device *device, int vf,
1202                               u8 port, int state);
1203 int mlx5_ib_get_vf_stats(struct ib_device *device, int vf,
1204                          u8 port, struct ifla_vf_stats *stats);
1205 int mlx5_ib_set_vf_guid(struct ib_device *device, int vf, u8 port,
1206                         u64 guid, int type);
1207
1208 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev,
1209                                const struct ib_gid_attr *attr);
1210
1211 void mlx5_ib_cleanup_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1212 int mlx5_ib_init_cong_debugfs(struct mlx5_ib_dev *dev, u8 port_num);
1213
1214 /* GSI QP helper functions */
1215 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
1216                                     struct ib_qp_init_attr *init_attr);
1217 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
1218 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
1219                           int attr_mask);
1220 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
1221                          int qp_attr_mask,
1222                          struct ib_qp_init_attr *qp_init_attr);
1223 int mlx5_ib_gsi_post_send(struct ib_qp *qp, const struct ib_send_wr *wr,
1224                           const struct ib_send_wr **bad_wr);
1225 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, const struct ib_recv_wr *wr,
1226                           const struct ib_recv_wr **bad_wr);
1227 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
1228
1229 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
1230
1231 void mlx5_ib_free_bfreg(struct mlx5_ib_dev *dev, struct mlx5_bfreg_info *bfregi,
1232                         int bfregn);
1233 struct mlx5_ib_dev *mlx5_ib_get_ibdev_from_mpi(struct mlx5_ib_multiport_info *mpi);
1234 struct mlx5_core_dev *mlx5_ib_get_native_port_mdev(struct mlx5_ib_dev *dev,
1235                                                    u8 ib_port_num,
1236                                                    u8 *native_port_num);
1237 void mlx5_ib_put_native_port_mdev(struct mlx5_ib_dev *dev,
1238                                   u8 port_num);
1239
1240 #if IS_ENABLED(CONFIG_INFINIBAND_USER_ACCESS)
1241 int mlx5_ib_devx_create(struct mlx5_ib_dev *dev,
1242                         struct mlx5_ib_ucontext *context);
1243 void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev,
1244                           struct mlx5_ib_ucontext *context);
1245 const struct uverbs_object_tree_def *mlx5_ib_get_devx_tree(void);
1246 struct mlx5_ib_flow_handler *mlx5_ib_raw_fs_rule_add(
1247         struct mlx5_ib_dev *dev, struct mlx5_ib_flow_matcher *fs_matcher,
1248         void *cmd_in, int inlen, int dest_id, int dest_type);
1249 bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id, int *dest_type);
1250 int mlx5_ib_get_flow_trees(const struct uverbs_object_tree_def **root);
1251 void mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction);
1252 #else
1253 static inline int
1254 mlx5_ib_devx_create(struct mlx5_ib_dev *dev,
1255                     struct mlx5_ib_ucontext *context) { return -EOPNOTSUPP; };
1256 static inline void mlx5_ib_devx_destroy(struct mlx5_ib_dev *dev,
1257                                         struct mlx5_ib_ucontext *context) {}
1258 static inline const struct uverbs_object_tree_def *
1259 mlx5_ib_get_devx_tree(void) { return NULL; }
1260 static inline bool mlx5_ib_devx_is_flow_dest(void *obj, int *dest_id,
1261                                              int *dest_type)
1262 {
1263         return false;
1264 }
1265 static inline int
1266 mlx5_ib_get_flow_trees(const struct uverbs_object_tree_def **root)
1267 {
1268         return 0;
1269 }
1270 static inline void
1271 mlx5_ib_destroy_flow_action_raw(struct mlx5_ib_flow_action *maction)
1272 {
1273         return;
1274 };
1275 #endif
1276 static inline void init_query_mad(struct ib_smp *mad)
1277 {
1278         mad->base_version  = 1;
1279         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
1280         mad->class_version = 1;
1281         mad->method        = IB_MGMT_METHOD_GET;
1282 }
1283
1284 static inline u8 convert_access(int acc)
1285 {
1286         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
1287                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
1288                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
1289                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
1290                MLX5_PERM_LOCAL_READ;
1291 }
1292
1293 static inline int is_qp1(enum ib_qp_type qp_type)
1294 {
1295         return qp_type == MLX5_IB_QPT_HW_GSI;
1296 }
1297
1298 #define MLX5_MAX_UMR_SHIFT 16
1299 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
1300
1301 static inline u32 check_cq_create_flags(u32 flags)
1302 {
1303         /*
1304          * It returns non-zero value for unsupported CQ
1305          * create flags, otherwise it returns zero.
1306          */
1307         return (flags & ~(IB_UVERBS_CQ_FLAGS_IGNORE_OVERRUN |
1308                           IB_UVERBS_CQ_FLAGS_TIMESTAMP_COMPLETION));
1309 }
1310
1311 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
1312                                      u32 *user_index)
1313 {
1314         if (cqe_version) {
1315                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
1316                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
1317                         return -EINVAL;
1318                 *user_index = cmd_uidx;
1319         } else {
1320                 *user_index = MLX5_IB_DEFAULT_UIDX;
1321         }
1322
1323         return 0;
1324 }
1325
1326 static inline int get_qp_user_index(struct mlx5_ib_ucontext *ucontext,
1327                                     struct mlx5_ib_create_qp *ucmd,
1328                                     int inlen,
1329                                     u32 *user_index)
1330 {
1331         u8 cqe_version = ucontext->cqe_version;
1332
1333         if (field_avail(struct mlx5_ib_create_qp, uidx, inlen) &&
1334             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1335                 return 0;
1336
1337         if (!!(field_avail(struct mlx5_ib_create_qp, uidx, inlen) !=
1338                !!cqe_version))
1339                 return -EINVAL;
1340
1341         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1342 }
1343
1344 static inline int get_srq_user_index(struct mlx5_ib_ucontext *ucontext,
1345                                      struct mlx5_ib_create_srq *ucmd,
1346                                      int inlen,
1347                                      u32 *user_index)
1348 {
1349         u8 cqe_version = ucontext->cqe_version;
1350
1351         if (field_avail(struct mlx5_ib_create_srq, uidx, inlen) &&
1352             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
1353                 return 0;
1354
1355         if (!!(field_avail(struct mlx5_ib_create_srq, uidx, inlen) !=
1356                !!cqe_version))
1357                 return -EINVAL;
1358
1359         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
1360 }
1361
1362 static inline int get_uars_per_sys_page(struct mlx5_ib_dev *dev, bool lib_support)
1363 {
1364         return lib_support && MLX5_CAP_GEN(dev->mdev, uar_4k) ?
1365                                 MLX5_UARS_IN_PAGE : 1;
1366 }
1367
1368 static inline int get_num_static_uars(struct mlx5_ib_dev *dev,
1369                                       struct mlx5_bfreg_info *bfregi)
1370 {
1371         return get_uars_per_sys_page(dev, bfregi->lib_uar_4k) * bfregi->num_static_sys_pages;
1372 }
1373
1374 unsigned long mlx5_ib_get_xlt_emergency_page(void);
1375 void mlx5_ib_put_xlt_emergency_page(void);
1376
1377 int bfregn_to_uar_index(struct mlx5_ib_dev *dev,
1378                         struct mlx5_bfreg_info *bfregi, u32 bfregn,
1379                         bool dyn_bfreg);
1380 #endif /* MLX5_IB_H */