arch/powerpc/mm/pgtable-radix.c

   1 /*
   2  * Page table handling routines for radix page table.
   3  *
   4  * Copyright 2015-2016, Aneesh Kumar K.V, IBM Corporation.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License
   8  * as published by the Free Software Foundation; either version
   9  * 2 of the License, or (at your option) any later version.
  10  */
  11
  12 #define pr_fmt(fmt) "radix-mmu: " fmt
  13
  14 #include <linux/kernel.h>
  15 #include <linux/sched/mm.h>
  16 #include <linux/memblock.h>
  17 #include <linux/of_fdt.h>
  18 #include <linux/mm.h>
  19 #include <linux/string_helpers.h>
  20 #include <linux/stop_machine.h>
  21
  22 #include <asm/pgtable.h>
  23 #include <asm/pgalloc.h>
  24 #include <asm/mmu_context.h>
  25 #include <asm/dma.h>
  26 #include <asm/machdep.h>
  27 #include <asm/mmu.h>
  28 #include <asm/firmware.h>
  29 #include <asm/powernv.h>
  30 #include <asm/sections.h>
  31 #include <asm/trace.h>
  32 #include <asm/uaccess.h>
  33
  34 #include <trace/events/thp.h>
  35
  36 unsigned int mmu_pid_bits;
  37 unsigned int mmu_base_pid;
  38
  39 static int native_register_process_table(unsigned long base, unsigned long pg_sz,
  40                                          unsigned long table_size)
  41 {
  42         unsigned long patb0, patb1;
  43
  44         patb0 = be64_to_cpu(partition_tb[0].patb0);
  45         patb1 = base | table_size | PATB_GR;
  46
  47         mmu_partition_table_set_entry(0, patb0, patb1);
  48
  49         return 0;
  50 }
  51
  52 static __ref void *early_alloc_pgtable(unsigned long size, int nid,
  53                         unsigned long region_start, unsigned long region_end)
  54 {
  55         phys_addr_t min_addr = MEMBLOCK_LOW_LIMIT;
  56         phys_addr_t max_addr = MEMBLOCK_ALLOC_ANYWHERE;
  57         void *ptr;
  58
  59         if (region_start)
  60                 min_addr = region_start;
  61         if (region_end)
  62                 max_addr = region_end;
  63
  64         ptr = memblock_alloc_try_nid(size, size, min_addr, max_addr, nid);
  65
  66         if (!ptr)
  67                 panic("%s: Failed to allocate %lu bytes align=0x%lx nid=%d from=%pa max_addr=%pa\n",
  68                       __func__, size, size, nid, &min_addr, &max_addr);
  69
  70         return ptr;
  71 }
  72
  73 static int early_map_kernel_page(unsigned long ea, unsigned long pa,
  74                           pgprot_t flags,
  75                           unsigned int map_page_size,
  76                           int nid,
  77                           unsigned long region_start, unsigned long region_end)
  78 {
  79         unsigned long pfn = pa >> PAGE_SHIFT;
  80         pgd_t *pgdp;
  81         pud_t *pudp;
  82         pmd_t *pmdp;
  83         pte_t *ptep;
  84
  85         pgdp = pgd_offset_k(ea);
  86         if (pgd_none(*pgdp)) {
  87                 pudp = early_alloc_pgtable(PUD_TABLE_SIZE, nid,
  88                                                 region_start, region_end);
  89                 pgd_populate(&init_mm, pgdp, pudp);
  90         }
  91         pudp = pud_offset(pgdp, ea);
  92         if (map_page_size == PUD_SIZE) {
  93                 ptep = (pte_t *)pudp;
  94                 goto set_the_pte;
  95         }
  96         if (pud_none(*pudp)) {
  97                 pmdp = early_alloc_pgtable(PMD_TABLE_SIZE, nid,
  98                                                 region_start, region_end);
  99                 pud_populate(&init_mm, pudp, pmdp);
 100         }
 101         pmdp = pmd_offset(pudp, ea);
 102         if (map_page_size == PMD_SIZE) {
 103                 ptep = pmdp_ptep(pmdp);
 104                 goto set_the_pte;
 105         }
 106         if (!pmd_present(*pmdp)) {
 107                 ptep = early_alloc_pgtable(PAGE_SIZE, nid,
 108                                                 region_start, region_end);
 109                 pmd_populate_kernel(&init_mm, pmdp, ptep);
 110         }
 111         ptep = pte_offset_kernel(pmdp, ea);
 112
 113 set_the_pte:
 114         set_pte_at(&init_mm, ea, ptep, pfn_pte(pfn, flags));
 115         smp_wmb();
 116         return 0;
 117 }
 118
 119 /*
 120  * nid, region_start, and region_end are hints to try to place the page
 121  * table memory in the same node or region.
 122  */
 123 static int __map_kernel_page(unsigned long ea, unsigned long pa,
 124                           pgprot_t flags,
 125                           unsigned int map_page_size,
 126                           int nid,
 127                           unsigned long region_start, unsigned long region_end)
 128 {
 129         unsigned long pfn = pa >> PAGE_SHIFT;
 130         pgd_t *pgdp;
 131         pud_t *pudp;
 132         pmd_t *pmdp;
 133         pte_t *ptep;
 134         /*
 135          * Make sure task size is correct as per the max adddr
 136          */
 137         BUILD_BUG_ON(TASK_SIZE_USER64 > RADIX_PGTABLE_RANGE);
 138
 139 #ifdef CONFIG_PPC_64K_PAGES
 140         BUILD_BUG_ON(RADIX_KERN_MAP_SIZE != (1UL << MAX_EA_BITS_PER_CONTEXT));
 141 #endif
 142
 143         if (unlikely(!slab_is_available()))
 144                 return early_map_kernel_page(ea, pa, flags, map_page_size,
 145                                                 nid, region_start, region_end);
 146
 147         /*
 148          * Should make page table allocation functions be able to take a
 149          * node, so we can place kernel page tables on the right nodes after
 150          * boot.
 151          */
 152         pgdp = pgd_offset_k(ea);
 153         pudp = pud_alloc(&init_mm, pgdp, ea);
 154         if (!pudp)
 155                 return -ENOMEM;
 156         if (map_page_size == PUD_SIZE) {
 157                 ptep = (pte_t *)pudp;
 158                 goto set_the_pte;
 159         }
 160         pmdp = pmd_alloc(&init_mm, pudp, ea);
 161         if (!pmdp)
 162                 return -ENOMEM;
 163         if (map_page_size == PMD_SIZE) {
 164                 ptep = pmdp_ptep(pmdp);
 165                 goto set_the_pte;
 166         }
 167         ptep = pte_alloc_kernel(pmdp, ea);
 168         if (!ptep)
 169                 return -ENOMEM;
 170
 171 set_the_pte:
 172         set_pte_at(&init_mm, ea, ptep, pfn_pte(pfn, flags));
 173         smp_wmb();
 174         return 0;
 175 }
 176
 177 int radix__map_kernel_page(unsigned long ea, unsigned long pa,
 178                           pgprot_t flags,
 179                           unsigned int map_page_size)
 180 {
 181         return __map_kernel_page(ea, pa, flags, map_page_size, -1, 0, 0);
 182 }
 183
 184 #ifdef CONFIG_STRICT_KERNEL_RWX
 185 void radix__change_memory_range(unsigned long start, unsigned long end,
 186                                 unsigned long clear)
 187 {
 188         unsigned long idx;
 189         pgd_t *pgdp;
 190         pud_t *pudp;
 191         pmd_t *pmdp;
 192         pte_t *ptep;
 193
 194         start = ALIGN_DOWN(start, PAGE_SIZE);
 195         end = PAGE_ALIGN(end); // aligns up
 196
 197         pr_debug("Changing flags on range %lx-%lx removing 0x%lx\n",
 198                  start, end, clear);
 199
 200         for (idx = start; idx < end; idx += PAGE_SIZE) {
 201                 pgdp = pgd_offset_k(idx);
 202                 pudp = pud_alloc(&init_mm, pgdp, idx);
 203                 if (!pudp)
 204                         continue;
 205                 if (pud_huge(*pudp)) {
 206                         ptep = (pte_t *)pudp;
 207                         goto update_the_pte;
 208                 }
 209                 pmdp = pmd_alloc(&init_mm, pudp, idx);
 210                 if (!pmdp)
 211                         continue;
 212                 if (pmd_huge(*pmdp)) {
 213                         ptep = pmdp_ptep(pmdp);
 214                         goto update_the_pte;
 215                 }
 216                 ptep = pte_alloc_kernel(pmdp, idx);
 217                 if (!ptep)
 218                         continue;
 219 update_the_pte:
 220                 radix__pte_update(&init_mm, idx, ptep, clear, 0, 0);
 221         }
 222
 223         radix__flush_tlb_kernel_range(start, end);
 224 }
 225
 226 void radix__mark_rodata_ro(void)
 227 {
 228         unsigned long start, end;
 229
 230         start = (unsigned long)_stext;
 231         end = (unsigned long)__init_begin;
 232
 233         radix__change_memory_range(start, end, _PAGE_WRITE);
 234 }
 235
 236 void radix__mark_initmem_nx(void)
 237 {
 238         unsigned long start = (unsigned long)__init_begin;
 239         unsigned long end = (unsigned long)__init_end;
 240
 241         radix__change_memory_range(start, end, _PAGE_EXEC);
 242 }
 243 #endif /* CONFIG_STRICT_KERNEL_RWX */
 244
 245 static inline void __meminit
 246 print_mapping(unsigned long start, unsigned long end, unsigned long size, bool exec)
 247 {
 248         char buf[10];
 249
 250         if (end <= start)
 251                 return;
 252
 253         string_get_size(size, 1, STRING_UNITS_2, buf, sizeof(buf));
 254
 255         pr_info("Mapped 0x%016lx-0x%016lx with %s pages%s\n", start, end, buf,
 256                 exec ? " (exec)" : "");
 257 }
 258
 259 static unsigned long next_boundary(unsigned long addr, unsigned long end)
 260 {
 261 #ifdef CONFIG_STRICT_KERNEL_RWX
 262         if (addr < __pa_symbol(__init_begin))
 263                 return __pa_symbol(__init_begin);
 264 #endif
 265         return end;
 266 }
 267
 268 static int __meminit create_physical_mapping(unsigned long start,
 269                                              unsigned long end,
 270                                              int nid)
 271 {
 272         unsigned long vaddr, addr, mapping_size = 0;
 273         bool prev_exec, exec = false;
 274         pgprot_t prot;
 275         int psize;
 276
 277         start = _ALIGN_UP(start, PAGE_SIZE);
 278         for (addr = start; addr < end; addr += mapping_size) {
 279                 unsigned long gap, previous_size;
 280                 int rc;
 281
 282                 gap = next_boundary(addr, end) - addr;
 283                 previous_size = mapping_size;
 284                 prev_exec = exec;
 285
 286                 if (IS_ALIGNED(addr, PUD_SIZE) && gap >= PUD_SIZE &&
 287                     mmu_psize_defs[MMU_PAGE_1G].shift) {
 288                         mapping_size = PUD_SIZE;
 289                         psize = MMU_PAGE_1G;
 290                 } else if (IS_ALIGNED(addr, PMD_SIZE) && gap >= PMD_SIZE &&
 291                            mmu_psize_defs[MMU_PAGE_2M].shift) {
 292                         mapping_size = PMD_SIZE;
 293                         psize = MMU_PAGE_2M;
 294                 } else {
 295                         mapping_size = PAGE_SIZE;
 296                         psize = mmu_virtual_psize;
 297                 }
 298
 299                 vaddr = (unsigned long)__va(addr);
 300
 301                 if (overlaps_kernel_text(vaddr, vaddr + mapping_size) ||
 302                     overlaps_interrupt_vector_text(vaddr, vaddr + mapping_size)) {
 303                         prot = PAGE_KERNEL_X;
 304                         exec = true;
 305                 } else {
 306                         prot = PAGE_KERNEL;
 307                         exec = false;
 308                 }
 309
 310                 if (mapping_size != previous_size || exec != prev_exec) {
 311                         print_mapping(start, addr, previous_size, prev_exec);
 312                         start = addr;
 313                 }
 314
 315                 rc = __map_kernel_page(vaddr, addr, prot, mapping_size, nid, start, end);
 316                 if (rc)
 317                         return rc;
 318
 319                 update_page_count(psize, 1);
 320         }
 321
 322         print_mapping(start, addr, mapping_size, exec);
 323         return 0;
 324 }
 325
 326 void __init radix_init_pgtable(void)
 327 {
 328         unsigned long rts_field;
 329         struct memblock_region *reg;
 330
 331         /* We don't support slb for radix */
 332         mmu_slb_size = 0;
 333         /*
 334          * Create the linear mapping, using standard page size for now
 335          */
 336         for_each_memblock(memory, reg) {
 337                 /*
 338                  * The memblock allocator  is up at this point, so the
 339                  * page tables will be allocated within the range. No
 340                  * need or a node (which we don't have yet).
 341                  */
 342
 343                 if ((reg->base + reg->size) >= RADIX_VMALLOC_START) {
 344                         pr_warn("Outisde the supported range\n");
 345                         continue;
 346                 }
 347
 348                 WARN_ON(create_physical_mapping(reg->base,
 349                                                 reg->base + reg->size,
 350                                                 -1));
 351         }
 352
 353         /* Find out how many PID bits are supported */
 354         if (cpu_has_feature(CPU_FTR_HVMODE)) {
 355                 if (!mmu_pid_bits)
 356                         mmu_pid_bits = 20;
 357 #ifdef CONFIG_KVM_BOOK3S_HV_POSSIBLE
 358                 /*
 359                  * When KVM is possible, we only use the top half of the
 360                  * PID space to avoid collisions between host and guest PIDs
 361                  * which can cause problems due to prefetch when exiting the
 362                  * guest with AIL=3
 363                  */
 364                 mmu_base_pid = 1 << (mmu_pid_bits - 1);
 365 #else
 366                 mmu_base_pid = 1;
 367 #endif
 368         } else {
 369                 /* The guest uses the bottom half of the PID space */
 370                 if (!mmu_pid_bits)
 371                         mmu_pid_bits = 19;
 372                 mmu_base_pid = 1;
 373         }
 374
 375         /*
 376          * Allocate Partition table and process table for the
 377          * host.
 378          */
 379         BUG_ON(PRTB_SIZE_SHIFT > 36);
 380         process_tb = early_alloc_pgtable(1UL << PRTB_SIZE_SHIFT, -1, 0, 0);
 381         /*
 382          * Fill in the process table.
 383          */
 384         rts_field = radix__get_tree_size();
 385         process_tb->prtb0 = cpu_to_be64(rts_field | __pa(init_mm.pgd) | RADIX_PGD_INDEX_SIZE);
 386         /*
 387          * Fill in the partition table. We are suppose to use effective address
 388          * of process table here. But our linear mapping also enable us to use
 389          * physical address here.
 390          */
 391         register_process_table(__pa(process_tb), 0, PRTB_SIZE_SHIFT - 12);
 392         pr_info("Process table %p and radix root for kernel: %p\n", process_tb, init_mm.pgd);
 393         asm volatile("ptesync" : : : "memory");
 394         asm volatile(PPC_TLBIE_5(%0,%1,2,1,1) : :
 395                      "r" (TLBIEL_INVAL_SET_LPID), "r" (0));
 396         asm volatile("eieio; tlbsync; ptesync" : : : "memory");
 397         trace_tlbie(0, 0, TLBIEL_INVAL_SET_LPID, 0, 2, 1, 1);
 398
 399         /*
 400          * The init_mm context is given the first available (non-zero) PID,
 401          * which is the "guard PID" and contains no page table. PIDR should
 402          * never be set to zero because that duplicates the kernel address
 403          * space at the 0x0... offset (quadrant 0)!
 404          *
 405          * An arbitrary PID that may later be allocated by the PID allocator
 406          * for userspace processes must not be used either, because that
 407          * would cause stale user mappings for that PID on CPUs outside of
 408          * the TLB invalidation scheme (because it won't be in mm_cpumask).
 409          *
 410          * So permanently carve out one PID for the purpose of a guard PID.
 411          */
 412         init_mm.context.id = mmu_base_pid;
 413         mmu_base_pid++;
 414 }
 415
 416 static void __init radix_init_partition_table(void)
 417 {
 418         unsigned long rts_field, dw0;
 419
 420         mmu_partition_table_init();
 421         rts_field = radix__get_tree_size();
 422         dw0 = rts_field | __pa(init_mm.pgd) | RADIX_PGD_INDEX_SIZE | PATB_HR;
 423         mmu_partition_table_set_entry(0, dw0, 0);
 424
 425         pr_info("Initializing Radix MMU\n");
 426         pr_info("Partition table %p\n", partition_tb);
 427 }
 428
 429 void __init radix_init_native(void)
 430 {
 431         register_process_table = native_register_process_table;
 432 }
 433
 434 static int __init get_idx_from_shift(unsigned int shift)
 435 {
 436         int idx = -1;
 437
 438         switch (shift) {
 439         case 0xc:
 440                 idx = MMU_PAGE_4K;
 441                 break;
 442         case 0x10:
 443                 idx = MMU_PAGE_64K;
 444                 break;
 445         case 0x15:
 446                 idx = MMU_PAGE_2M;
 447                 break;
 448         case 0x1e:
 449                 idx = MMU_PAGE_1G;
 450                 break;
 451         }
 452         return idx;
 453 }
 454
 455 static int __init radix_dt_scan_page_sizes(unsigned long node,
 456                                            const char *uname, int depth,
 457                                            void *data)
 458 {
 459         int size = 0;
 460         int shift, idx;
 461         unsigned int ap;
 462         const __be32 *prop;
 463         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
 464
 465         /* We are scanning "cpu" nodes only */
 466         if (type == NULL || strcmp(type, "cpu") != 0)
 467                 return 0;
 468
 469         /* Find MMU PID size */
 470         prop = of_get_flat_dt_prop(node, "ibm,mmu-pid-bits", &size);
 471         if (prop && size == 4)
 472                 mmu_pid_bits = be32_to_cpup(prop);
 473
 474         /* Grab page size encodings */
 475         prop = of_get_flat_dt_prop(node, "ibm,processor-radix-AP-encodings", &size);
 476         if (!prop)
 477                 return 0;
 478
 479         pr_info("Page sizes from device-tree:\n");
 480         for (; size >= 4; size -= 4, ++prop) {
 481
 482                 struct mmu_psize_def *def;
 483
 484                 /* top 3 bit is AP encoding */
 485                 shift = be32_to_cpu(prop[0]) & ~(0xe << 28);
 486                 ap = be32_to_cpu(prop[0]) >> 29;
 487                 pr_info("Page size shift = %d AP=0x%x\n", shift, ap);
 488
 489                 idx = get_idx_from_shift(shift);
 490                 if (idx < 0)
 491                         continue;
 492
 493                 def = &mmu_psize_defs[idx];
 494                 def->shift = shift;
 495                 def->ap  = ap;
 496         }
 497
 498         /* needed ? */
 499         cur_cpu_spec->mmu_features &= ~MMU_FTR_NO_SLBIE_B;
 500         return 1;
 501 }
 502
 503 void __init radix__early_init_devtree(void)
 504 {
 505         int rc;
 506
 507         /*
 508          * Try to find the available page sizes in the device-tree
 509          */
 510         rc = of_scan_flat_dt(radix_dt_scan_page_sizes, NULL);
 511         if (rc != 0)  /* Found */
 512                 goto found;
 513         /*
 514          * let's assume we have page 4k and 64k support
 515          */
 516         mmu_psize_defs[MMU_PAGE_4K].shift = 12;
 517         mmu_psize_defs[MMU_PAGE_4K].ap = 0x0;
 518
 519         mmu_psize_defs[MMU_PAGE_64K].shift = 16;
 520         mmu_psize_defs[MMU_PAGE_64K].ap = 0x5;
 521 found:
 522 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 523         if (mmu_psize_defs[MMU_PAGE_2M].shift) {
 524                 /*
 525                  * map vmemmap using 2M if available
 526                  */
 527                 mmu_vmemmap_psize = MMU_PAGE_2M;
 528         }
 529 #endif /* CONFIG_SPARSEMEM_VMEMMAP */
 530         return;
 531 }
 532
 533 static void radix_init_amor(void)
 534 {
 535         /*
 536         * In HV mode, we init AMOR (Authority Mask Override Register) so that
 537         * the hypervisor and guest can setup IAMR (Instruction Authority Mask
 538         * Register), enable key 0 and set it to 1.
 539         *
 540         * AMOR = 0b1100 .... 0000 (Mask for key 0 is 11)
 541         */
 542         mtspr(SPRN_AMOR, (3ul << 62));
 543 }
 544
 545 #ifdef CONFIG_PPC_KUEP
 546 void setup_kuep(bool disabled)
 547 {
 548         if (disabled || !early_radix_enabled())
 549                 return;
 550
 551         if (smp_processor_id() == boot_cpuid)
 552                 pr_info("Activating Kernel Userspace Execution Prevention\n");
 553
 554         /*
 555          * Radix always uses key0 of the IAMR to determine if an access is
 556          * allowed. We set bit 0 (IBM bit 1) of key0, to prevent instruction
 557          * fetch.
 558          */
 559         mtspr(SPRN_IAMR, (1ul << 62));
 560 }
 561 #endif
 562
 563 #ifdef CONFIG_PPC_KUAP
 564 void setup_kuap(bool disabled)
 565 {
 566         if (disabled || !early_radix_enabled())
 567                 return;
 568
 569         if (smp_processor_id() == boot_cpuid) {
 570                 pr_info("Activating Kernel Userspace Access Prevention\n");
 571                 cur_cpu_spec->mmu_features |= MMU_FTR_RADIX_KUAP;
 572         }
 573
 574         /* Make sure userspace can't change the AMR */
 575         mtspr(SPRN_UAMOR, 0);
 576         mtspr(SPRN_AMR, AMR_KUAP_BLOCKED);
 577         isync();
 578 }
 579 #endif
 580
 581 void __init radix__early_init_mmu(void)
 582 {
 583         unsigned long lpcr;
 584
 585 #ifdef CONFIG_PPC_64K_PAGES
 586         /* PAGE_SIZE mappings */
 587         mmu_virtual_psize = MMU_PAGE_64K;
 588 #else
 589         mmu_virtual_psize = MMU_PAGE_4K;
 590 #endif
 591
 592 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 593         /* vmemmap mapping */
 594         mmu_vmemmap_psize = mmu_virtual_psize;
 595 #endif
 596         /*
 597          * initialize page table size
 598          */
 599         __pte_index_size = RADIX_PTE_INDEX_SIZE;
 600         __pmd_index_size = RADIX_PMD_INDEX_SIZE;
 601         __pud_index_size = RADIX_PUD_INDEX_SIZE;
 602         __pgd_index_size = RADIX_PGD_INDEX_SIZE;
 603         __pud_cache_index = RADIX_PUD_INDEX_SIZE;
 604         __pte_table_size = RADIX_PTE_TABLE_SIZE;
 605         __pmd_table_size = RADIX_PMD_TABLE_SIZE;
 606         __pud_table_size = RADIX_PUD_TABLE_SIZE;
 607         __pgd_table_size = RADIX_PGD_TABLE_SIZE;
 608
 609         __pmd_val_bits = RADIX_PMD_VAL_BITS;
 610         __pud_val_bits = RADIX_PUD_VAL_BITS;
 611         __pgd_val_bits = RADIX_PGD_VAL_BITS;
 612
 613         __kernel_virt_start = RADIX_KERN_VIRT_START;
 614         __vmalloc_start = RADIX_VMALLOC_START;
 615         __vmalloc_end = RADIX_VMALLOC_END;
 616         __kernel_io_start = RADIX_KERN_IO_START;
 617         __kernel_io_end = RADIX_KERN_IO_END;
 618         vmemmap = (struct page *)RADIX_VMEMMAP_START;
 619         ioremap_bot = IOREMAP_BASE;
 620
 621 #ifdef CONFIG_PCI
 622         pci_io_base = ISA_IO_BASE;
 623 #endif
 624         __pte_frag_nr = RADIX_PTE_FRAG_NR;
 625         __pte_frag_size_shift = RADIX_PTE_FRAG_SIZE_SHIFT;
 626         __pmd_frag_nr = RADIX_PMD_FRAG_NR;
 627         __pmd_frag_size_shift = RADIX_PMD_FRAG_SIZE_SHIFT;
 628
 629         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 630                 radix_init_native();
 631                 lpcr = mfspr(SPRN_LPCR);
 632                 mtspr(SPRN_LPCR, lpcr | LPCR_UPRT | LPCR_HR);
 633                 radix_init_partition_table();
 634                 radix_init_amor();
 635         } else {
 636                 radix_init_pseries();
 637         }
 638
 639         memblock_set_current_limit(MEMBLOCK_ALLOC_ANYWHERE);
 640
 641         radix_init_pgtable();
 642         /* Switch to the guard PID before turning on MMU */
 643         radix__switch_mmu_context(NULL, &init_mm);
 644         if (cpu_has_feature(CPU_FTR_HVMODE))
 645                 tlbiel_all();
 646 }
 647
 648 void radix__early_init_mmu_secondary(void)
 649 {
 650         unsigned long lpcr;
 651         /*
 652          * update partition table control register and UPRT
 653          */
 654         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 655                 lpcr = mfspr(SPRN_LPCR);
 656                 mtspr(SPRN_LPCR, lpcr | LPCR_UPRT | LPCR_HR);
 657
 658                 mtspr(SPRN_PTCR,
 659                       __pa(partition_tb) | (PATB_SIZE_SHIFT - 12));
 660                 radix_init_amor();
 661         }
 662
 663         radix__switch_mmu_context(NULL, &init_mm);
 664         if (cpu_has_feature(CPU_FTR_HVMODE))
 665                 tlbiel_all();
 666 }
 667
 668 void radix__mmu_cleanup_all(void)
 669 {
 670         unsigned long lpcr;
 671
 672         if (!firmware_has_feature(FW_FEATURE_LPAR)) {
 673                 lpcr = mfspr(SPRN_LPCR);
 674                 mtspr(SPRN_LPCR, lpcr & ~LPCR_UPRT);
 675                 mtspr(SPRN_PTCR, 0);
 676                 powernv_set_nmmu_ptcr(0);
 677                 radix__flush_tlb_all();
 678         }
 679 }
 680
 681 void radix__setup_initial_memory_limit(phys_addr_t first_memblock_base,
 682                                 phys_addr_t first_memblock_size)
 683 {
 684         /* We don't currently support the first MEMBLOCK not mapping 0
 685          * physical on those processors
 686          */
 687         BUG_ON(first_memblock_base != 0);
 688
 689         /*
 690          * Radix mode is not limited by RMA / VRMA addressing.
 691          */
 692         ppc64_rma_size = ULONG_MAX;
 693 }
 694
 695 #ifdef CONFIG_MEMORY_HOTPLUG
 696 static void free_pte_table(pte_t *pte_start, pmd_t *pmd)
 697 {
 698         pte_t *pte;
 699         int i;
 700
 701         for (i = 0; i < PTRS_PER_PTE; i++) {
 702                 pte = pte_start + i;
 703                 if (!pte_none(*pte))
 704                         return;
 705         }
 706
 707         pte_free_kernel(&init_mm, pte_start);
 708         pmd_clear(pmd);
 709 }
 710
 711 static void free_pmd_table(pmd_t *pmd_start, pud_t *pud)
 712 {
 713         pmd_t *pmd;
 714         int i;
 715
 716         for (i = 0; i < PTRS_PER_PMD; i++) {
 717                 pmd = pmd_start + i;
 718                 if (!pmd_none(*pmd))
 719                         return;
 720         }
 721
 722         pmd_free(&init_mm, pmd_start);
 723         pud_clear(pud);
 724 }
 725
 726 struct change_mapping_params {
 727         pte_t *pte;
 728         unsigned long start;
 729         unsigned long end;
 730         unsigned long aligned_start;
 731         unsigned long aligned_end;
 732 };
 733
 734 static int __meminit stop_machine_change_mapping(void *data)
 735 {
 736         struct change_mapping_params *params =
 737                         (struct change_mapping_params *)data;
 738
 739         if (!data)
 740                 return -1;
 741
 742         spin_unlock(&init_mm.page_table_lock);
 743         pte_clear(&init_mm, params->aligned_start, params->pte);
 744         create_physical_mapping(params->aligned_start, params->start, -1);
 745         create_physical_mapping(params->end, params->aligned_end, -1);
 746         spin_lock(&init_mm.page_table_lock);
 747         return 0;
 748 }
 749
 750 static void remove_pte_table(pte_t *pte_start, unsigned long addr,
 751                              unsigned long end)
 752 {
 753         unsigned long next;
 754         pte_t *pte;
 755
 756         pte = pte_start + pte_index(addr);
 757         for (; addr < end; addr = next, pte++) {
 758                 next = (addr + PAGE_SIZE) & PAGE_MASK;
 759                 if (next > end)
 760                         next = end;
 761
 762                 if (!pte_present(*pte))
 763                         continue;
 764
 765                 if (!PAGE_ALIGNED(addr) || !PAGE_ALIGNED(next)) {
 766                         /*
 767                          * The vmemmap_free() and remove_section_mapping()
 768                          * codepaths call us with aligned addresses.
 769                          */
 770                         WARN_ONCE(1, "%s: unaligned range\n", __func__);
 771                         continue;
 772                 }
 773
 774                 pte_clear(&init_mm, addr, pte);
 775         }
 776 }
 777
 778 /*
 779  * clear the pte and potentially split the mapping helper
 780  */
 781 static void __meminit split_kernel_mapping(unsigned long addr, unsigned long end,
 782                                 unsigned long size, pte_t *pte)
 783 {
 784         unsigned long mask = ~(size - 1);
 785         unsigned long aligned_start = addr & mask;
 786         unsigned long aligned_end = addr + size;
 787         struct change_mapping_params params;
 788         bool split_region = false;
 789
 790         if ((end - addr) < size) {
 791                 /*
 792                  * We're going to clear the PTE, but not flushed
 793                  * the mapping, time to remap and flush. The
 794                  * effects if visible outside the processor or
 795                  * if we are running in code close to the
 796                  * mapping we cleared, we are in trouble.
 797                  */
 798                 if (overlaps_kernel_text(aligned_start, addr) ||
 799                         overlaps_kernel_text(end, aligned_end)) {
 800                         /*
 801                          * Hack, just return, don't pte_clear
 802                          */
 803                         WARN_ONCE(1, "Linear mapping %lx->%lx overlaps kernel "
 804                                   "text, not splitting\n", addr, end);
 805                         return;
 806                 }
 807                 split_region = true;
 808         }
 809
 810         if (split_region) {
 811                 params.pte = pte;
 812                 params.start = addr;
 813                 params.end = end;
 814                 params.aligned_start = addr & ~(size - 1);
 815                 params.aligned_end = min_t(unsigned long, aligned_end,
 816                                 (unsigned long)__va(memblock_end_of_DRAM()));
 817                 stop_machine(stop_machine_change_mapping, &params, NULL);
 818                 return;
 819         }
 820
 821         pte_clear(&init_mm, addr, pte);
 822 }
 823
 824 static void remove_pmd_table(pmd_t *pmd_start, unsigned long addr,
 825                              unsigned long end)
 826 {
 827         unsigned long next;
 828         pte_t *pte_base;
 829         pmd_t *pmd;
 830
 831         pmd = pmd_start + pmd_index(addr);
 832         for (; addr < end; addr = next, pmd++) {
 833                 next = pmd_addr_end(addr, end);
 834
 835                 if (!pmd_present(*pmd))
 836                         continue;
 837
 838                 if (pmd_huge(*pmd)) {
 839                         split_kernel_mapping(addr, end, PMD_SIZE, (pte_t *)pmd);
 840                         continue;
 841                 }
 842
 843                 pte_base = (pte_t *)pmd_page_vaddr(*pmd);
 844                 remove_pte_table(pte_base, addr, next);
 845                 free_pte_table(pte_base, pmd);
 846         }
 847 }
 848
 849 static void remove_pud_table(pud_t *pud_start, unsigned long addr,
 850                              unsigned long end)
 851 {
 852         unsigned long next;
 853         pmd_t *pmd_base;
 854         pud_t *pud;
 855
 856         pud = pud_start + pud_index(addr);
 857         for (; addr < end; addr = next, pud++) {
 858                 next = pud_addr_end(addr, end);
 859
 860                 if (!pud_present(*pud))
 861                         continue;
 862
 863                 if (pud_huge(*pud)) {
 864                         split_kernel_mapping(addr, end, PUD_SIZE, (pte_t *)pud);
 865                         continue;
 866                 }
 867
 868                 pmd_base = (pmd_t *)pud_page_vaddr(*pud);
 869                 remove_pmd_table(pmd_base, addr, next);
 870                 free_pmd_table(pmd_base, pud);
 871         }
 872 }
 873
 874 static void __meminit remove_pagetable(unsigned long start, unsigned long end)
 875 {
 876         unsigned long addr, next;
 877         pud_t *pud_base;
 878         pgd_t *pgd;
 879
 880         spin_lock(&init_mm.page_table_lock);
 881
 882         for (addr = start; addr < end; addr = next) {
 883                 next = pgd_addr_end(addr, end);
 884
 885                 pgd = pgd_offset_k(addr);
 886                 if (!pgd_present(*pgd))
 887                         continue;
 888
 889                 if (pgd_huge(*pgd)) {
 890                         split_kernel_mapping(addr, end, PGDIR_SIZE, (pte_t *)pgd);
 891                         continue;
 892                 }
 893
 894                 pud_base = (pud_t *)pgd_page_vaddr(*pgd);
 895                 remove_pud_table(pud_base, addr, next);
 896         }
 897
 898         spin_unlock(&init_mm.page_table_lock);
 899         radix__flush_tlb_kernel_range(start, end);
 900 }
 901
 902 int __meminit radix__create_section_mapping(unsigned long start, unsigned long end, int nid)
 903 {
 904         if (end >= RADIX_VMALLOC_START) {
 905                 pr_warn("Outisde the supported range\n");
 906                 return -1;
 907         }
 908
 909         return create_physical_mapping(start, end, nid);
 910 }
 911
 912 int __meminit radix__remove_section_mapping(unsigned long start, unsigned long end)
 913 {
 914         remove_pagetable(start, end);
 915         return 0;
 916 }
 917 #endif /* CONFIG_MEMORY_HOTPLUG */
 918
 919 #ifdef CONFIG_SPARSEMEM_VMEMMAP
 920 static int __map_kernel_page_nid(unsigned long ea, unsigned long pa,
 921                                  pgprot_t flags, unsigned int map_page_size,
 922                                  int nid)
 923 {
 924         return __map_kernel_page(ea, pa, flags, map_page_size, nid, 0, 0);
 925 }
 926
 927 int __meminit radix__vmemmap_create_mapping(unsigned long start,
 928                                       unsigned long page_size,
 929                                       unsigned long phys)
 930 {
 931         /* Create a PTE encoding */
 932         unsigned long flags = _PAGE_PRESENT | _PAGE_ACCESSED | _PAGE_KERNEL_RW;
 933         int nid = early_pfn_to_nid(phys >> PAGE_SHIFT);
 934         int ret;
 935
 936         if ((start + page_size) >= RADIX_VMEMMAP_END) {
 937                 pr_warn("Outisde the supported range\n");
 938                 return -1;
 939         }
 940
 941         ret = __map_kernel_page_nid(start, phys, __pgprot(flags), page_size, nid);
 942         BUG_ON(ret);
 943
 944         return 0;
 945 }
 946
 947 #ifdef CONFIG_MEMORY_HOTPLUG
 948 void __meminit radix__vmemmap_remove_mapping(unsigned long start, unsigned long page_size)
 949 {
 950         remove_pagetable(start, start + page_size);
 951 }
 952 #endif
 953 #endif
 954
 955 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
 956
 957 unsigned long radix__pmd_hugepage_update(struct mm_struct *mm, unsigned long addr,
 958                                   pmd_t *pmdp, unsigned long clr,
 959                                   unsigned long set)
 960 {
 961         unsigned long old;
 962
 963 #ifdef CONFIG_DEBUG_VM
 964         WARN_ON(!radix__pmd_trans_huge(*pmdp) && !pmd_devmap(*pmdp));
 965         assert_spin_locked(pmd_lockptr(mm, pmdp));
 966 #endif
 967
 968         old = radix__pte_update(mm, addr, (pte_t *)pmdp, clr, set, 1);
 969         trace_hugepage_update(addr, old, clr, set);
 970
 971         return old;
 972 }
 973
 974 pmd_t radix__pmdp_collapse_flush(struct vm_area_struct *vma, unsigned long address,
 975                         pmd_t *pmdp)
 976
 977 {
 978         pmd_t pmd;
 979
 980         VM_BUG_ON(address & ~HPAGE_PMD_MASK);
 981         VM_BUG_ON(radix__pmd_trans_huge(*pmdp));
 982         VM_BUG_ON(pmd_devmap(*pmdp));
 983         /*
 984          * khugepaged calls this for normal pmd
 985          */
 986         pmd = *pmdp;
 987         pmd_clear(pmdp);
 988
 989         /*FIXME!!  Verify whether we need this kick below */
 990         serialize_against_pte_lookup(vma->vm_mm);
 991
 992         radix__flush_tlb_collapsed_pmd(vma->vm_mm, address);
 993
 994         return pmd;
 995 }
 996
 997 /*
 998  * For us pgtable_t is pte_t *. Inorder to save the deposisted
 999  * page table, we consider the allocated page table as a list
1000  * head. On withdraw we need to make sure we zero out the used
1001  * list_head memory area.
1002  */
1003 void radix__pgtable_trans_huge_deposit(struct mm_struct *mm, pmd_t *pmdp,
1004                                  pgtable_t pgtable)
1005 {
1006         struct list_head *lh = (struct list_head *) pgtable;
1007
1008         assert_spin_locked(pmd_lockptr(mm, pmdp));
1009
1010         /* FIFO */
1011         if (!pmd_huge_pte(mm, pmdp))
1012                 INIT_LIST_HEAD(lh);
1013         else
1014                 list_add(lh, (struct list_head *) pmd_huge_pte(mm, pmdp));
1015         pmd_huge_pte(mm, pmdp) = pgtable;
1016 }
1017
1018 pgtable_t radix__pgtable_trans_huge_withdraw(struct mm_struct *mm, pmd_t *pmdp)
1019 {
1020         pte_t *ptep;
1021         pgtable_t pgtable;
1022         struct list_head *lh;
1023
1024         assert_spin_locked(pmd_lockptr(mm, pmdp));
1025
1026         /* FIFO */
1027         pgtable = pmd_huge_pte(mm, pmdp);
1028         lh = (struct list_head *) pgtable;
1029         if (list_empty(lh))
1030                 pmd_huge_pte(mm, pmdp) = NULL;
1031         else {
1032                 pmd_huge_pte(mm, pmdp) = (pgtable_t) lh->next;
1033                 list_del(lh);
1034         }
1035         ptep = (pte_t *) pgtable;
1036         *ptep = __pte(0);
1037         ptep++;
1038         *ptep = __pte(0);
1039         return pgtable;
1040 }
1041
1042
1043 pmd_t radix__pmdp_huge_get_and_clear(struct mm_struct *mm,
1044                                unsigned long addr, pmd_t *pmdp)
1045 {
1046         pmd_t old_pmd;
1047         unsigned long old;
1048
1049         old = radix__pmd_hugepage_update(mm, addr, pmdp, ~0UL, 0);
1050         old_pmd = __pmd(old);
1051         /*
1052          * Serialize against find_current_mm_pte which does lock-less
1053          * lookup in page tables with local interrupts disabled. For huge pages
1054          * it casts pmd_t to pte_t. Since format of pte_t is different from
1055          * pmd_t we want to prevent transit from pmd pointing to page table
1056          * to pmd pointing to huge page (and back) while interrupts are disabled.
1057          * We clear pmd to possibly replace it with page table pointer in
1058          * different code paths. So make sure we wait for the parallel
1059          * find_current_mm_pte to finish.
1060          */
1061         serialize_against_pte_lookup(mm);
1062         return old_pmd;
1063 }
1064
1065 int radix__has_transparent_hugepage(void)
1066 {
1067         /* For radix 2M at PMD level means thp */
1068         if (mmu_psize_defs[MMU_PAGE_2M].shift == PMD_SHIFT)
1069                 return 1;
1070         return 0;
1071 }
1072 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1073
1074 void radix__ptep_set_access_flags(struct vm_area_struct *vma, pte_t *ptep,
1075                                   pte_t entry, unsigned long address, int psize)
1076 {
1077         struct mm_struct *mm = vma->vm_mm;
1078         unsigned long set = pte_val(entry) & (_PAGE_DIRTY | _PAGE_ACCESSED |
1079                                               _PAGE_RW | _PAGE_EXEC);
1080
1081         unsigned long change = pte_val(entry) ^ pte_val(*ptep);
1082         /*
1083          * To avoid NMMU hang while relaxing access, we need mark
1084          * the pte invalid in between.
1085          */
1086         if ((change & _PAGE_RW) && atomic_read(&mm->context.copros) > 0) {
1087                 unsigned long old_pte, new_pte;
1088
1089                 old_pte = __radix_pte_update(ptep, _PAGE_PRESENT, _PAGE_INVALID);
1090                 /*
1091                  * new value of pte
1092                  */
1093                 new_pte = old_pte | set;
1094                 radix__flush_tlb_page_psize(mm, address, psize);
1095                 __radix_pte_update(ptep, _PAGE_INVALID, new_pte);
1096         } else {
1097                 __radix_pte_update(ptep, 0, set);
1098                 /*
1099                  * Book3S does not require a TLB flush when relaxing access
1100                  * restrictions when the address space is not attached to a
1101                  * NMMU, because the core MMU will reload the pte after taking
1102                  * an access fault, which is defined by the architectue.
1103                  */
1104         }
1105         /* See ptesync comment in radix__set_pte_at */
1106 }
1107
1108 void radix__ptep_modify_prot_commit(struct vm_area_struct *vma,
1109                                     unsigned long addr, pte_t *ptep,
1110                                     pte_t old_pte, pte_t pte)
1111 {
1112         struct mm_struct *mm = vma->vm_mm;
1113
1114         /*
1115          * To avoid NMMU hang while relaxing access we need to flush the tlb before
1116          * we set the new value. We need to do this only for radix, because hash
1117          * translation does flush when updating the linux pte.
1118          */
1119         if (is_pte_rw_upgrade(pte_val(old_pte), pte_val(pte)) &&
1120             (atomic_read(&mm->context.copros) > 0))
1121                 radix__flush_tlb_page(vma, addr);
1122
1123         set_pte_at(mm, addr, ptep, pte);
1124 }